Pentium 微處理器課件

Pentium微處理器

1）匯流排單元

2）數(shù)據(jù)Cache 3）代碼Cache 4）指令預(yù)取器

5）預(yù)取緩衝器

6）指令解碼單元

7）控制單元

8）整數(shù)執(zhí)行單元

9）寄存器組

10）地址產(chǎn)生器

11）分頁(yè)單元

12）浮點(diǎn)單元

1、Pentium的 功能單元2.3.1Pentium

的結(jié)構(gòu)特點(diǎn)1、Pentium的功能單元

1）匯流排單元

l

地址發(fā)送接收器l寫(xiě)緩衝器l

數(shù)據(jù)匯流排收發(fā)器l匯流排控制邏輯l

匯流排主控制l

第二級(jí)Cache控制l

內(nèi)部Cache控制l奇偶校驗(yàn)碼生成和控制1、Pentium的功能單元

2）數(shù)據(jù)Cache8K位元組每行32位元組兩路組相聯(lián)結(jié)構(gòu)組織的高速緩存Cache目錄為三端口結(jié)構(gòu)允許兩條流水線同時(shí)訪問(wèn)並支持監(jiān)聽(tīng)功能。1、Pentium的功能單元

3）代碼Cache

8K位元組每行32位元組兩路組相聯(lián)結(jié)構(gòu)組織的高速緩存Cache目錄為三端口結(jié)構(gòu)允許兩條流水線同時(shí)訪問(wèn)並支持監(jiān)聽(tīng)功能。1、Pentium的功能單元

4）指令預(yù)取器

將所需要的指令從代碼Cache讀到指令預(yù)取器，如果所需要的指令行不在代碼Cache中，它啟動(dòng)一個(gè)匯流排的猝發(fā)週期，CPU從外部記憶體取指進(jìn)行Cache行填充操作.

1、Pentium的功能單元

5）預(yù)取緩衝器包含兩組指令預(yù)取緩衝器，兩組之間相互獨(dú)立。指令預(yù)取器從指令Cache中取出指令，將它們順序存放在一組預(yù)取緩衝器中，另一組緩衝器則處?kù)犊臻f狀態(tài)。當(dāng)預(yù)測(cè)分支指令會(huì)發(fā)生轉(zhuǎn)移時(shí)，預(yù)取器將從轉(zhuǎn)移目標(biāo)地址開(kāi)始取出指令，放入第二組空閒的預(yù)取緩衝器中。之後，預(yù)取器一直使用第二組緩衝器直到另一條分支指令被預(yù)測(cè)，再切換回第一組緩衝器。線上性取指和執(zhí)行指令時(shí)，預(yù)取緩衝器將一對(duì)指令分別送到兩條流水線U和V的指令解碼器，進(jìn)行指令配對(duì)分析。1、Pentium的功能單元

6）指令解碼單元兩級(jí)指令解碼單元，解碼級(jí)1（Decode1）和解碼級(jí)2（Decode2）。（組成）解碼級(jí)1除了包含指令配對(duì)檢查邏輯以外，還包含分支目標(biāo)緩衝器BTB（BranchTargetBuffer）。BTB具有分支預(yù)測(cè)功能。（結(jié)構(gòu)）解碼級(jí)2包含流水線U和V的記憶體運(yùn)算元產(chǎn)生邏輯、分段邏輯以及期望檢測(cè)邏輯。（結(jié)構(gòu)）在Decode1中，檢查在兩條流水線中操作碼是否滿足Pentium指令的配對(duì)規(guī)則，如果滿足，兩條指令同時(shí)被送到Decode2。（功能）如果指令是分支指令，則由BTB檢查預(yù)測(cè)該指令是否會(huì)發(fā)生分支轉(zhuǎn)移。在Decode2中，計(jì)算指令的運(yùn)算元在記憶體中的地址。（功能）1、Pentium的功能單元

7）控制單元包含微代碼序列器和微代碼控制ROM（組成）進(jìn)行解釋指、令控制中斷點(diǎn)、控制中斷（功能）控制整數(shù)流水線和浮點(diǎn)流水線的操作（功能）1、Pentium的功能單元

8）執(zhí)行單元兩個(gè)ALU，分別屬於U、V流水線（結(jié)構(gòu)）一個(gè)桶狀移位器，屬於U流水線（結(jié)構(gòu)）U的執(zhí)行單元可以完成比V相對(duì)複雜的指令，並可先於V中的ALU完成操作。（功能）1、Pentium的功能單元9）寄存器組

10）地址產(chǎn)生器

每條流水線有一個(gè)地址產(chǎn)生器。根據(jù)每條流水線中指令的運(yùn)算元形成特定的地址。1、Pentium的功能單元11）分頁(yè)單元

將地址產(chǎn)生器來(lái)的線性地址轉(zhuǎn)換為物理地址。分頁(yè)單元包含一個(gè)轉(zhuǎn)換旁視緩衝器（translationlook-asidebuffer），用來(lái)保存最近使用過(guò)的頁(yè)目錄項(xiàng)和頁(yè)表項(xiàng)。12）浮點(diǎn)單元

一條浮點(diǎn)流水線具有8級(jí)流水步，可以在每個(gè)CLK執(zhí)行一條指令，最快可以達(dá)到每個(gè)CLK執(zhí)行兩條指令。

2、寄存器組織

Pentium的寄存器組織2、寄存器組織

1）基本結(jié)構(gòu)寄存器通用REG EAX~EBX ESP、EBP、ESI、EDI段REG CS、SS、DS、ES、FS、GS

在保護(hù)模式下，虛擬存儲(chǔ)地址64T位元組，存儲(chǔ)管理寄存器便是實(shí)現(xiàn)存儲(chǔ)管理機(jī)制。段寄存器CS、SS、DS、ES、FS、GS分別存放代碼、堆疊和數(shù)據(jù)段的段選擇符，段選擇符指向定義段的段描述符。

指令指針REGEIP標(biāo)誌REG EFlags*

除386VM（虛擬86/保護(hù)模式）系統(tǒng)標(biāo)誌外，增加 ID、VIP（虛擬中斷掛起）等4位。2）系統(tǒng)級(jí)寄存器控制REG CR0~CR3、CR4PE：保護(hù)模式允許，MP：系統(tǒng)中有協(xié)處理器，PG：選擇線性地址到物理地址的頁(yè)表轉(zhuǎn)換……CD：Cache禁止，NW：不寫(xiě)直達(dá)、WP：保護(hù)用戶級(jí)頁(yè)，VME：虛擬方式擴(kuò)展，MCE：機(jī)器檢查允許……2）系統(tǒng)級(jí)寄存器系統(tǒng)地址REG GDTR IDTR LDTR TR

段描述符提供段的大小、位置以及段的訪問(wèn)控制和狀態(tài)資訊，8位元組組成。段描述符根據(jù)屬性描述符分為全局描述符、中斷描述符以及局部描述符，分別存放在全局描述符表、中斷描述符表以及局部描述符表中。全局描述符表寄存器GDTR、中斷描述符表寄存器IDTR則分別存放了全局描述符表和中斷描述符表的線性基地址和表的限長(zhǎng)。局部描述符表寄存器LDTR和任務(wù)寄存器TR是用來(lái)存放局部描述符和任務(wù)描述符的選擇子。由段選擇符通過(guò)描述符表就能夠找到段描述符進(jìn)而得到段的基地址，加上偏移量最終得到線性地址。3）調(diào)試與測(cè)試寄存器調(diào)試REG DR0~DR7

保存中斷點(diǎn)線性地址，DR6：狀態(tài)，

DR7：控制測(cè)試REG TR3~TR7

保存片內(nèi)CACHE測(cè)試數(shù)據(jù)，

TR6：控制，

TR7：狀態(tài)2.3.2超標(biāo)量流水線

1、系統(tǒng)複位和代碼Cache填充

RESET以後，Cache是被禁止的，應(yīng)由駐留程式設(shè)置Cache的使能位。

Cache首次置為有效後，內(nèi)部的數(shù)據(jù)無(wú)效。指令預(yù)取器從Cache預(yù)取指令時(shí)，發(fā)生Cache不命中。

Cache向匯流排單元提出Cache行填充請(qǐng)求，通知匯流排單元從外部Cache或主記憶體取指，將Cache行填滿。

Cache行填充是在匯流排的猝發(fā)週期進(jìn)行的。CPU每次將32位元組代碼在一個(gè)猝發(fā)週期內(nèi)讀入Cache行填充緩衝器。在送入Cache的同時(shí)，送入指令預(yù)取器。

2、指令預(yù)取指令由指令預(yù)取器從代碼Cache中取出，成對(duì)存放在兩組預(yù)取緩衝器（預(yù)取指令佇列）中有效的一組緩衝器中。指令佇列中指令順序存放，提供給兩條指令流水線，直至遇到一條分支指令時(shí)可能會(huì)發(fā)生變化。預(yù)測(cè)分支指令是否發(fā)生地址轉(zhuǎn)移，是在執(zhí)行級(jí)的解碼單元1由分支目標(biāo)緩衝器中的分支預(yù)測(cè)邏輯進(jìn)行判斷的。如果預(yù)測(cè)該分支指令將要發(fā)生地址轉(zhuǎn)移，則BTB通知指令預(yù)取器切換指令存放的佇列，預(yù)取器從分支目標(biāo)地址處開(kāi)始取指。如果預(yù)測(cè)不發(fā)生轉(zhuǎn)移，預(yù)取器仍然順序取指並將指令存放在現(xiàn)行工作的指令佇列中。指令佇列切換後，由當(dāng)前有效的指令佇列給兩條流水線輸送分支目標(biāo)地址及以後的指令。

2、指令預(yù)取分支目標(biāo)緩衝器與指令預(yù)取單元

3、指令配對(duì)和運(yùn)算元地址計(jì)算

有效的指令佇列將兩條指令分別送U和V流水線的Decode1，配對(duì)檢測(cè)邏輯進(jìn)行配對(duì)檢查。如果兩條指令能夠配對(duì)執(zhí)行，解碼級(jí)1將它們送到解碼級(jí)2。如果不能配對(duì)，則將V流水線中的指令轉(zhuǎn)移到U流水線中，兩條指令在U流水線中串行地執(zhí)行。在解碼級(jí)2中計(jì)算運(yùn)算元地址。不管運(yùn)算元是什麼尋址方式，解碼級(jí)2用一個(gè)CLK完成運(yùn)算元地址的計(jì)算。

3、指令配對(duì)和運(yùn)算元地址計(jì)算

流水線的雙解碼2級(jí)

4、指令並行執(zhí)行條件和配對(duì)規(guī)則

1）指令的並行執(zhí)行U、V流水線執(zhí)行級(jí)各有一個(gè)ALU。U的ALU包含一個(gè)桶狀移位器，可以執(zhí)行一些在V流水線中不能執(zhí)行的複雜指令。兩條指令能夠配對(duì)，它們被並行執(zhí)行。兩個(gè)ALU可同時(shí)形成數(shù)據(jù)Cache或數(shù)據(jù)記憶體的訪問(wèn)請(qǐng)求，對(duì)目標(biāo)寄存器或標(biāo)誌寄存器的回寫(xiě)。指令執(zhí)行是通過(guò)5個(gè)流水步完成的。

在執(zhí)行級(jí)，如果V流水線拖延了時(shí)間，U流水線可以繼續(xù)做如回寫(xiě)目標(biāo)寄存器或標(biāo)誌寄存器的工作。反之則不行。若U流水線拖延，V只能等待U。

4、指令並行執(zhí)行條件和配對(duì)規(guī)則

1）指令的並行執(zhí)行Pentium流水線的雙執(zhí)行級(jí)

4、指令並行執(zhí)行條件和配對(duì)規(guī)則

2）指令的配對(duì)規(guī)則兩條指令是簡(jiǎn)單指令；

mov

reg，reg/mem/imm

mov

mem，reg/imm

alu

reg，reg/mem/imm increg/mem

dec

reg/mem pushreg/mem popreg

等等。

非一位元組指令長(zhǎng)度相等；

4、指令並行執(zhí)行條件和配對(duì)規(guī)則

2）指令的配對(duì)規(guī)則兩條指令不存在寄存器爭(zhēng)用的問(wèn)題，即兩條指令並行執(zhí)行時(shí)不會(huì)訪問(wèn)同一個(gè)寄存器；

read-after-write相關(guān)：

movAX,imm;

mov[BP],AX; write-after-write相關(guān)：

例1： movAX,imm;

movAX,[BP];

例2： movAL,imm1;

movAH,imm2.

4、指令並行執(zhí)行條件和配對(duì)規(guī)則

2）指令的配對(duì)規(guī)則兩條指令中只有第一條指令能帶指令首碼。有些指令只能在U流水線中執(zhí)行，它們?cè)谥噶钚蛄兄惺堑谝粭l指令時(shí)才能配對(duì)。

圖2.2.4指令的分支與預(yù)測(cè)

1、分支目標(biāo)緩衝器和分支預(yù)測(cè)邏輯

1）概述分支預(yù)測(cè)邏輯，可以對(duì)將要執(zhí)行的分支指令進(jìn)行動(dòng)態(tài)的轉(zhuǎn)移預(yù)測(cè)。分支預(yù)測(cè)邏輯是以該分支指令的歷史執(zhí)行情況為預(yù)測(cè)依據(jù)的。支持分支預(yù)測(cè)機(jī)制的關(guān)鍵部件是分支目標(biāo)緩衝器BTB(BranchTargetBuffer)。它是一個(gè)256行4路組相聯(lián)結(jié)構(gòu)的Cache，它記錄了已執(zhí)行過(guò)的分支指令的資訊。指令執(zhí)行後ALU將分支指令的執(zhí)行結(jié)果回饋到BTB，BTB再根據(jù)轉(zhuǎn)移預(yù)測(cè)的正確與否來(lái)修正歷史記錄位並指示預(yù)取器和預(yù)取佇列做相應(yīng)操作

1、分支目標(biāo)緩衝器和分支預(yù)測(cè)邏輯2）分支目標(biāo)緩衝器BTB(BranchTargetBuffer)256個(gè)目錄行，每行包括：1bit指示該項(xiàng)是否正在使用2bits歷史記錄位表示該分支指令發(fā)生轉(zhuǎn)移的頻度這條轉(zhuǎn)移指令源記憶體的地址；該轉(zhuǎn)移指令最後一次執(zhí)行時(shí)的目標(biāo)地址；分支預(yù)測(cè)邏輯根據(jù)BTB中的記錄，按照一定轉(zhuǎn)移預(yù)測(cè)策略對(duì)當(dāng)前的分支指令進(jìn)行轉(zhuǎn)移預(yù)測(cè)。

1、分支目標(biāo)緩衝器和分支預(yù)測(cè)邏輯

2）分支目標(biāo)緩衝器BTB(BranchTargetBuffer)歷史記錄表示轉(zhuǎn)移發(fā)生頻度00Stronglynottaken01Weaklynottaken10Weaklytaken11Stronglytaken表2-轉(zhuǎn)移頻度表

2、動(dòng)態(tài)轉(zhuǎn)移預(yù)測(cè)策略

1）轉(zhuǎn)移預(yù)測(cè)策略

一條分支指令進(jìn)入任意一條流水線後，BTB就根據(jù)它的源記憶體地址在Cache中查找；如果這條指令在BTB中有記錄項(xiàng)，分支預(yù)測(cè)邏輯便以記錄項(xiàng)的歷史資訊為依據(jù)，預(yù)測(cè)轉(zhuǎn)移發(fā)生的情況歷史記錄為11表示轉(zhuǎn)移強(qiáng)烈發(fā)生、10表示轉(zhuǎn)移較弱發(fā)生，歷史記錄為01表示轉(zhuǎn)移基本不發(fā)生、00表示轉(zhuǎn)移強(qiáng)烈不發(fā)生。若歷史記錄項(xiàng)為10或11則指示正向預(yù)測(cè)，預(yù)測(cè)該指令將發(fā)生轉(zhuǎn)移，並指示預(yù)取器從在BTB中記錄的指令轉(zhuǎn)移目標(biāo)地址開(kāi)始取指令，切換到另一條指令佇列順序存放指令。若歷史記錄項(xiàng)為01或00則指示負(fù)向預(yù)測(cè)，分支預(yù)測(cè)邏輯預(yù)測(cè)該分支指令不發(fā)生轉(zhuǎn)移。

2、動(dòng)態(tài)轉(zhuǎn)移預(yù)測(cè)策略

1）轉(zhuǎn)移預(yù)測(cè)策略

當(dāng)分支指令第一次進(jìn)入流水線時(shí)，它在Cache中沒(méi)有記錄項(xiàng)，便產(chǎn)生一次查找BTB不命中。對(duì)這條分支指令的預(yù)測(cè)為不發(fā)生轉(zhuǎn)移，即使這條指令是無(wú)條件轉(zhuǎn)移指令。預(yù)取器也不做指令佇列的切換。

2、動(dòng)態(tài)轉(zhuǎn)移預(yù)測(cè)策略

2）分支指令執(zhí)行後BTB對(duì)記錄的操作

根據(jù)轉(zhuǎn)移發(fā)生情況對(duì)歷史位的修改

2、動(dòng)態(tài)轉(zhuǎn)移預(yù)測(cè)策略

2）分支指令執(zhí)行後BTB對(duì)記錄的操作

如果正確地預(yù)測(cè)了轉(zhuǎn)移發(fā)生。BTB記錄的歷史位上升。分支指令之後的正確目標(biāo)地址指令已經(jīng)存在於流水線。如果錯(cuò)誤地預(yù)測(cè)轉(zhuǎn)移發(fā)生。BTB記錄的歷史位下降。在流水線中分支指令以後的指令是不正確的，必須刷新。分支預(yù)測(cè)邏輯指示預(yù)取器切換到另一條指令佇列順序取指。

2、動(dòng)態(tài)轉(zhuǎn)移預(yù)測(cè)策略

2）分支指令執(zhí)行後BTB對(duì)記錄的操作如果正確地預(yù)測(cè)了轉(zhuǎn)移不發(fā)生，並且BTB中存在該分支指令相應(yīng)的目錄，則目錄的歷史位降級(jí)。在第一解碼級(jí)發(fā)生了一次BTB不命中，說(shuō)明BTB中不存在相應(yīng)的目錄項(xiàng)，也不必在BTB中建立目錄。如果錯(cuò)誤地預(yù)測(cè)轉(zhuǎn)移不發(fā)生，並且BTB中存在該指令相應(yīng)的目錄，那麼將目錄的歷史位升級(jí)。BTB中不存在該指令相應(yīng)的目錄，則建立一個(gè)目錄並將它的歷史位置為強(qiáng)烈發(fā)生（11）。

2.2.5Pentium的工作模式

1、Pentium的工作模式

實(shí)地址方式（realaddressmode）保護(hù)虛擬地址方式（protectedvirtualaddressmode）虛擬8086方式（virtual8086mode）系統(tǒng)管理方式（systemmanagementmode）1、Pentium的工作模式1）實(shí)地址方式

在系統(tǒng)加電和複位以後，微處理器進(jìn)入實(shí)地址模式。採(cǎi)用和8086類(lèi)似的編程環(huán)境，只是在8086基礎(chǔ)上進(jìn)行了擴(kuò)充，擴(kuò)展了32寄存器的指令，並在8086的編程寄存器上增加了一些新的寄存器。它的尋址機(jī)構(gòu)、存儲(chǔ)管理方式、中斷處理機(jī)制和8086微處理器類(lèi)似。在實(shí)地址模式中，不使用虛擬地址。實(shí)地址模式用於系統(tǒng)的初始化?？梢栽趯?shí)地址方式下進(jìn)入保護(hù)模式和系統(tǒng)管理模式。1、Pentium的工作模式2）保護(hù)虛擬地址方式是Pentium微處理器的基本操作方式。對(duì)複雜的多任務(wù)操作系統(tǒng)環(huán)境提供全方位的支持，實(shí)現(xiàn)複雜的系統(tǒng)管理功能。對(duì)記憶體和數(shù)據(jù)有多種保護(hù)能力，最突出的是段的4級(jí)特權(quán)保護(hù)。在保護(hù)模式下，系統(tǒng)可以尋址64TB（16K×4GB）的虛擬地址空間。Pentium微處理器的存儲(chǔ)管理機(jī)制具有將虛擬邏輯地址轉(zhuǎn)換到線性地址，進(jìn)而得到物理地址的功效。通過(guò)描述符表等記憶體管理數(shù)據(jù)結(jié)構(gòu)，將大容量的磁片存儲(chǔ)空間映射到內(nèi)記憶體空間。1、Pentium的工作模式2）保護(hù)虛擬地址方式

特權(quán)級(jí)的環(huán)形保護(hù)

1、Pentium的工作模式3）虛擬8086方式是保護(hù)方式的一種功能，它並不是一種實(shí)際的處理器工作方式?？梢栽诒Ｗo(hù)方式以及多任務(wù)的情況下運(yùn)行8086的程式。該方式具有保護(hù)方式的任務(wù)屬性，屬於一種準(zhǔn)操作方式。目的是為了讓在8086方式下編制的軟體在保護(hù)方式下仍然能夠執(zhí)行。

1、Pentium的工作模式4）系統(tǒng)管理方式

提供了一種對(duì)操作系統(tǒng)或用戶透明的專(zhuān)用程式，實(shí)現(xiàn)了操作系統(tǒng)平臺(tái)的專(zhuān)用功能，如電源管理，系統(tǒng)安全管理等。這些專(zhuān)用程式只能被系統(tǒng)固件所利用，專(zhuān)用代碼的運(yùn)行透明於操作系統(tǒng)。系統(tǒng)管理方式只有在外部中斷SMI＃有效時(shí)，CPU保存了運(yùn)行程式或任務(wù)的上下文關(guān)係之後，切入獨(dú)立的系統(tǒng)管理程式的地址空間。1、Pentium的工作模式4）系統(tǒng)管理方式

SMM（由SMI#引起）中斷入口為38000H。

SMM將Pentium的狀態(tài)保存到一個(gè)叫做轉(zhuǎn)儲(chǔ)記錄（dumprecord）的記憶體區(qū)域中（3FFABH~3FFFFH，3FE00H~3FEF7H）。

記錄包括CR0、CR3、Eflags、EIP…停機(jī)自動(dòng)重起等

PentiumCPU的系統(tǒng)可以進(jìn)入睡眠模式並且可以返回到中斷點(diǎn)。

PSM指令使系統(tǒng)退出SMM模式。1、Pentium的工作模式4）系統(tǒng)管理方式

Pentium不同工作模式的地址空間

2、工作模式之間的轉(zhuǎn)換系統(tǒng)複位後，微處理器進(jìn)入實(shí)地址工作模式?？刂萍拇嫫鰿R0中的PE位的狀態(tài)控制保護(hù)模式與實(shí)地址模式之間的切換。PE=1時(shí)系統(tǒng)為保護(hù)模式；PE=0時(shí)系統(tǒng)為實(shí)地址模式。標(biāo)誌寄存器EFLAG中的VM（虛擬模式）位的狀態(tài)管理虛擬8086模式與保護(hù)模式之間的切換。VM=1時(shí)，系統(tǒng)為虛擬8086模式；VM=0時(shí)，系統(tǒng)為保護(hù)模式。微處理器接收到SMI中斷時(shí)，系統(tǒng)進(jìn)入系統(tǒng)管理模式。在系統(tǒng)管理模式下，執(zhí)行RSM指令（從系統(tǒng)管理模式返回），微處理器將返回中斷前的狀態(tài)。2、工作模式之間的轉(zhuǎn)換進(jìn)入保護(hù)模式前的工作初始化中斷描述符表IDT

初始化全局描述符表GDTCR0：PE=1

執(zhí)行段內(nèi)JMP指令清除指令佇列，把TSS描述符基址裝入TR

將初始選擇子裝入段寄存器2、工作模式之間的轉(zhuǎn)換控制寄存器CR0：PEEFLAG：VMSMI#；RSM指令

工作模式之間的轉(zhuǎn)換

小結(jié)8086微處理器分為執(zhí)行部件EU和匯流排介面部件BIU兩個(gè)部分。執(zhí)行部件負(fù)責(zé)指令的執(zhí)行，匯流排介面部件負(fù)責(zé)與記憶體、I/O端口數(shù)據(jù)的傳送。EU和BIU相互配合實(shí)現(xiàn)指令級(jí)流水線。8086具有最大或最小兩種工作模式。在不同模式下，8086部分管腳的定義也有所不同。理解管腳信號(hào)定義和作用，是學(xué)習(xí)配置典型系統(tǒng)，理解微電腦工作原理的基礎(chǔ)。配置