計(jì)算機(jī)組成原理試題及答案

計(jì)算機(jī)組成原理題集含答案

題庫(kù)跑目總數(shù)：293

第一章單選題

1、控制器、運(yùn)算器和存儲(chǔ)器合起來(lái)一般稱為主機(jī)：

I/O部件

內(nèi)存儲(chǔ)器

外存儲(chǔ)器

主機(jī)

2、馮諾依曼機(jī)工作方式的基本特點(diǎn)是按地址訪問(wèn)并順序執(zhí)行指令：

按地址訪問(wèn)并順序執(zhí)行指令

精確結(jié)果處理

存儲(chǔ)器按內(nèi)部地址訪問(wèn)

自動(dòng)工作

3、輸入、輸出設(shè)備以及輔助存儲(chǔ)器一般統(tǒng)稱為外圍設(shè)備：

I/O系統(tǒng)

外圍設(shè)備

外存儲(chǔ)器

執(zhí)行部件

4、計(jì)算機(jī)硬件能直接識(shí)別和執(zhí)行的語(yǔ)言是機(jī)器語(yǔ)言：

高級(jí)語(yǔ)言

匯編語(yǔ)言

機(jī)器語(yǔ)言

符號(hào)語(yǔ)言

判斷題

5、若某計(jì)算機(jī)字代表一條指令或指令的?部分，則稱數(shù)據(jù)字錯(cuò)；

6、若某計(jì)算機(jī)字是運(yùn)算操作的對(duì)象,即代表要處理的數(shù)據(jù),則稱指令字錯(cuò)；

7、數(shù)字計(jì)算機(jī)的特點(diǎn)：數(shù)值由數(shù)字量如二進(jìn)制位來(lái)表示，運(yùn)算按位進(jìn)行;對(duì)

8、模擬計(jì)算機(jī)的特點(diǎn)：數(shù)值由連續(xù)量來(lái)表示，運(yùn)算過(guò)程是連續(xù)的;對(duì)

填空題

9、系統(tǒng)軟件包括：服務(wù)程序、語(yǔ)言程序、操作系統(tǒng)、數(shù)據(jù)庫(kù)管理系統(tǒng)；

10、計(jì)算機(jī)系統(tǒng)的發(fā)展按其核心部件采用器件技術(shù)來(lái)看經(jīng)歷了五代的變化，分別是電子管、晶體管、集成電路、大規(guī)

模集成電路、巨大規(guī)模集成電路五個(gè)部分；

11、計(jì)算機(jī)系統(tǒng)是一個(gè)由硬件和軟件組成的多級(jí)層次結(jié)構(gòu)，這通常由微程序級(jí)、一般機(jī)器級(jí)、操作系統(tǒng)級(jí)、匯編語(yǔ)言

級(jí)和高級(jí)語(yǔ)言級(jí)等組成,在每一級(jí)上都可以進(jìn)行程序設(shè)計(jì)；

12、計(jì)算機(jī)的軟件?般分為系統(tǒng)軟件和應(yīng)用軟件兩大部分；

13、計(jì)算機(jī)的硬件基本組成包括控制器、運(yùn)算器、存儲(chǔ)器、輸入設(shè)備和輸出設(shè)備五個(gè)常分；

簡(jiǎn)答即

14、什么是存儲(chǔ)容量什么是單元地址

存儲(chǔ)器所有存儲(chǔ)單元的總數(shù)稱為存儲(chǔ)器的存儲(chǔ)容量:滅個(gè)存儲(chǔ)單元都有編號(hào)，稱為單元地址；

15、什么是外存簡(jiǎn)述其功能；

外存：為了擴(kuò)大存儲(chǔ)容量，又不使成本有很大的提高,在計(jì)算機(jī)中還配備了存儲(chǔ)容量更大為碳席存儲(chǔ)器和光廊■存儲(chǔ)器.

稱為外存儲(chǔ)器，簡(jiǎn)稱外存;外存可存儲(chǔ)大量的信息,計(jì)算機(jī)需要使用時(shí),再調(diào)入內(nèi)存；

16、什么是內(nèi)存簡(jiǎn)述其功能：

內(nèi)存：一般由半導(dǎo)體存儲(chǔ)器構(gòu)成,裝在底版上,可直接和CPU交換信息的存儲(chǔ)器稱為內(nèi)存楮器,簡(jiǎn)稱內(nèi)存;用來(lái)存放經(jīng)常

使用的程序和數(shù)據(jù)；；

17、指令和數(shù)據(jù)均存放在內(nèi)存中,計(jì)算機(jī)如何區(qū)分它們是指令還是數(shù)據(jù)

取指周期中從內(nèi)存讀出的信息流是指令流,而右執(zhí)行器周期中從內(nèi)存讀出的信息流是數(shù)據(jù)流；

18、什么是適配器簡(jiǎn)述其功能；

適配器是外圍設(shè)備與主機(jī)聯(lián)系的橋梁,它的作用相當(dāng)于一個(gè)轉(zhuǎn)換器，使主機(jī)和外圍設(shè)備并行協(xié)調(diào)的工作;

19、什么是CPU簡(jiǎn)述其功能；

運(yùn)算器和控制器合在?起稱為中央處理器，簡(jiǎn)稱CPU,它用來(lái)控制計(jì)算機(jī)及進(jìn)行算術(shù)邏輯運(yùn)算；

20、

馮諾依曼體系結(jié)構(gòu)要點(diǎn)

二進(jìn)制：存儲(chǔ)程序順序執(zhí)行：硬件由運(yùn)算器、控制㈱、存儲(chǔ)器、輸入設(shè)備、輸出設(shè)備組成；

第二章

單選題

1、下列數(shù)中最小的數(shù)為c：

101001B

52Q

29D

233H

2、一個(gè)8位二進(jìn)制整數(shù)，采用補(bǔ)碼表示，且由3個(gè)“1”和5個(gè)“0”組成,則其最小值是c：-127

-32

-125

-3

3、若某數(shù)x的真值為,在計(jì)算機(jī)中該數(shù)表示為則該數(shù)所用的編碼方法是b碼：

原

補(bǔ)

反

移

4、某數(shù)在計(jì)算機(jī)中用8421BCD碼表示為011110001001,其真值是：a789D

789H

1887)

5.float型數(shù)據(jù)通常用IEEE754單精度浮點(diǎn)數(shù)格式衣示.若編譯器將float型變量x分配在一個(gè)32位浮點(diǎn)寄存器ER

中，且x=,則FR1的內(nèi)容是a

C1040000H

C2420000H

C1840000H

C1C2J000H

6、不屬于ALU的部件有d

加法器或乘法器

移位器

邏輯運(yùn)算部件

指令寄存器

7、處理器中的ALU采用b來(lái)實(shí)現(xiàn)

時(shí)序電路

組合邏輯電路

控制電路

模擬電路

8、當(dāng)且僅當(dāng)a發(fā)生時(shí)，稱為浮點(diǎn)數(shù)溢出上溢

階碼上溢

尾數(shù)上溢

尾數(shù)與階碼同時(shí)上溢

尾數(shù)或階碼.上溢

9、某浮點(diǎn)數(shù)采用IEEE754單精度格式表示為C5100000H,則該數(shù)的值是b注:選項(xiàng)中內(nèi)的值為上標(biāo)

210

211

210

211

10、在C程序中，int類型的變量x的值為-1088：程序執(zhí)行時(shí),x先被存放在16位的寄存器R1中,然后被算術(shù)右移4位:

則此忖R1中的內(nèi)容以16進(jìn)制表示是b

FBC04

FFBCH

0FBCI

87BC4

11、補(bǔ)碼表示的8位二進(jìn)制定點(diǎn)小數(shù)所能表示數(shù)值的范圍是b

12、下列數(shù)中最大的是a

1250

55H

13、某機(jī)字長(zhǎng)32位，其中1位符號(hào)位,31位表示尾數(shù);若用定點(diǎn)小數(shù)表示，則最大正小數(shù)為：b

+1-2-32

+1-2-31

2-32

2-31

14、若浮點(diǎn)數(shù)尾數(shù)用補(bǔ)碼表示,則判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法是：c階符與數(shù)符相同為規(guī)格化數(shù)

階符與數(shù)符相異為規(guī)格化數(shù)

數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異為規(guī)格化數(shù)

數(shù)符與尾數(shù)小數(shù)點(diǎn)后第?位數(shù)字相同為規(guī)格化數(shù)

15、算術(shù)/邏輯運(yùn)算單元74181ALU可完成：c

16種算術(shù)運(yùn)算功能

16種邏輯運(yùn)算功能

16種算術(shù)運(yùn)算功能和16種邏輯運(yùn)算功能

4位乘法運(yùn)算和除法運(yùn)算功能

判斷題

16、ASCII碼即美國(guó)國(guó)家信息交換標(biāo)準(zhǔn)代碼;標(biāo)準(zhǔn)ASCII碼占9位二進(jìn)制位,共表示512種字符;錯(cuò)

17、引入浮點(diǎn)數(shù)的目的是在位數(shù)有限的前提下，擴(kuò)大數(shù)值表示的范圍;對(duì)

18、機(jī)器碼是信息在計(jì)算機(jī)中的二進(jìn)制表示形式;對(duì)

填空即

19、設(shè)有七位二進(jìn)制信息碼0110101,則低位增設(shè)偶校驗(yàn)碼后的代碼為01101010;

20、兩個(gè)BCD碼相加,當(dāng)結(jié)果大于9時(shí)，修正的方法是將結(jié)果加6,并產(chǎn)生進(jìn)位輸出；

21、浮點(diǎn)運(yùn)算器由階碼運(yùn)算器和尾數(shù)運(yùn)算器組成，它們都是定點(diǎn)運(yùn)算器；只要求能執(zhí)行階碼運(yùn)算器運(yùn)算,而加法和減法

要求能進(jìn)行位數(shù)運(yùn)算器運(yùn)算；

22、現(xiàn)代計(jì)算機(jī)的運(yùn)算器一般通過(guò)總線結(jié)構(gòu)來(lái)組織;按其總線數(shù)不同,大體有單總線結(jié)構(gòu)、雙總線結(jié)構(gòu)和三總線結(jié)構(gòu)三

種形式；

23、提高加注器運(yùn)算速度的關(guān)錦是降低進(jìn)位信號(hào)的傳播時(shí)間：先行進(jìn)位的含義是低有效仿的進(jìn)侑信號(hào)可以直接向最高

位傳遞；

24、對(duì)階時(shí)，使小階向大階看齊，使小階的尾數(shù)向右移位,每右移一位,其階碼加一,宜到兩數(shù)的階碼相等為止；

25、在進(jìn)行浮點(diǎn)加法運(yùn)算時(shí)，需要完成為0操作數(shù)檢查、階碼加/減操作、尾數(shù)乘/除操作、結(jié)果規(guī)格化、舍入處理和

確定積的符號(hào)等步驟；

26、按IEEE754規(guī)范,一個(gè)浮點(diǎn)數(shù)由符號(hào)位S、階碼E、尾數(shù)M三個(gè)域組成，其中的值等于指數(shù)的加上一個(gè)固定；

27、移碼表示法主要用于表示浮點(diǎn)數(shù)的階碼E,以利于比較兩個(gè)指數(shù)的大小

和對(duì)價(jià)操作；

28、26H或63H異或1350的值為58D:

29、為了提高運(yùn)算器的速度,可以采用先行進(jìn)位、陣列乘除法、流水線等并行

措施；

30、設(shè)機(jī)器數(shù)字長(zhǎng)為8位含1符號(hào)位,若機(jī)器數(shù)為81H十六進(jìn)制,當(dāng)它分別代表原碼、

補(bǔ)碼、反碼和移碼時(shí)，等價(jià)的十進(jìn)制整數(shù)分別為7、-127、-126和1

計(jì)算即

X=l+l+l+l+l+=-83

32、

已知A=2T01X,B=2-100X,按浮點(diǎn)運(yùn)算方法計(jì)算A+B.

方括號(hào)內(nèi)是階碼

11100;

33、設(shè)浮點(diǎn)數(shù)字長(zhǎng)16位,其中階碼4位含1位價(jià)符,尾數(shù)12位含1位數(shù)符,將51/1

28轉(zhuǎn)換成二進(jìn)制規(guī)格化浮點(diǎn)數(shù)要求階碼采用移碼,尾數(shù)采用補(bǔ)碼,二進(jìn)制表示;并給出

此浮點(diǎn)數(shù)格式的規(guī)格數(shù)表示范圍；

正數(shù)2-9^271-2-11

負(fù)數(shù)

34、設(shè)階為5位包括2位階符，尾數(shù)為8位包括2位數(shù)符，階碼、尾數(shù)均用補(bǔ)碼表示，完

成下列取值的X+Y,X-Y運(yùn)算：1X=2-O11XY=2-010X

10

1將y規(guī)格化得:y=xx浮=1101,y浮=1101,

-y浮=1101,①對(duì)階補(bǔ)+-Ey補(bǔ)

=1101+0011=0000AEx=Ey②尾數(shù)相加相加相減

++---------------------------------------------x+y

浮=1101,左規(guī)x+y浮=1100,Z.x+y=X

x-y浮=1101,右規(guī)x-y浮=1110,

舍入處理得x-y浮=1110,/.x-y=X

35、已知X和Y,用變形補(bǔ)碼計(jì)算XT,同時(shí)指出運(yùn)算結(jié)果是否溢出；1X=

Y=2X=Y=3X=Y=

解：1先寫(xiě)出x和y的變形補(bǔ)碼,再計(jì)算它們的差x補(bǔ)=丫補(bǔ)

=-y補(bǔ)=x-y補(bǔ)=乂補(bǔ)+-y補(bǔ)

=+=???運(yùn)算結(jié)果雙符號(hào)不相等.??為正溢出X-Y=+2先寫(xiě)出x和y的變形補(bǔ)碼，再計(jì)算它們的差x補(bǔ)

=y補(bǔ)=-丫補(bǔ)=x-y補(bǔ)

=+=；.x-y=無(wú)溢出3先寫(xiě)出x

和y的變形補(bǔ)碼,再計(jì)算它們的差x補(bǔ)=丫補(bǔ)=可補(bǔ)

=x-y補(bǔ)=乂補(bǔ)+-y補(bǔ)=+=

???運(yùn)算結(jié)果雙符號(hào)不相等.??為正溢出X-Y=+

36、已知X和Y,用變形補(bǔ)碼計(jì)算X+Y,同時(shí)指出運(yùn)算結(jié)果是否溢出；1X=

Y=2X=Y=3X=Y=

解：1先寫(xiě)出x和y的變形補(bǔ)碼再計(jì)算它們的和x補(bǔ)=丫補(bǔ)=

x+y補(bǔ)=乂補(bǔ)+y補(bǔ)=+=；?乂+尸無(wú)溢出;2

先寫(xiě)出x和y的變形補(bǔ)碼再計(jì)算它們的和x補(bǔ)=丫補(bǔ)=

x+yib=x補(bǔ)+y補(bǔ)=+=:.x+丫=無(wú)溢出；

3先寫(xiě)出x和y的變形補(bǔ)碼再計(jì)算它們的和x補(bǔ)=丫補(bǔ)

=x+y補(bǔ)=乂補(bǔ)+y補(bǔ)=+=，乂+丫=無(wú)溢出

37、寫(xiě)出十進(jìn)制數(shù)-5的IEEE754編碼；

寫(xiě)Hl十進(jìn)制數(shù)-5的1EEE754編碼

簡(jiǎn)答題

38、某加法器進(jìn)位鏈小組信號(hào)為C4C3C2C1，低位來(lái)的信號(hào)為C0,請(qǐng)分別按下述兩種方式寫(xiě)出C4C3C2C1的邏輯表達(dá)式；1

串行進(jìn)位方式2并行進(jìn)位方式

解：1串行進(jìn)位方式：C1=G1+P1CO其中：G1=A1B1,P1=A1eB1C2=G2+P2C1G2=A2B2,P2=A2eB2C3=G3+P3C2G3=A3B3,

P3=A3sB3C4=G4+P4C3G4=A4B4,P4=A4eB42并行進(jìn)位方式：C1=G1+P1COC2=G2+P2G1+P2P1CO

C3=G3+P3G2+P3P2G1+P3P2P1CO

C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0其中G1-G4,P1-P4表達(dá)式與串行進(jìn)位方式相司；

39、什么是奇偶校驗(yàn)碼

奇偶校驗(yàn)碼用于檢驗(yàn)信息在傳輸、存儲(chǔ)和處理過(guò)程中出現(xiàn)的錯(cuò)誤;奇偶校驗(yàn)碼只是?種最簡(jiǎn)單的檢錯(cuò)碼,只能檢錯(cuò)不能

糾錯(cuò),且僅能檢出奇數(shù)個(gè)錯(cuò)誤；

40、簡(jiǎn)述計(jì)算機(jī)中采用二進(jìn)制代碼的優(yōu)點(diǎn)；

1技術(shù)上容易實(shí)現(xiàn)；2運(yùn)算規(guī)則簡(jiǎn)單；3可借助于邏輯代數(shù)來(lái)分析、研究：

4與其它進(jìn)制的轉(zhuǎn)換容易；

第三章

單選題

1、下面說(shuō)法正確的是C

半導(dǎo)體RAM信息可讀可寫(xiě),且斷電后仍能保持記憶

半導(dǎo)體RAM屬揮發(fā)性存儲(chǔ)器，而靜態(tài)的RAM存儲(chǔ)信息是非揮發(fā)性的

靜態(tài)RAM、動(dòng)態(tài)RAM都屬揮發(fā)性存儲(chǔ)器,斷電后存儲(chǔ)的信息將消失

ROM不用刷新,且集成度比動(dòng)態(tài)RAM高,斷電后存儲(chǔ)的信息將消失

2、存儲(chǔ)單元是指：C

存放一個(gè)二進(jìn)制信息位的存儲(chǔ)元

存放一個(gè)機(jī)器字的所有1存儲(chǔ)元集合

存放一個(gè)字節(jié)的所有存儲(chǔ)元集合

存放兩個(gè)字節(jié)的所有存儲(chǔ)元集合

3、采用虛擬存儲(chǔ)器的主要目的是B

提高主存儲(chǔ)器的存取速度

擴(kuò)大存儲(chǔ)器空間,并能進(jìn)行自動(dòng)管理

提高外存儲(chǔ)器的存取速度

擴(kuò)大外存儲(chǔ)器的存儲(chǔ)空間

4、某SRAM芯片，存儲(chǔ)容量為64Kxi6位,該芯片的地址線和數(shù)據(jù)線數(shù)目為：D64,16

16,64

64,8

16,15

5、「算機(jī)系統(tǒng)中的存貯器系統(tǒng)是指：d

RAM存貯器

ROM存貯器

主存貯器

內(nèi)存貯器和外存貯器

6、交叉存儲(chǔ)器實(shí)質(zhì)上是一種a存儲(chǔ)器,它能執(zhí)行獨(dú)立的讀寫(xiě)操作

多模塊,并行

多模塊,串行

整體式，并行

整體式,串行

7、相聯(lián)存儲(chǔ)器是按c進(jìn)行尋址的存儲(chǔ)器

地址指定方式

堆棧存取方式

內(nèi)容指定方式

地址指定與堆棧存取方式結(jié)合

8、在主存和CPU之間增加cache的目的是c

增加內(nèi)存容量

提高內(nèi)存的可靠性

解決CPU與內(nèi)存之間的速度匹配問(wèn)題

增加內(nèi)存容量，同時(shí)加快存取速度

9、存儲(chǔ)周期是指b

存儲(chǔ)器的讀出時(shí)間

存儲(chǔ)器進(jìn)行連續(xù)讀和寫(xiě)操作所允許的最短時(shí)間間隔

存儲(chǔ)器的寫(xiě)入時(shí)間

存儲(chǔ)器進(jìn)行連續(xù)寫(xiě)操作所允許的最短時(shí)間間隔

判斷題

10、存儲(chǔ)元存儲(chǔ)八位二進(jìn)制信息，是計(jì)算機(jī)存儲(chǔ)信息的最小單位;錯(cuò)11、存儲(chǔ)器帶寬指單位時(shí)間里存儲(chǔ)器所存取的信息

量,是衡量數(shù)據(jù)傳輸?shù)闹匾笜?biāo);常用單位有：位/秒或字節(jié)/秒;對(duì)

12、Cache主要強(qiáng)調(diào)大的存儲(chǔ)容量，以滿足計(jì)算機(jī)的大容量存儲(chǔ)要求;錯(cuò)

13、外存輔存主要強(qiáng)調(diào)快速存取，以便使存取退度與CPL?速度相匹配:錯(cuò)

14、計(jì)算機(jī)存儲(chǔ)器功能是記憶以二進(jìn)制形式表示的數(shù)據(jù)和程序;對(duì)

填空題

15、DRAM存儲(chǔ)器的刷新一般有集中式、分散式和異步式三種方式,之所以

刷新是因?yàn)橛须姾尚孤?需要定期補(bǔ)充；

16、虛擬存儲(chǔ)器只氈一個(gè)容量非常大的存儲(chǔ)器邏輯模型,不走任何實(shí)際的物理存儲(chǔ)器,按照主存-外存層次的信息傳送

單位不同,虛擬存儲(chǔ)器有段式、頁(yè)式和段頁(yè)式三類；

17、虛擬存儲(chǔ)器指的是主存層次，它給用戶提供了一個(gè)比實(shí)際空間大得多的虛擬地址空'可；

18、主存與CACHE的地址映射有全相聯(lián)、直接、組相聯(lián)三種方式：

19、雙端口存儲(chǔ)器和多模塊交叉存儲(chǔ)器屬于并行存儲(chǔ)器結(jié)構(gòu),前者采用空間并行技術(shù),后者采用時(shí)間并行技術(shù)；

20、CPU能直接訪問(wèn)由CACHE和內(nèi)存，但不能直接訪問(wèn)外存；

21、存儲(chǔ)器的技術(shù)指標(biāo)主要有存儲(chǔ)容量、存取時(shí)間、存儲(chǔ)周期和存儲(chǔ)器帶寬；

22、對(duì)存儲(chǔ)器的要求是容量大,速度怏,成木低,為了解決這三方面的矛盾,計(jì)算機(jī)采用多級(jí)存儲(chǔ)和體系結(jié)構(gòu);

計(jì)算題

23、C?U執(zhí)行一段程序時(shí),CACHE完成存取的次數(shù)為5000次,主存完成存取的次數(shù)為200次;己知CACHE存取周期為40ns,

主存存取周期為160ns;分別求CACHE的命中率H、平均訪問(wèn)時(shí)間Ta和CACHE-主存系統(tǒng)的訪問(wèn)效率e;

lh=5000/5000+200=%;

2ta=hXtc+l-hXtm=40X%+%X160=;

3e=tc/ta=40/=%;

24、已知cache/主存的效率是85%,平均訪問(wèn)時(shí)間為60ns,cache比主存快4倍,求主存的存取周期和cache的命中率；

解：因?yàn)椋簍a=tc/e所以：tc=taXe=60X=510nscache存取周期

因?yàn)椋篹-1/r+1-rHtm=tcXr=510X4=204ns主存存取周期

所以：H=/=

25、設(shè)某RAM芯片,其存儲(chǔ)容量為16Kx8位，同：1該芯片引出線的最小數(shù)目應(yīng)該是多少2存儲(chǔ)器芯片的地址范圍是

多少

解：U6K=2的14次方,所以地址線為14根,字長(zhǎng)為8位,所以數(shù)據(jù)線為8根,加上芯片片選信號(hào)CS,讀信號(hào)RD,寫(xiě)信號(hào)

WR,電源線,地址線,器引出線最小數(shù)目應(yīng)該為27跟；

2存偌器芯片的地址范圍為：0000H"3FFFF;

26、有一個(gè)16Kxi6的存儲(chǔ)器,用1KX4的DRM芯片內(nèi)部結(jié)構(gòu)為64X16構(gòu)成，設(shè)讀/寫(xiě)周期為，問(wèn)：1采用異步刷新方

式,如單元刷新間隔不超過(guò)2ms,則刷新信號(hào)周期是多少2如采用集中刷新方式,存儲(chǔ)器刷新一遍最少用多少讀/寫(xiě)周

期死時(shí)間率多少

解1刷新信號(hào)間隔為2MS/64=，此即刷新信號(hào)周期

2設(shè)T為讀/寫(xiě)周期,且列向16組同時(shí)進(jìn)行刷新,則所需刷新時(shí)間為64T,已知T=,

則死亡時(shí)間率=64172000100爐%;

27、設(shè)存儲(chǔ)器容量為32M字,字長(zhǎng)64位,模塊數(shù)m=4,分別用順序方式和交叉方式進(jìn)行組織;若存儲(chǔ)周期T=200ns,數(shù)據(jù)總

線寬度為64位,總線傳送周期l=50ns;問(wèn)：順序存儲(chǔ)器和交叉存儲(chǔ)器的平均存取時(shí)間、帶寬各是多少

28、某磁盤組共有4個(gè)記錄面,每亳米5道,每道記錄信息為12288B,最小磁道直徑為230亳米,共有275道,磁盤轉(zhuǎn)速

為3Q00轉(zhuǎn)/分；

1最低位密度是多少

2數(shù)據(jù)傳輸率是多少

3平均等待時(shí)間是多少

1mm

2614400B/S

310ms

29、某磁盤組有5個(gè)記錄面,每個(gè)記錄面的內(nèi)磁道直徑為22cm,外磁道直徑為33cm,最大位密度為1600bit/cm,道密度

為80道/cm,轉(zhuǎn)速為3600轉(zhuǎn)/分；

1計(jì)算每條磁道的容量；

2計(jì)算磁盤的數(shù)據(jù)傳輸率；

3計(jì)算平均等待時(shí)間；

1每條磁盤的容量是110525B

26631680B/S

3

簡(jiǎn)答題

30、說(shuō)出至少三種加速CPU和存儲(chǔ)罌之間有效傳輸?shù)拇胧?/p>

答：主要有：1加長(zhǎng)存儲(chǔ)器的字長(zhǎng)2采用雙端口存儲(chǔ)器3加入CACHE4采用多體交叉存儲(chǔ)器

31、存儲(chǔ)保護(hù)主要包括哪幾個(gè)方面

答：存儲(chǔ)保護(hù)?般涉及存儲(chǔ)區(qū)域保護(hù)和訪問(wèn)方式保護(hù)兩大方面;前者主要有頁(yè)表保護(hù)、鍵保護(hù)、環(huán)保護(hù)等方式，后者則

中要考慮對(duì)中存信息使用的讀、寫(xiě)、執(zhí)行三種方式的保護(hù)：

32、計(jì)算機(jī)存儲(chǔ)系統(tǒng)分為哪幾個(gè)層次

答：計(jì)算機(jī)存儲(chǔ)系統(tǒng)一般指：CPU內(nèi)的寄存器、CACHE,主存、外存、后備存儲(chǔ)器等五個(gè)層次

應(yīng)用題

33、主存容量為4MB,虛存容量為1GB,則虛存地址和物理地址各為多少位如頁(yè)面大小為4KB,則頁(yè)表長(zhǎng)度是多少

解1;虛擬容量1GB對(duì)應(yīng)地址為30位：

主存容量4MB對(duì)應(yīng)地址為22位

2：1G3/4KB=256K

34、C,U執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為2420次,主存完成存取的次數(shù)為80次,已知cache存儲(chǔ)周期為40ns,

主存存儲(chǔ)周期為240ns,求cache/主存系統(tǒng)的效率和

平均訪問(wèn)時(shí)間；

35、某機(jī)器中，已知配有一個(gè)地址空間為0000H-3FFFH的ROM區(qū)域;現(xiàn)在再用一個(gè)RAM芯片8KX8形成40KX16位的RAM

區(qū)域,起始地址為6000H,假定RAM芯片有/CS和/WE信號(hào)控制端;CPU的地址總線為A15-AO,數(shù)據(jù)總線為D15-D0,控制信

號(hào)為R/W讀/寫(xiě),/MREQ訪存，要求：1畫(huà)出地址譯碼方案;2將ROM與RAM同CPU連接；

36、用16Kx8位的DRAV芯片組成64Kx32位存儲(chǔ)器，畫(huà)出該存儲(chǔ)器的組成邏輯框圖；

37、某機(jī)字長(zhǎng)8位,用4K8位的RAM芯片和2K8位的ROM芯片設(shè)計(jì)一個(gè)容量為16K字的存儲(chǔ)器,其中RAM為高8K字,ROM

為低2K字,最低地址為0;

1地址線和數(shù)據(jù)線各為多少根

2各種芯片的數(shù)量是多少

3請(qǐng)畫(huà)出存儲(chǔ)器結(jié)構(gòu)圖及與CPU的連接圖；

1地址線14根,數(shù)據(jù)線8根；

22片RAM,1片ROM：

38、

下圖為某16位機(jī)的主存空間構(gòu)成示意圖,其中RAM為8K16的隨機(jī)存儲(chǔ)器,ROM位8K16位的只讀存儲(chǔ)器;仔細(xì)分析該圖，

并按要求答題；

1該存儲(chǔ)器最大空間有多少已經(jīng)構(gòu)成的空間有多少

2圖中構(gòu)成的地址空間分布是怎樣的畫(huà)出地址空間分布圖;

某8位機(jī)地址16位,用8K8位的ROM芯片和8K8位的ram芯片組成存儲(chǔ)器,按字節(jié)編址,其中RAM的地址為

0000H"5FFFH,ROM的地址為6000H~9FFFH;要求：

1畫(huà)出存儲(chǔ)器空間分布圖，并確定需要的RAM以及RAM芯片數(shù)量：

2畫(huà)出此存儲(chǔ)器組成結(jié)構(gòu)圖及與CPU的連接圖；

1圖咯；需要3片RAM,2片ROM；

2圖咯；

第四章

單選題

1、用某個(gè)寄存器的值做操作數(shù)地址的尋址方式稱為D尋址；

直接

間接

寄存器

寄存器間接

2、堆棧尋址方式中，設(shè)A為累加器,SP為堆棧指示器,MSP為SP所指示的棧頂單元,如果進(jìn)棧的操作是：A-〉MSP,SP-1-)

SP,那么出棧的操作應(yīng)為：B

MSP->A,SP+1->SP

SP+l->SP,MSP-)A

SP-l->SP,MSP-)A

MSP-)A,SP-1-)SP

3、變址尋址方式中，操作數(shù)的有效地址等于：C

基值寄存器內(nèi)容加上形式地址位移量

堆棧指示器內(nèi)容加上形式地址位移量

變址寄存器內(nèi)容加上形式地址位移量

程序記數(shù)器內(nèi)容加上形式地址位移量

4、從以下有關(guān)RISC的描述中,選擇最合適的答案；C

采用RISC技術(shù)后,計(jì)算機(jī)的體系結(jié)構(gòu)又恢復(fù)到早期的比較簡(jiǎn)單的情況：

為了實(shí)現(xiàn)兼容,新設(shè)計(jì)的RISC是從原來(lái)CISC系統(tǒng)的指令系統(tǒng)中挑選一部分實(shí)現(xiàn)的；

RISC的主要目標(biāo)是減少指令數(shù),提高指令執(zhí)行效率；

RISC設(shè)有乘、除法指令和浮點(diǎn)運(yùn)算指令；

5、指令系統(tǒng)中采用不尋址方式的目的主要是B

實(shí)現(xiàn)存儲(chǔ)程序和程序控制

縮短指令長(zhǎng)度,擴(kuò)大尋址空間,提高編程靈活性

可以直接訪問(wèn)外存

提供擴(kuò)展操作碼的可能并降低指令譯碼難度

6、電地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)經(jīng)常需來(lái)C

堆棧尋址方式

立即尋址方式

隱含尋址方式

間接尋址方式

7、寄存器間接尋址方式中，操作數(shù)處在A

通用寄存器

堆棧

主存儲(chǔ)器

程序計(jì)數(shù)器

8、指令的尋址方式有順序和跳躍兩種,采用跳沃尋址方式,可以實(shí)現(xiàn)D

堆棧尋址

程序的條件轉(zhuǎn)移

程序的無(wú)條件轉(zhuǎn)移

程序的條件轉(zhuǎn)移或無(wú)條件轉(zhuǎn)移

判斷題

9、引入操作數(shù)尋址方式目的有：縮短指令長(zhǎng)度、擴(kuò)大尋址范圍、提高編程靈活性等；對(duì)

10、指令系統(tǒng)指一臺(tái)計(jì)算機(jī)中所有機(jī)器指令的集合，是表征計(jì)算機(jī)性能的重要因素；對(duì)

填空題

11、?個(gè)較完善的指令系統(tǒng)應(yīng)包含：數(shù)據(jù)傳送類指令，算術(shù)運(yùn)算類指令，邏輯運(yùn)算類指令，程序控制類指令,1/0類指令,

字符串類指令,系統(tǒng)控制類指令等；

12、根據(jù)操作數(shù)所在位置,指出其尋址方式填空：1操作數(shù)在寄存器中,為寄存器直接尋址方式;2操作數(shù)地址在寄存器,

為寄存器間接尋址方式;3操

作數(shù)在指令中,為立即尋址方式;4操作數(shù)地址主存在指令中，為直接尋址方式5操作數(shù)的地址,為某一寄存器內(nèi)容與位

移量之和可以是相對(duì)、基址、變址尋址方式；

13、指令尋址方式主要有順序?qū)ぶ贩绞綄?shí)現(xiàn)指令逐條順序執(zhí)行,PC+17PC和跳躍尋址方式實(shí)現(xiàn)程序轉(zhuǎn)移；

14、從計(jì)算機(jī)指令系統(tǒng)的角度看當(dāng)前的計(jì)算機(jī)指令系統(tǒng)結(jié)構(gòu)分為兩大類：曳雜指令集計(jì)算機(jī)

、精簡(jiǎn)指令集計(jì)算機(jī)；

15、地址碼表示操作數(shù)的地址；以其數(shù)量為依據(jù)，可以將指令分為零地址指令、和一地址指令二地址指令三地址指令多

地址指令等幾種；

16、二地址指令中，操作數(shù)的物理位置有三種型式，分別是寄存器-寄存器RR型、寄存器-存儲(chǔ)器RS型和存儲(chǔ)器-存儲(chǔ)

器ss型；

17、堆棧是一種特殊的數(shù)據(jù)尋址方式,它采用先進(jìn)后出原理;按結(jié)構(gòu)不同分為寄存器堆棧和存儲(chǔ)器堆棧；

18、形成操作數(shù)地址的方式,稱為數(shù)據(jù)尋址方式;操作數(shù)可以放在專用寄存器、通用寄存器、和指令中；

19、形成指令地址的方式,稱為指令尋址方式,有順序?qū)ぶ泛吞S尋址兩種：

20、指令字長(zhǎng)度分為單字長(zhǎng)、半字長(zhǎng)、雙字長(zhǎng)三種形式；

21、指令格式是指令用二進(jìn)制代碼和表示的結(jié)構(gòu)形式,指令格式由操作碼字段和地址碼兩字段組成；

22、指令系統(tǒng)是表征一臺(tái)計(jì)算機(jī)性能的重要因素,它的格式和功能不僅直接影響到機(jī)器的硬件結(jié)構(gòu)，也影響到系統(tǒng)軟

件；

計(jì)算題

23、設(shè)某計(jì)算機(jī)數(shù)據(jù)線、地址線均是8位,有一條相對(duì)尋址的無(wú)條件轉(zhuǎn)移指令存于內(nèi)存的20H單元中,指令給出的位移

量D=00010101B,該指令占用2個(gè)字節(jié)，試計(jì)算：1取該指令時(shí)PC的內(nèi)容：2該指令執(zhí)行結(jié)束時(shí)PC的內(nèi)容；

由題：

1PC=2OH

2Pc=>C+D+2=20H+2+00010101B=37H

簡(jiǎn)答跑

24、

指令格式結(jié)構(gòu)如下所示,試分析指令格式及尋址方式特點(diǎn)；

31252

423-20190

1.操作碼：頂長(zhǎng)操作碼,可表示128條指令；

操作數(shù)：雙操作數(shù),可構(gòu)成RS或SS型指令，有直接、寄存器、寄存器間接尋址方式;訪存范圍1M,可表示16個(gè)寄存器

25、說(shuō)明RISC指令系統(tǒng)的主要特點(diǎn)；

指令條數(shù)少,指令長(zhǎng)度固定,指令格式、尋址方式種類少,只有取數(shù)/存數(shù)指令訪問(wèn)存儲(chǔ)器；

26、一個(gè)比較完善的指令系統(tǒng)應(yīng)該包括哪幾類指令

數(shù)據(jù)傳送指令，算術(shù)運(yùn)算指令,邏輯運(yùn)算指令,程序控制指令，輸入/輸出指令,堆棧指令,字符串指令,特權(quán)指令；

應(yīng)用超

27、一種單地址指令格式如下所示,其中I為間接特征,X為尋址模式,D為形式地址;I,X,D組成該指令的操作數(shù)有效地

址E;設(shè)R為變址寄存器,R1為基值寄存罌,PC為程序計(jì)數(shù)器,請(qǐng)?jiān)谙卤碇械谝涣形恢锰钊脒m當(dāng)?shù)膶ぶ贩绞矫Q：

第五章

a單選題

1、一般機(jī)器周期的時(shí)間是根據(jù)A來(lái)規(guī)定的；

主存中讀取一個(gè)指令字的時(shí)間

主存中讀取一個(gè)數(shù)據(jù)字的時(shí)間

主存中寫(xiě)入一個(gè)數(shù)據(jù)字的時(shí)間

主存中讀取一個(gè)數(shù)據(jù)字的時(shí)間

2、存放微程序的控制存儲(chǔ)器稱為：B

高速緩沖存儲(chǔ)器

控制存儲(chǔ)器

虛擬存儲(chǔ)器

主存儲(chǔ)器

3、以下敘述中正確描述的句子是：A

同一個(gè)CPU周期中,可以并行執(zhí)行的微操作叫相容性微操作

同一個(gè)CPU周期中,可以并行執(zhí)行的微操作叫相交性微操作

同?個(gè)CPU周期中,可以并行執(zhí)行的微操作叫相斥性微操作

同一個(gè)CPU周期中，可以并行執(zhí)行的微操作叫排他性微操作

4、F算機(jī)操作的最小時(shí)間單位是：A

時(shí)鐘周期

指令周期

CPU周期

微指令周期

5、下列部件中不屬于控制器的是：D

IR

操作控制器

PC

PSW

6、同步控制站:C

只適用于CPU控制的方式

只適用于外圍設(shè)備控制的方式

由統(tǒng)一時(shí)序信號(hào)控制的方式

所有指令執(zhí)行時(shí)間都相同的方式

7、在CPU中跟蹤指令后繼地址的寄存器是：B

MAR?CIRPSW

判斷題

8、指令流水線中主要存在三種相關(guān)沖突：資源相關(guān)、數(shù)據(jù)相關(guān)及控制相關(guān);對(duì)

9、并發(fā)性指兩個(gè)或兩個(gè)以上事件在同一時(shí)間間隔內(nèi)發(fā)生;對(duì)

10、硬布線控制器的缺點(diǎn)：增加了到控存中讀取微指令的時(shí)間，執(zhí)行速度慢;錯(cuò)

11、微程序控制器的優(yōu)點(diǎn)：規(guī)整性、靈活性、可維護(hù)性強(qiáng);對(duì)

12、微操作是執(zhí)行部件接受微命令后所進(jìn)行的操作,是計(jì)算機(jī)硬件結(jié)構(gòu)中最基本的操作對(duì)

13、微命令指控制部件通過(guò)控制線向執(zhí)行部件發(fā)出的各種控制命令,是構(gòu)成控制信號(hào)序到的最小單位;對(duì)

14、時(shí)鐘周期是CPU處理操作的最大時(shí)間單位;錯(cuò)

15、微程序控制器屬于存儲(chǔ)邏輯型，以微程序解釋執(zhí)行機(jī)器指令，采用存儲(chǔ)邏輯技術(shù)實(shí)對(duì)

16、地址寄存器用于存放當(dāng)前執(zhí)行的指令碼,供進(jìn)行指令譯碼:錯(cuò)

17、程序計(jì)數(shù)器用于存放CPU正在執(zhí)行的指令的地址;錯(cuò)

18、指令寄存器用于保存當(dāng)前CPU所要訪問(wèn)的內(nèi)存單元的地址;錯(cuò)

填空題

19、請(qǐng)?jiān)诶ㄌ?hào)內(nèi)填入適當(dāng)答案;在CPU中：1保存當(dāng)前正在執(zhí)行的指令的寄存器是；指令寄存器IR2保存當(dāng)前正要

執(zhí)行的指令地址的寄存器是程序計(jì)數(shù)器PC:3算術(shù)邏輯運(yùn)算結(jié)果通常放在通用寄存器和數(shù)據(jù)緩沖寄存器DR;

20、硬布線器的設(shè)計(jì)方法是：先畫(huà)出指令流程圖,再利用寫(xiě)出布爾邏輯代數(shù)綜合邏輯表達(dá)式，然后用門電路和觸發(fā)器等

器件實(shí)現(xiàn)；

21、微程序控制器由控制存儲(chǔ)器、微指令寄存器、地址轉(zhuǎn)移邏輯三大部分組成，其中控制存儲(chǔ)器是ROM存儲(chǔ)器，用來(lái)

存放微程序；

22、流水CPU中的主要問(wèn)題是：資源相關(guān)、數(shù)據(jù)相關(guān)和控制相關(guān)；

23、并行處理技術(shù)主要有三種形式：時(shí)間并行、空間并行和時(shí)間及空間并行；

24、微程序設(shè)計(jì)技術(shù)是利用軟件方法設(shè)計(jì)控制器的一門技術(shù)，具有規(guī)整性、靈活性、可維護(hù)性等一系列優(yōu)點(diǎn)；

25、微指令格式中，微指令的編碼通常采用以下三種方式：直接表示法、編碼表示法和混合表示法；

26、由于數(shù)據(jù)通路之間的結(jié)構(gòu)關(guān)系,微操作可分為相容性和相斥性兩種：

27、在程序執(zhí)行過(guò)程中，控制器控制計(jì)算機(jī)的運(yùn)行總是處于取指令、分析指令和執(zhí)行指令的循環(huán)當(dāng)中；

28、CPU從主存取出一條指令并執(zhí)行該指令的時(shí)間叫指令周期,它常用若干個(gè)機(jī)器周期來(lái)表示,而后者又包含若干個(gè)時(shí)

鐘周期；

29、CPU的四個(gè)主要功能是指令控制、操作控制、時(shí)間控制和數(shù)據(jù)加工；

30、目前的CPU包括控制器、運(yùn)算器和CACHE;

計(jì)算題

31、在流水線浮點(diǎn)加法器中,假設(shè)有取指、譯碼、執(zhí)行和回寫(xiě)四個(gè)過(guò)程段,每個(gè)過(guò)程段所需要的時(shí)間分別為：

Tl=6Dns,T2=50ns,T3=90ns,T4=80ns,試計(jì)算該加法器的加速比是多少；

正確答案：該流水線時(shí)鐘周期至少為T=90ns,若采用非流水方式進(jìn)行,則其所需要的時(shí)間為

Tl+T2+T3+T4=60+50+90+80=280ns,因此加速比=280/900;

簡(jiǎn)答即

32、簡(jiǎn)述CPU基本功能

正確答案：解：

1指令控制：程序的順序控制，稱為指令控制；

2操作控制：管理并產(chǎn)生每條指令的操作控制信號(hào),并把操作控制信號(hào)送往相應(yīng)的部件,從而控制這些部件按指令的要

求進(jìn)行動(dòng)作；

3時(shí)間控制：對(duì)各種操作實(shí)施時(shí)間上的定時(shí),稱為時(shí)間控制；

4數(shù)據(jù)加工：對(duì)數(shù)據(jù)進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算處理；

33、簡(jiǎn)述什么是微指令

每個(gè)微周期的操作所需的控制命令構(gòu)成一條微指令;微指令包含了若干微命令信息；

34、簡(jiǎn)述什么是微命令

微命令指控制部件通過(guò)控制線向執(zhí)行部件發(fā)出的各種控制命令，姑構(gòu)成控制信號(hào)序列的最小單位；

35、簡(jiǎn)述什么是指令周期

指令周期是指取出并執(zhí)行一條指令的時(shí)間;它由若干個(gè)CPU周期組成；

36、簡(jiǎn)述什么是微程序控制器

微程序控制器是采用微程序方式構(gòu)成的控制器,以若干有序微指令組成的微程序解釋執(zhí)行一條機(jī)器指令;它由控制存儲(chǔ)

器、微指令寄存器、地址轉(zhuǎn)移邏輯等構(gòu)成；

37、解釋機(jī)器指令和微指令的關(guān)系；

機(jī)器指令是控制計(jì)算機(jī)完成?個(gè)基本操作的命令:微指令則是控制部件中?組實(shí)現(xiàn)?定操作功能的微命令的組合;在微

程序控制器中,一條機(jī)器指令需要由一組微指令組成的微程序來(lái)完成,即微程序完成對(duì)機(jī)器指令的解釋執(zhí)行;因此,一條

機(jī)牌指令對(duì)?應(yīng)多條微指令；

38、計(jì)算機(jī)內(nèi)有哪兩股信息在流動(dòng)如何區(qū)分它們

一股是控制信息,即操作命令,其發(fā)源地是控制器,流向各個(gè)部件,形成指令流；一股是數(shù)據(jù)信息,它受控制信息的控制，

從一個(gè)部件流向另一個(gè)部件,形成數(shù)據(jù)流;一般地,取指周期從內(nèi)存讀出的信息流是指令流,流向控制器；而執(zhí)行周期從

內(nèi)存讀出或向內(nèi)存寫(xiě)入的信息流是數(shù)據(jù)流，在內(nèi)存和運(yùn)算器之間交互；

應(yīng)用題

39、流水線中有三類數(shù)據(jù)相關(guān)沖突：寫(xiě)后讀RAE相關(guān)：讀后寫(xiě)WAR相關(guān)：寫(xiě)后寫(xiě)WAW相關(guān);判斷以下三組指令各存在哪

種類型的數(shù)據(jù)相關(guān)；

1IILADR1,A；b忸一口,加是存儲(chǔ)器單元

12ADDR2,R1:R2+R1^R2

213ADDR3,R4；R3+R4-R3

14MJLR4,R5；R4XR5-R4

315LADR6,B:MB-R6,MB是存儲(chǔ)器單元

16MJLR6,R7:R6XR7-*R6

正確答案：解：

1寫(xiě)后讀RAW相關(guān)：

2讀后寫(xiě)WAR相關(guān)，但不會(huì)引起相關(guān)沖突；

3寫(xiě)后讀RAW相關(guān)、寫(xiě)后寫(xiě)WAW相關(guān)

40、今有4級(jí)流水線分別完成取值、指令譯碼并取數(shù)、運(yùn)算、送結(jié)果四步操作，今假設(shè)完成各步操作的時(shí)間依次為

100ns,100ns,80ns,50ns;

請(qǐng)問(wèn)?

1流水線的操作周期應(yīng)設(shè)計(jì)為多少

2若相鄰兩條令發(fā)生數(shù)據(jù)相關(guān)，而且在硬件上不采取措施,那么第二條指令要推遲多少時(shí)間進(jìn)行；

3如果在硬件設(shè)計(jì)上加以改進(jìn),至少需推遲多少時(shí)間

查看答案

正確答案：解：

1流水線的操作時(shí)鐘周期t應(yīng)按四步操作中最長(zhǎng)時(shí)間來(lái)考慮，所以t=100ns：

2兩條指令發(fā)生數(shù)據(jù)相關(guān)沖突情況：：

ADDRI,R2,R3;R2+R3-*R1

SUBR4,R1,R5;R1-R5-*R4

兩條指令在流水線中執(zhí)行情況如下表所示：

ADD指令在時(shí)鐘4時(shí)才將結(jié)果寫(xiě)入寄存器R1中，但SUB指令在時(shí)鐘3時(shí)就需讀寄存器RIT,顯然發(fā)生數(shù)據(jù)相關(guān),不能讀

到所需數(shù)據(jù)，只能等待；如果硬件上不采取措施,第2條指令SUB至少應(yīng)推遲2個(gè)操作時(shí)鐘周期，即t=2X100ns=200ns：

3如果硬件上加以改進(jìn)采取旁路技術(shù),這樣只鐳推遲1個(gè)操作時(shí)鐘周期就能得到所需數(shù)據(jù)，即t=100ns;

41、二知某機(jī)采用微程序控制方式，其控制存儲(chǔ)器容量為：512X48位;微程序可在整個(gè)招制存儲(chǔ)器中實(shí)現(xiàn)轉(zhuǎn)移,可控制

微程序轉(zhuǎn)移的條件共4個(gè),微指令采用水平型格式,后繼微指令地址采用斷定方式；

請(qǐng)問(wèn)：

1微指令中的三個(gè)字段分別應(yīng)為多少位

2畫(huà)出圍繞這種微指令格式的微程序控制器邏輯框圖；

正確答案：解：1假設(shè)判別測(cè)試字段中每一位作為一個(gè)判別標(biāo)志，那么由于有4個(gè)轉(zhuǎn)移條件，故該字段為4位：又因?yàn)?/p>

控存容量為512單元,所以下地址字段為9位；微命令字段則是：

48—4-9=35位；

2對(duì)應(yīng)上述微指令格式的微程序控制器邏輯框圖如下圖所示；

其中微地址寄存器對(duì)應(yīng)下地址字,P字段即為判別測(cè)試字段,控制字段即為微命令字段,后兩部分組成微指令寄存器;地

址轉(zhuǎn)移邏輯的輸入是指令寄存器的0P碼、各種狀態(tài)條件以及判別測(cè)試字段所給的判別標(biāo)志某一位為1,其輸出用于控

制修改微地址寄存器的適當(dāng)位數(shù),從而實(shí)現(xiàn)微程序的分支轉(zhuǎn)移此例微指令的后繼地址采用斷定方式；

42、某機(jī)有8條微指令11-18,每條微指令所包含的微命令控制信號(hào)如下表所示；

正確答案：a-j分別對(duì)應(yīng)10種不同性質(zhì)的微命令信號(hào);假設(shè)一條微指令的控制字段為8位，請(qǐng)安排微指令的控制字段

格式;解:經(jīng)分析,e,f,h和b,i,j可分別組成兩個(gè)小組或兩個(gè)字段,然后進(jìn)行譯碼,可得六個(gè)微命令信號(hào),剩下的a,c,d,g

四個(gè)微命令信號(hào)可進(jìn)行直接控制,其整個(gè)控制字段組成如下：

43、假設(shè)某機(jī)器有80條指令,平均每條指令由4條微指令組成,其中有一條取指微指令是所有指令公用的；已知微指令

長(zhǎng)度為32位，請(qǐng)估算控制存儲(chǔ)器容量；

解：微指令條數(shù)為：4-1X80+1=241條取控存容量為：256X32位=1KB

44、參見(jiàn)下圖的數(shù)據(jù)通路,畫(huà)出取數(shù)指令"LDAR3,R0”的指令周期流程圖,其含義是將R3為地址的主存單元的內(nèi)容取至寄

存器R0中,標(biāo)出各微操作控制信號(hào)序列；

解："LDAR3,RO"指令是一條取數(shù)指令,其指令周期流程圖如下圖所示:

45、參見(jiàn)下圖的數(shù)據(jù)通路;畫(huà)出存數(shù)指令"STARI,R2”的指令周期流程圖，其含義是

將寄存器R1的內(nèi)容傳送至R2為地址的主存單元中;標(biāo)出各微操作信號(hào)序列；

正確答案：解："STARLR2"指令是一條存數(shù)指令，其指令周期流程圖如下圖所示：

46、設(shè)運(yùn)算器結(jié)構(gòu)如下圖所示,IR為指令寄存器,R1?R3是三個(gè)通用寄存器,其中任何

一個(gè)都可以作為源寄存器或目標(biāo)寄存器,A和B是三選一多路開(kāi)關(guān),通路的選擇分別由ASO.AS1和BSO、BS1控制,S1、

S2是ALU的操作性質(zhì)控制器：當(dāng)S1S2R0時(shí),ALU輸出B：=01時(shí)輸出A+B：=10時(shí)輸出A-B：=H時(shí)輸出B;另有三條機(jī)

器指令：MOV從源寄存器傳送一個(gè)數(shù)到目標(biāo)寄存器、ADD源寄存器內(nèi)容于目標(biāo)寄存器內(nèi)容相加后送目標(biāo)寄存器和COM

源寄存器內(nèi)容取反后送目標(biāo)寄存器;假設(shè)控存CM僅有16個(gè)單元，且只考慮運(yùn)算器數(shù)據(jù)通路的控制，請(qǐng)?jiān)O(shè)計(jì)微指令格式；

微指令參考格式如下：

ASIASOBS1BSOS2S1+1ALU-BUSLDIRLDR1LDR2LDR3PlP2UA3-UA3

位

號(hào)123456789101112131415-B

47、流水線中有寫(xiě)后讀、讀后寫(xiě)和寫(xiě)后寫(xiě)三種數(shù)據(jù)相關(guān)沖突，試判斷下面指令存在哪種類型的數(shù)據(jù)相關(guān)；

II：ADDR1.R2,R3:R2+R3->R1

12：SUBR4,R1,R5；R1-R5->R4

在12指令進(jìn)入流水線時(shí),可能出現(xiàn)在II指令寫(xiě)入R1前就讀出R1內(nèi)容,發(fā)生了寫(xiě)后讀相關(guān)；已知CPU結(jié)構(gòu)如下圖所示，

其中包括一個(gè)累加器AC、一個(gè)狀態(tài)寄存器和其他幾個(gè)寄存器;各部分之間的連線表示數(shù)據(jù)通路,箭頭表示信息傳遞方向;

試完成以下工作：①寫(xiě)出圖中四個(gè)寄存器A、B、C、D的名稱和作用：②簡(jiǎn)述完成指令A(yù)DDY的數(shù)據(jù)通路Y為存儲(chǔ)單元

地址,本指令功能為AC+Y-AC;

解答：

A-數(shù)據(jù)緩沖寄存器DR、

B-指令寄存器IR、

C-主存地址寄存器AR、

D-程序計(jì)數(shù)器PC;

操作的數(shù)據(jù)通路為：PC-AR-MM-DR-IR-Y-*ARMAR-MM-DRMDRfALUfADD控制信號(hào)-AC

第六章

a單選題

1、在集中式總線仲裁中“方式對(duì)電路故障最敏感；

菊花熊方式

獨(dú)立請(qǐng)求方式

分布式

計(jì)數(shù)器定時(shí)查詢方式

2、計(jì)算機(jī)使用總線結(jié)構(gòu)的主要優(yōu)點(diǎn)是便于實(shí)現(xiàn)積木化,同時(shí)：C

減少了信息傳輸量

提高了信息傳輸?shù)乃俣?/p>

減少了信息傳輸線的條數(shù)

加重了CPU的工作量

3、系統(tǒng)總線中地址線的功能是：D

選擇主存單元地址

選擇進(jìn)行信息傳輸?shù)脑O(shè)備

選擇外存地址

指定主存和I/O設(shè)備接口電路的地址

4、采用串行接口進(jìn)行7位ASCII碼傳送,帶有1位奇校驗(yàn)位,1位起始位和1位停止位,當(dāng)傳輸率為9600波特時(shí),字符

傳送速率為：A

960

873.

1372

480

5、同步通信之所以比異步通信具有較高的傳輸速率，是因?yàn)椋篋

同步通信不需要應(yīng)答信號(hào)且總線長(zhǎng)度比較短

同步通信用一個(gè)公共的時(shí)鐘信號(hào)進(jìn)行同步

同步通信中，各部件存取時(shí)間比較接近

以上各項(xiàng)因素的綜合結(jié)果

6、在集中式總線仲裁中，B方式響應(yīng)時(shí)間最快；

鏈?zhǔn)阶稍?/p>

獨(dú)立請(qǐng)求

計(jì)數(shù)器定時(shí)查詢

分布

7、產(chǎn)算機(jī)系統(tǒng)的輸入輸出接口是C之間的交接界面;

CPU與存儲(chǔ)器

存儲(chǔ)器與外圍設(shè)備

主機(jī)與外圍設(shè)備

CPU與系統(tǒng)總線

8、在計(jì)數(shù)器定時(shí)查詢方式下，每次計(jì)數(shù)從。開(kāi)始，則A

設(shè)備號(hào)小的優(yōu)先級(jí)高

設(shè)備號(hào)大的優(yōu)先級(jí)高

每個(gè)設(shè)備使用總線的機(jī)會(huì)相同

以上都不對(duì)

9、在集中式總線仲裁中,B方式相應(yīng)最快；

鏈?zhǔn)讲樵?/p>

獨(dú)立請(qǐng)求

計(jì)數(shù)器定時(shí)查詢

不能確定

10、系統(tǒng)總線是指D

運(yùn)算器、控制器、寄存器之間的連接部件

運(yùn)算器、寄存器、主存之間的連接部件

運(yùn)算器、寄存器、外圍設(shè)備之間的連接部件

CPU、主存、外圍設(shè)備之間的連接部件

判斷題

11、波特是信號(hào)傳輸速度的單位，波特率等于每秒內(nèi)線路狀態(tài)的改變次數(shù)；1200波特率即指信號(hào)能在1杪鐘內(nèi)改變1200

次值;對(duì)

12、分時(shí)傳送即指總線復(fù)用或是共享總線的部件分時(shí)使用總線;對(duì)

13、實(shí)現(xiàn)高速CPU與低速外設(shè)之間工作速度上的匹配和同步是計(jì)算機(jī)接口的主要功能之一;對(duì)

14、總線帶寬是衡量總線性能的重要指標(biāo),它定義了總線本身所能達(dá)到的最高傳輸速率但實(shí)際帶寬會(huì)受到限制;對(duì)

填空眶

15、在總線上，由一個(gè)主方向多個(gè)從方進(jìn)行寫(xiě)操作稱為廣播：多個(gè)從方的數(shù)據(jù)在總線上完成AND或0R操作稱為廣集；

16、單處理器系統(tǒng)中的總線可以分為三類,CPU內(nèi)部連接各寄存器及運(yùn)算部件之間的總線稱為內(nèi)部總線；中、低速I/O

設(shè)備之間互相連接的總線稱為I/O總線：同一臺(tái)計(jì)算機(jī)系統(tǒng)內(nèi)的高速功能部件之間相互連接的總線稱為系統(tǒng)總線；

17、按照總線仲裁電路的位置不同,總線仲裁分為集中式仲裁和分布式仲裁；

18、在單機(jī)系統(tǒng)中，三總線結(jié)構(gòu)的計(jì)算機(jī)的總線系統(tǒng)由系統(tǒng)總線、內(nèi)存總線和I/O總線等組成；

19、目前的CPU包括控制器、運(yùn)算器和CACHE;

20、在一個(gè)16位的總線系統(tǒng)中，若時(shí)鐘頻率是100MHz,總線的周期為5個(gè)時(shí)鐘周期，則總線帶寬是40MB/S

簡(jiǎn)答題

21、簡(jiǎn)述常見(jiàn)的總線仲裁方式；

1集中式仲裁方式：

①鏈?zhǔn)讲樵兎绞剑?/p>

②計(jì)數(shù)器定時(shí)咨詢方式：

③獨(dú)立請(qǐng)求方式：

2分布式仲裁方式；

22、簡(jiǎn)述波特率和比特率的區(qū)別;

波特是信號(hào)傳輸速度的單位,波特率等于每秒內(nèi)線路狀態(tài)的改變次數(shù)；

標(biāo)準(zhǔn)波特率有：1200、2400、4800、9600、19200等，

1200波特率即指信號(hào)能在1秒鐘內(nèi)改變1200次值；

二進(jìn)制系統(tǒng)中，信息的最小單位是比特,僅當(dāng)每個(gè)信號(hào)元素代表一比特信息時(shí),波特率才等于比特率；

23、簡(jiǎn)述接口的典型功能；

接口通常具有：控制、緩沖、狀態(tài)、轉(zhuǎn)換、整理、程序中斷等功能；

24、簡(jiǎn)述總線特性包括哪4個(gè)方面；

物理特性：描述總線的物理連接方式電纜式、主板式、背板式：功能特性：描述總線中每一根線的功能：電氣特性:

定義每一根線上信號(hào)的傳遞方向、傳遞方式單端方式或差分方式等，以及有效電平范圍；時(shí)間特性：定義了總線上各

信號(hào)的時(shí)序關(guān)系；

應(yīng)用題

25、設(shè)某總線在一個(gè)總線周期中并行傳送8個(gè)字節(jié)的數(shù)據(jù),假設(shè)一個(gè)總線周期等于五個(gè)總線時(shí)鐘周期，總線時(shí)鐘頻率為

60MHz,求總線帶寬等于多少

總線帶寬=8BX60X106/5=96MB/s

26、設(shè)在異步串行傳輸系統(tǒng)中,每秒可傳輸20個(gè)數(shù)據(jù)幀,一個(gè)數(shù)據(jù)幀包含一個(gè)起始位,7個(gè)數(shù)據(jù)位,一個(gè)奇校驗(yàn)位，一個(gè)

結(jié)束位,試計(jì)算其波特率和比特率；

波特率=1+7+1+1X20=200波特，

比特率=20X7=140b/s

27.某總線在一個(gè)總線周期中并行傳送8個(gè)字節(jié)的數(shù)據(jù),假設(shè)一個(gè)總線周期等于一個(gè)總線

時(shí)鐘周期，總線時(shí)鐘頻率為70MHZ,求總線帶寬是多少

設(shè)總線帶寬用Dr表示，總線時(shí)鐘周期用T=l/f表示,一個(gè)總線周期傳送的數(shù)據(jù)量用D表示，根據(jù)定義可得：

Dr=T/D=DX1/f=8BX70X106/s=560MB/

28、用異步通信方式傳送字符"A"和"8",數(shù)據(jù)有7位,偶校驗(yàn)1位;起始位1位，停止位I位,請(qǐng)分別畫(huà)出波形圖；

解：

字符A的ASCII碼為41H=1000001B；

字符8的ASCH碼為38H=01U000B；

串行傳送波形圖為：

注：3：起始位C：校驗(yàn)位S：停止位

第七章單選題

1、計(jì)算機(jī)的外圍設(shè)備是指：D

輸入/輸出設(shè)備

外存設(shè)備

通信設(shè)備

除主機(jī)外的其他設(shè)備

2、下列外存中,屬于順序存取存儲(chǔ)器的是：C

U盤

硬盤

磁帶

光盤

3、顯示器的顏色數(shù)為256色，則刷新存儲(chǔ)器每個(gè)單元的字長(zhǎng)應(yīng)該為：B

256位

8位

7位

16位

4、CRT的顏色數(shù)為256色,則刷新存儲(chǔ)器每個(gè)單元的字長(zhǎng)應(yīng)該為：B

256位

8位

7位

16位

判斷題

5、光盤的優(yōu)點(diǎn)是存儲(chǔ)容量較大、耐用、易保存等;對(duì)

6、磁盤的找道時(shí)間和等待時(shí)間是隨機(jī)的，所以?般取隨機(jī)時(shí)間;錯(cuò)

7、磷盤的存取時(shí)間包括找道時(shí)間、等待時(shí)間和讀寫(xiě)時(shí)間;對(duì)

8、位密度是指磁道單位長(zhǎng)度上能記錄的二進(jìn)制位數(shù);對(duì)

9、道密度是指沿磁盤半徑方向單位長(zhǎng)度上的磁道數(shù);對(duì)

10、常見(jiàn)的打印機(jī)分為：點(diǎn)陣針式打印機(jī)、激光打印機(jī)、噴墨打印機(jī);對(duì)

11、灰度級(jí)指黑白顯示器中所顯示的像素點(diǎn)的亮暗差別，在彩色顯示器中則表現(xiàn)為顏色的不同;灰度級(jí)越高，圖像層次越

清楚逼真;對(duì)

12、分辨率指顯示器所能表示的像素個(gè)數(shù)，像素越密，分辨率越高，圖像越模糊;錯(cuò)填空題

13、顯示設(shè)備工作時(shí),為了不斷提供刷新圖像的信號(hào),必須把幀圖像信息存儲(chǔ)在刷新存儲(chǔ)器中：

14、按讀寫(xiě)性質(zhì)劃分,光盤可以分為只讀型光盤、一次型光盤和重寫(xiě)型光盤三種；

15、磁盤上訪問(wèn)信息的最小物理單位是記錄塊；

16、漢字在輸入時(shí)采用漢字輸入編碼,在存儲(chǔ)時(shí)采用漢字機(jī)內(nèi)碼,在顯示或打印時(shí)采用漢字字模編碼；

17、顯示器上構(gòu)成圖像的最小單元或圖象中的一個(gè)點(diǎn)稱為像素,磁盤記錄面上的一系列司心圓稱為磁道；

計(jì)算題

18、設(shè)某硬盤有20個(gè)磁頭，1024個(gè)柱面,每柱面46個(gè)扇區(qū),每扇區(qū)可記錄512字節(jié);試計(jì)算該硬盤的容量；

磁盤容量=20X46X1024X512B=460MB

19、某總線在一個(gè)總線周期中并行傳送8個(gè)字節(jié)的數(shù)據(jù),假設(shè)一個(gè)總線周期等于一個(gè)總線時(shí)鐘周期，總線時(shí)鐘頻率為

70MHz，求總線帶寬是多少

設(shè)總線帶寬用Dr表示,總線時(shí)鐘周期用T=l/f發(fā)示，一個(gè)總線周期傳送的數(shù)據(jù)量用D表示，根據(jù)定義可得：

Dr=T/D=DX1/f=8BX70X106/s=560MB/

20、某顯示器的分辨率為800X600,灰度級(jí)為256色,試計(jì)算為達(dá)到這一顯示效果需要多少字節(jié)

所需字節(jié)數(shù)為：256色即28,每像素占8位=1字節(jié),則800X600XB=480000B

21、設(shè)顯示器分辨率為1024X768,顏色深度33,幀頻為72Hz,計(jì)算刷新屏幕時(shí)存儲(chǔ)器帶寬是多少

所需帶寬=1024X768X3BX72/s=768KX216B=162MB/s

簡(jiǎn)答題

22、說(shuō)明外圍設(shè)備