第4章存儲(chǔ)器2011新培訓(xùn)教材

計(jì)算機(jī)組成原理2011年2月6日第4章存儲(chǔ)器4.1存儲(chǔ)系統(tǒng)概述存儲(chǔ)器操作：①輸入設(shè)備輸入程序和數(shù)據(jù),存儲(chǔ)器寫操作;②CPU讀取指令,存儲(chǔ)器讀操作;③CPU執(zhí)行指令時(shí)需讀取操作數(shù),存儲(chǔ)器讀操作;④CPU將處理的結(jié)果存入存儲(chǔ)器,存儲(chǔ)器寫操作;⑤輸出設(shè)備輸出結(jié)果,存儲(chǔ)器讀操作;

歸納存儲(chǔ)器功能：

·具有穩(wěn)定的記憶能力；

·能快速完成讀/寫操作。

1、存儲(chǔ)器：是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備，用來存放程序和數(shù)據(jù)。2、存儲(chǔ)元：存儲(chǔ)器的最小組成單位，用以存儲(chǔ)1位二進(jìn)制代碼。3、存儲(chǔ)單元：是CPU訪問存儲(chǔ)器基本單位，由若干個(gè)具有相同操作屬性的存儲(chǔ)元組成。4、單元地址：在存儲(chǔ)器中用以標(biāo)識(shí)存儲(chǔ)單元的唯一編號(hào)，CPU通過該編號(hào)訪問相應(yīng)的存儲(chǔ)單元。5、字存儲(chǔ)單元：存放一個(gè)字的存儲(chǔ)單元，相應(yīng)的單元地址叫字地址。6、字節(jié)存儲(chǔ)單元：存放一個(gè)字節(jié)的存儲(chǔ)單元，相應(yīng)的單元地址叫字節(jié)地址7、按字尋址計(jì)算機(jī)：可編址的最小單位是字存儲(chǔ)單元的計(jì)算機(jī)。8、按字節(jié)尋址計(jì)算機(jī)：可編址的最小單位是字節(jié)的計(jì)算機(jī)。9、存儲(chǔ)體：存儲(chǔ)單元的集合，是存放二進(jìn)制信息的地方幾個(gè)基本概念存儲(chǔ)器概述按存儲(chǔ)介質(zhì)分按存取方式分按存儲(chǔ)器的讀寫功能分按信息的可保存性分按在計(jì)算機(jī)系統(tǒng)中的作用分

4.1.1存儲(chǔ)器的分類

1.按存儲(chǔ)介質(zhì)分類◆半導(dǎo)體存儲(chǔ)器存儲(chǔ)元件由半導(dǎo)體器件組成，存儲(chǔ)器用超大規(guī)模集成電路工業(yè)制成芯片優(yōu)點(diǎn)：體積小，功耗低，存取時(shí)間短缺點(diǎn)：電源消失，所存信息也隨即丟失，屬于一種易失性存儲(chǔ)器兩類：雙極型（TTL）半導(dǎo)體存儲(chǔ)器、MOS半導(dǎo)體存儲(chǔ)器。前者速度高；后者集成度高且制造簡單、成本低廉、功耗小。故MOS半導(dǎo)體存儲(chǔ)器被廣泛應(yīng)用。◆磁表面存儲(chǔ)器在金屬或塑料基體的表面涂上一層磁性材料作為記錄介質(zhì)。按載磁體形狀的不同，分為磁盤、磁帶和磁鼓。

◆磁芯存儲(chǔ)器磁芯是使用硬磁材料做成的環(huán)狀元件，在磁心中穿有驅(qū)動(dòng)線（通電流）和讀出線，這樣便可以進(jìn)行讀寫操作。磁芯屬于磁性材料，故它也是非易失性的永久記憶存儲(chǔ)器。體積龐大、工藝復(fù)雜且功耗大，已棄用

◆光盤存儲(chǔ)器光盤存儲(chǔ)器是應(yīng)用激光在記錄介質(zhì)（如磁光材料等）上進(jìn)行讀寫的存儲(chǔ)器，具有非易失性的特點(diǎn)。光盤記錄密度高、耐用性好、可靠性高和可互換性強(qiáng)等優(yōu)良特點(diǎn)。按存儲(chǔ)介質(zhì)分類1)隨機(jī)存儲(chǔ)器RAM（RandomAccessMemory）2)只讀存儲(chǔ)器ROM（ReadAccessMemory）3)串行訪問存儲(chǔ)器

2.按存取方式分類

按存取方式分類隨機(jī)存儲(chǔ)器RAM（RandomAccessMemory）存儲(chǔ)器中任何存儲(chǔ)單元的內(nèi)容都能隨機(jī)存取，且存取時(shí)間和存儲(chǔ)單元的物理位置無關(guān)。如主存儲(chǔ)器由于存取原理的不同，又分為靜態(tài)RAM和動(dòng)態(tài)RAM。靜態(tài)RAM以觸發(fā)器原理寄存信息，動(dòng)態(tài)RAM以電容充放電原理寄存信息。只讀存儲(chǔ)器ROM（ReadAccessMemory）只能對(duì)其存儲(chǔ)的內(nèi)容讀出，而不能對(duì)其重新寫入的存儲(chǔ)器。掩模型只讀存儲(chǔ)器MROM（MaskedROM）：采用掩模工藝，把原始信息記錄在芯片中，一旦制成就無法更改。此外，還有可編程只讀存儲(chǔ)器PROM（ProgrammableROM）、可擦除可編程只讀存儲(chǔ)器EPROM（ErasableProgrammableROM）、電可擦除可編程的只讀存儲(chǔ)器EEPROM（ElectricallyErasableProgrammableROM）等類別?？觳列痛鎯?chǔ)器FlashMemory：具有EEPROM的特點(diǎn)，但速度比EEPROM要快得多。按存取方式分類串行訪問存儲(chǔ)器對(duì)存儲(chǔ)單元進(jìn)行讀寫操作時(shí)，需按其物理位置的先后順序?qū)ふ业刂?，則這種存儲(chǔ)器叫做串行訪問存儲(chǔ)器。如磁帶。也叫順序存取存儲(chǔ)器。還有一類部分串行訪問的存儲(chǔ)器，如磁盤，稱作直接存取存儲(chǔ)器。磁盤按存取方式分類主存儲(chǔ)器：和CPU直接交換信息。輔助存儲(chǔ)器：主存的后援存儲(chǔ)器。主存速度快、容量小、每位的價(jià)格高；輔存速度慢、容量大、每位價(jià)格低。緩沖存儲(chǔ)器：用于兩個(gè)速度不同的部件之間，起到緩沖作用。3.按在計(jì)算機(jī)中的作用分類4、按信息的可保存性分易失性存儲(chǔ)器

VolatileMemories斷電后信息消失SRAMDRAM非易失性存儲(chǔ)器Non-VolatileMemories斷電后仍能保存信息磁存儲(chǔ)器、激光存儲(chǔ)器、NVRAM5、按在計(jì)算機(jī)系統(tǒng)中的作用分主存儲(chǔ)器輔助存儲(chǔ)器高速緩沖存儲(chǔ)器

Cache控制存儲(chǔ)器存儲(chǔ)系統(tǒng)分層結(jié)構(gòu)磁帶、光盤磁盤Cache(SRAM)

主存(DRAM)

CPU寄存器存儲(chǔ)速度單位成本存儲(chǔ)容量外存/輔存內(nèi)存快大隨機(jī)存儲(chǔ)器（RAM）掩模式ROM可編程式PROM可擦寫式EPROM電擦寫式EEPROM主存儲(chǔ)器靜態(tài)RAM(SRAM)動(dòng)態(tài)RAM(DRAM)只讀存儲(chǔ)器（ROM）快擦型存儲(chǔ)器FlashMemory緩沖存儲(chǔ)器輔存儲(chǔ)器磁盤磁帶光盤存儲(chǔ)器存儲(chǔ)器分類

半導(dǎo)體存儲(chǔ)器

只讀

存儲(chǔ)器

ROM

隨機(jī)讀寫存儲(chǔ)器RAM

掩膜ROM

可編程ROM（PROM）

可擦除ROM（EPPROM）

電擦除ROM（E2PROM）

靜態(tài)RAM（SRAM）

動(dòng)態(tài)RAM（DRAM）

半導(dǎo)體存儲(chǔ)器高低小大快慢輔存寄存器緩存主存磁盤光盤磁帶光盤磁帶速度容量價(jià)格位／1.存儲(chǔ)器三個(gè)主要特性的關(guān)系4.1.2

存儲(chǔ)器的層次結(jié)構(gòu)CPUCPU主機(jī)緩存CPU主存輔存2.緩存主存層次和主存輔存層次緩存主存輔存主存虛擬存儲(chǔ)器0.25ns1ns5ns1ms虛地址邏輯地址實(shí)地址物理地址主存儲(chǔ)器（速度）（容量）三級(jí)存儲(chǔ)系統(tǒng)：緩存主存輔存兩個(gè)層次主存－緩存層次主存－輔存層次CPU高速緩存Cache主存輔存輔助硬件輔助硬件和軟件三級(jí)存儲(chǔ)體系結(jié)構(gòu)

4.2.1概述1.主存的基本組成存儲(chǔ)元矩陣驅(qū)動(dòng)器譯碼器MAR控制電路讀寫電路MDR....................地址總線數(shù)據(jù)總線讀寫4.2主存儲(chǔ)器2.主存和CPU的聯(lián)系MDRMARCPU主存讀數(shù)據(jù)總線地址總線寫高位字節(jié)地址為字地址低位字節(jié)地址為字地址設(shè)地址線24根按字節(jié)尋址按字尋址若字長為16位按字尋址若字長為32位字地址字節(jié)地址11109876543210840字節(jié)地址字地址4523014203.主存中存儲(chǔ)單元地址的分配224=16M8M4M4.主存儲(chǔ)器的技術(shù)指標(biāo)存儲(chǔ)容量；存取時(shí)間(存儲(chǔ)器訪問時(shí)間）、存儲(chǔ)周期和存儲(chǔ)器帶寬；可靠性；功耗及集成度。

指標(biāo)存儲(chǔ)容量存取時(shí)間存儲(chǔ)周期存儲(chǔ)器帶寬

含義在一個(gè)存儲(chǔ)器中可以容納的存儲(chǔ)單元總數(shù)啟動(dòng)到完成一次存儲(chǔ)器操作所經(jīng)歷的時(shí)間連續(xù)啟動(dòng)兩次操作所需間隔的最小時(shí)間單位時(shí)間里存儲(chǔ)器所存取的信息量

表現(xiàn)存儲(chǔ)空間的大小主存的速度主存的速度數(shù)據(jù)傳輸速率技術(shù)指標(biāo)

單位字?jǐn)?shù)，字節(jié)數(shù)ｎｓｎｓ位/秒，字節(jié)/秒芯片容量4.2.2半導(dǎo)體存儲(chǔ)芯片簡介1.半導(dǎo)體存儲(chǔ)芯片的基本結(jié)構(gòu)譯碼驅(qū)動(dòng)存儲(chǔ)矩陣讀寫電路1K×4位16K×1位8K×8位片選線讀/寫控制線地址線……數(shù)據(jù)線……地址線（單向）數(shù)據(jù)線（雙向）104141138存儲(chǔ)芯片片選線的作用用16K×1位的存儲(chǔ)芯片組成64K×8位的存儲(chǔ)器

32片當(dāng)?shù)刂窞?5535時(shí)，此8片的片選有效8片16K×1位8片16K×1位8片16K×1位8片16K×1位0,015,015,70,7

讀/寫控制電路

地址譯碼器

字線015…………16×8矩陣…………07D07D位線讀/寫選通A3A2A1A0……2.半導(dǎo)體存儲(chǔ)芯片的譯碼驅(qū)動(dòng)方式(1)線選法00000,00,7…0……07……D07D讀/寫選通A3A2A1A0A40,310,031,031,31

Y地址譯碼器

X地址譯碼器

32×32矩陣……A9I/OA8A7A56AY0Y31X0X31D讀/寫……(2)重合法00000000000,031,00,31……I/OD0,0讀計(jì)算機(jī)組成原理Slide

29

主存儲(chǔ)器特征由半導(dǎo)體MOS存儲(chǔ)器組成存儲(chǔ)單元：字存儲(chǔ)單元，字節(jié)存儲(chǔ)單元按地址進(jìn)行訪問

字地址，字節(jié)地址屬于隨機(jī)訪問存儲(chǔ)器主存空間包含讀/寫存儲(chǔ)空間和只讀存儲(chǔ)空間4.2.3隨機(jī)讀寫存儲(chǔ)器

隨機(jī)存取存儲(chǔ)器（RandomAccessMemory）靜態(tài)MOS存儲(chǔ)器SRAM動(dòng)態(tài)MOS存儲(chǔ)器DRAM半導(dǎo)體存儲(chǔ)器如何存儲(chǔ)數(shù)據(jù)SRAM（CPU緩存）DRAM內(nèi)存條二者為什么存在性能、容量、價(jià)格差異?1.靜態(tài)RAM(SRAM)

(1)靜態(tài)RAM基本電路A′觸發(fā)器非端1T4T～觸發(fā)器5TT6、行開關(guān)7TT8、列開關(guān)7TT8、一列共用A

觸發(fā)器原端T1~T4T5T6T7T8A′A寫放大器寫放大器DIN寫選擇讀選擇DOUT讀放位線A位線A′列地址選擇行地址選擇T1

～T4六管SRAM存儲(chǔ)器(SRAMCell)Vss(0V)

T4

T3

T1

T2

T7

T8

T5

T6

VDD(5V)

I/O

O/I

Y地址譯碼線

X地址譯碼線

工作管T1T2

存儲(chǔ)數(shù)據(jù)負(fù)載管T3T4

補(bǔ)充電荷

門控管T5T6T7T8

開關(guān)作用

MOS管的特性放大狀態(tài)截止?fàn)顟B(tài)導(dǎo)通狀態(tài)ib

Rb

ic

BECUcc

ib

Rb

ic

BECUcc

VDD(5V)

MOS管等效開關(guān)電路ib

Rb

BECUcc

截止?fàn)顟B(tài)導(dǎo)通狀態(tài)計(jì)算機(jī)組成原理Slide

36

六管SRAM存儲(chǔ)器兩種狀態(tài)T4

T3

Vss(0V)

T1

T2

T5

T7

T8

T6

VDD(5V)

Y地址譯碼線

I/O

截止?fàn)顟B(tài)導(dǎo)通裝態(tài)

低電位高電位

ABX地址譯碼線

I/O

T4

T3

Vss(0V)

T1

T2

T5

T7

T8

T6

VDD(5V)

Y地址譯碼線

I/O

ABX地址譯碼線

I/O

SRAM利用耦合電路MOS管導(dǎo)通截止?fàn)顟B(tài)存儲(chǔ)數(shù)據(jù)MOS管截止?fàn)顟B(tài)仍然存在泄露電流為避免數(shù)據(jù)丟失，此處由負(fù)載管補(bǔ)充電荷六管SRAM存儲(chǔ)器讀操作T4

T3

Vss(0V)

T1

T2

T5

T7

T8

T6

VDD(5V)

Y

X地址譯碼線

I/O

ABD

D

I/O

X地址選通T5、T6管導(dǎo)通A點(diǎn)與位線相連

Y地址選通T7、T8管導(dǎo)通A點(diǎn)電位輸出到I/O端AT6

六管SRAM存儲(chǔ)器寫操作T4

T3

Vss(0V)

T1

T2

T5

T7

T8

T6

VDD(5V)

I/O

ABD

X地址譯碼線

Y地址譯碼線

D

I/O

SRAM存儲(chǔ)原理六個(gè)MOS管MOS管導(dǎo)通截止缺陷MOS管過多存儲(chǔ)密度低功耗太大單位容量成本高位存儲(chǔ)體封裝位存儲(chǔ)體X地址譯碼線

D

D

Y地址譯碼線

X

X為行選擇線D為數(shù)據(jù)輸出口位存儲(chǔ)體的行選擇線選中方能讀出或者寫入數(shù)據(jù)X0Y0D

位存儲(chǔ)體D

X

X1X2X3Y1存儲(chǔ)矩陣D

位存儲(chǔ)體D

X

D

位存儲(chǔ)體D

X

D

位存儲(chǔ)體D

X

D

位存儲(chǔ)體D

X

D

位存儲(chǔ)體D

X

D

位存儲(chǔ)體D

X

D

位存儲(chǔ)體D

X

64x64存儲(chǔ)矩陣I/O電路

存儲(chǔ)矩陣

64×64＝4096

…

…

…

…

X0

X1

X63

0,0

1,0

63,0

…

Y0

0,1

1,1

63,1

…

Y1

0,63

1,63

63,63

…

Y63

4k*4位存儲(chǔ)體X0

X63

X1

64*64Y0

Y63

…

64*64Y0

Y63

…

64*64Y0

Y63

…

D0

D1

D2

D3

64*64Y0

Y63

…

4k*4位存儲(chǔ)體64*6464*6464*6464*64Y0

Y63

…

X0

X63

X1

地址譯碼器

Y0Y1Y2Y3Y4Y5Y6Y73:8譯碼器

OEA2A1A0

000

0

0

0

0

0

0

0

1

001

0

0

0

0

0

0

1

0

010

0

0

0

0

0

1

0

0

011

0

0

0

0

1

0

0

0

A2A1A0Y7Y6Y5Y4Y3Y2Y1Y0100

0

0

0

1

0

0

0

0

101

0

0

1

0

0

0

01

0

110

0

1

0

0

0

0

0

0

111

1

0

0

0

0

0

0

0

A2A1A0Y7Y6Y6Y4Y3Y2Y1Y0InputOutputA2A1

A0

Y0

Y1

Y2

Y3

Y4

Y5

Y6

Y7

0000111111100110111111010110111110111110111110011110111101111110111101111110111111111110譯碼器邏輯關(guān)系各種譯碼器1-2譯碼器2-4譯碼器3-8譯碼器4-16譯碼器3-8譯碼Y7Y2Y1Y0…

OE#

OUT

[X]補(bǔ)YnYn+1

[-X]補(bǔ)0

0

&

&

&

&

+

11

譯碼器10

01

00

OE

多路選擇器單譯碼方式Byte2…

…

…

Byte2n-1Byte1Byte0N路譯碼電路N位地址輸入N位地址，尋址2n個(gè)存儲(chǔ)單元，2n根譯碼線雙譯碼方式N位地址，尋址2n個(gè)存儲(chǔ)單元2*2n/2根譯碼線1n1112132122232nn1n2n3nnY地址譯碼X地址譯碼…

X0

X1

存儲(chǔ)單元陣列

存儲(chǔ)單元陣列

存儲(chǔ)單元陣列X向驅(qū)動(dòng)器

I/O電路

n位X向地址DBUS

…

靜態(tài)存儲(chǔ)器芯片結(jié)構(gòu)控制電路

RD

WR

CS

X向地址譯碼器

…

Y0

Y1

m位Y向地址

Y向地址譯碼器

Y向驅(qū)動(dòng)器

驅(qū)動(dòng)器與I/O電路驅(qū)動(dòng)器一條選擇線帶很多存儲(chǔ)位時(shí)負(fù)載過大在地址譯碼器輸出端增加驅(qū)動(dòng)電路保證每一個(gè)存儲(chǔ)位都能正常工作。I/O電路存儲(chǔ)體與數(shù)據(jù)總線之間的電路讀出時(shí)具有放大信號(hào)的作用

2114引腳圖A6

A5

A4

A3

A0

A1

A2

CS

GND

1

2

3

4

5

6

7

8

9

18

17

16

15

14

13

12

11

10

VCC

A7

A8

A9

I/O1

I/O2

I/O3

I/O4

WE

2114

A6

地址線數(shù)據(jù)線讀寫控制線片選線電源線地線

行選擇

輸入數(shù)據(jù)控制

…

…

VCC

GND

A3

A4

A5

A6

A7

A8

I/O1

I/O2

I/O3

I/O4

A0

A1

A2

A9

CS

WE

&

&

存儲(chǔ)矩陣

列I/O電路列選擇

3.SRAM存儲(chǔ)器芯片實(shí)例Intel2114——1024×4的存儲(chǔ)器：

?4096個(gè)基本存儲(chǔ)單元，排成64×64(64×16×4)的矩陣；?

需10根地址線尋址；?X譯碼器輸出64根選擇線，分別選擇1-64行；?Y譯碼器輸出16根選擇線，分別選擇1-16列控制各列的位線控制門。

②Intel2114RAM矩陣(64×64)讀A3A4A5A6A7A8A0A1A2A915…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS第一組第二組第三組第四組15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS第一組第二組第三組第四組0000000000

②Intel2114RAM矩陣(64×64)讀第一組第二組第三組第四組15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS0000000000

②Intel2114RAM矩陣(64×64)讀150311647326348…………第一組第二組第三組第四組

②Intel2114RAM矩陣(64×64)讀15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS0000000000150311647326348…………15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS0000000000150311647326348…………第一組第二組第三組第四組

②Intel2114RAM矩陣(64×64)讀0163248CSWE第一組第二組第三組第四組

②Intel2114RAM矩陣(64×64)讀15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECSCSWE150311647326348…………01632480000000000…………第一組第二組第三組第四組

②Intel2114RAM矩陣(64×64)讀15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS0000000000…………CSWE150311647326348…………0163248第一組第二組第三組第四組

②Intel2114RAM矩陣(64×64)讀15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS0000000000…………CSWE150311647326348…………0163248讀寫電路讀寫電路讀寫電路讀寫電路第一組第二組第三組第四組

②Intel2114RAM矩陣(64×64)讀15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS0000000000…………CSWE讀寫電路讀寫電路讀寫電路讀寫電路150311647326348…………0163248I/O1I/O2I/O3I/O4A3A4A5A6A7A8A0A1A2A915…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS第一組第二組第三組第四組

③Intel2114

RAM矩陣(64×64)寫15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS第一組第二組第三組第四組0000000000

③Intel2114

RAM矩陣(64×64)寫第一組第二組第三組第四組15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS0000000000

③Intel2114

RAM矩陣(64×64)寫150311647326348…………第一組第二組第三組第四組

③Intel2114

RAM矩陣(64×64)寫15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼I/O1I/O2I/O3I/O4WECS0000000000150311647326348…………WECS第一組第二組第三組第四組

③Intel2114

RAM矩陣(64×64)寫I/O1I/O2I/O3I/O4WECS15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼WECS0000000000150311647326348…………WECSI/O1I/O2I/O3I/O4第一組第二組第三組第四組

③Intel2114

RAM矩陣(64×64)寫I/O1I/O2I/O3I/O4WECS15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼WECS0000000000150311647326348…………WECSI/O1I/O2I/O3I/O4讀寫電路讀寫電路讀寫電路讀寫電路第一組第二組第三組第四組

③Intel2114

RAM矩陣(64×64)寫I/O1I/O2I/O3I/O4WECS15…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼WECS0000000000150311647326348…………WECSI/O1I/O2I/O3I/O4讀寫電路讀寫電路讀寫電路讀寫電路第一組第二組第三組第四組

③Intel2114

RAM矩陣(64×64)寫I/O1I/O2I/O3I/O415…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼WECS0000000000150311647326348…………讀寫電路讀寫電路讀寫電路讀寫電路I/O1I/O2I/O3I/O4WECS第一組第二組第三組第四組

③Intel2114

RAM矩陣(64×64)寫I/O1I/O2I/O3I/O415…031…1647…3263…48150311647326348讀寫電路讀寫電路讀寫電路讀寫電路……………………0163015……行地址譯碼列地址譯碼WECS0000000000150311647326348…………I/O1I/O2I/O3I/O4讀寫電路讀寫電路讀寫電路讀寫電路WECS0163248

計(jì)算機(jī)是一個(gè)有嚴(yán)格時(shí)序控制要求的機(jī)器。在與CPU連接時(shí),CPU的控制信號(hào)與存儲(chǔ)器的讀、寫周期之間的配合問題是非常重要的。

注意:讀出時(shí)間與讀周期是兩個(gè)不同的概念。

讀出時(shí)間：是指從CPU給出有效地址開始，到外部數(shù)據(jù)總線上穩(wěn)定地出現(xiàn)所讀出的數(shù)據(jù)信息所經(jīng)歷

的時(shí)間。

讀周期時(shí)間：則是指對(duì)存儲(chǔ)片進(jìn)行兩次連續(xù)讀操作時(shí)所必須間隔的時(shí)間。

顯然總有：讀周期時(shí)間>或=讀出時(shí)間(3)存儲(chǔ)器的讀、寫周期寫周期:

要實(shí)現(xiàn)對(duì)存儲(chǔ)器的寫操作，要求片選CS和寫命令WE信號(hào)都為低（有效），并且CS信號(hào)與WE信號(hào)同時(shí)有效的寬度至少應(yīng)為tW(存儲(chǔ)器寫入時(shí)間），以確保數(shù)據(jù)總線上的信息可靠地寫入存儲(chǔ)器。

數(shù)據(jù)必須在WE和CS無效前tdw有效，并繼續(xù)保持tDH。WE信號(hào)變化期間必須為高，防止發(fā)生錯(cuò)誤寫入而破壞存儲(chǔ)器的內(nèi)容。地址有效后經(jīng)過taw后，WE才能有效。并且只有WE變?yōu)楦唠娖胶笤俳?jīng)過twR后，地址信號(hào)才允許改變。地址有效時(shí)間至少為：tWC=tAw+tW+tWR課堂練習(xí)與思考：1．磁盤存儲(chǔ)器多用作（）。（A）主存（B）高速緩存（C）輔存（D）固存2．在下列存儲(chǔ)器中，允許隨機(jī)訪問的存儲(chǔ)器是（）。（A）磁帶（B）磁盤（C）磁鼓（D）半導(dǎo)體存儲(chǔ)器

3．在下列存儲(chǔ)器中，（）存取時(shí)間長短與信息所在的位置有關(guān)。（A）主存（B）高速緩存（C）磁帶（D）固存4．靜態(tài)RAM的特點(diǎn)是（）。（A）寫入的信息靜止不變（B）在你停電的情況下,信息能長期保持不變（C）只讀不寫，因而信息不再變化（D）停電后，信息仍能長久保持不變CDCA5.CPU可直接訪問的存儲(chǔ)器是（）。（A）主存（B）輔存（C）磁盤（D）磁帶A6．在存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)中，CPU可直接訪問的存儲(chǔ)器是()和()。填空題7.六管靜態(tài)MOS存儲(chǔ)單元是依靠()存儲(chǔ)信息。8．按存取方式分類，磁帶屬于()存儲(chǔ)器。9．若地址碼8位，按字節(jié)編址則訪問空間可達(dá)()。若地址碼10位，則訪存空間可達(dá)()。若地址碼16位，則訪存空間可達(dá)()。若地址碼20位，則訪存空間可達(dá)()。Cache主存雙穩(wěn)態(tài)觸發(fā)器順序存取256B1024B65536B1048576BDD預(yù)充電信號(hào)讀選擇線寫數(shù)據(jù)線寫選擇線讀數(shù)據(jù)線VCgT4T3T2T11(1)動(dòng)態(tài)RAM基本單元電路

2.動(dòng)態(tài)RAM(DRAM)讀出與原存信息相反讀出時(shí)數(shù)據(jù)線有電流為“1”數(shù)據(jù)線CsT字線DDV010110寫入與輸入信息相同寫入時(shí)CS充電為

“1”

放電為“0”T3T2T1T無電流有電流單管動(dòng)態(tài)存儲(chǔ)元電路由一個(gè)管子T1和一個(gè)電容C構(gòu)成。

2.單管動(dòng)態(tài)存儲(chǔ)元

寫入：字選擇線為“1”，T1管導(dǎo)通，寫入信息由位線(數(shù)據(jù)線)存入電容C中；

讀出：字選擇線為“1”，存儲(chǔ)在電容C上的電荷，通過T1輸出到數(shù)據(jù)線上，通過讀出放大器即可得到存儲(chǔ)信息。CAI演示名稱優(yōu)點(diǎn)缺點(diǎn)四管存儲(chǔ)元電路外圍電路比較簡單，功耗較小。刷新時(shí)不需要另加外部邏輯，讀出的過程就是刷新的過程。芯片需要定時(shí)刷新單管存儲(chǔ)元電路元件數(shù)量少，集成度高。需要有高鑒別能力的讀出放大器配合工作，破壞性讀出，需加刷新電路，外圍電路比較復(fù)雜。

表3.4單管存儲(chǔ)元電路和四管存儲(chǔ)元電路對(duì)比單元電路讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D行地址譯碼器001131311A9A8A7A6A531A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0…(2)動(dòng)態(tài)RAM芯片舉例①三管動(dòng)態(tài)RAM芯片(Intel1103)讀00000000000D…00單元電路讀寫控制電路A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0…②三管動(dòng)態(tài)RAM芯片(Intel1103)寫11111②三管動(dòng)態(tài)RAM芯片(Intel1103)寫A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0…A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0…11111…②三管動(dòng)態(tài)RAM芯片(Intel1103)寫A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0……0100011111②三管動(dòng)態(tài)RAM芯片(Intel1103)寫A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0……1111110100011②三管動(dòng)態(tài)RAM芯片(Intel1103)寫A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0……D11111010001②三管動(dòng)態(tài)RAM芯片(Intel1103)寫A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0……D11111010001②三管動(dòng)態(tài)RAM芯片(Intel1103)寫讀寫控制電路A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0……D11111010001②三管動(dòng)態(tài)RAM芯片(Intel1103)寫讀寫控制電路A9A8A7A6A5讀寫控制電路列地址譯碼器………讀選擇線寫選擇線D單元電路行地址譯碼器00113131131A4A3A2A1A0刷新放大器寫數(shù)據(jù)線讀數(shù)據(jù)線……………0……D11111010001②三管動(dòng)態(tài)RAM芯片(Intel1103)寫讀寫控制電路③單管動(dòng)態(tài)RAM4116(16K×

1位)外特性時(shí)序與控制行時(shí)鐘列時(shí)鐘寫時(shí)鐘

WERASCAS緩存器行地址緩存器列地址

A'6A'0存儲(chǔ)單元陣列基準(zhǔn)單元行譯碼列譯碼器再生放大器列譯碼器讀出放大基準(zhǔn)單元存儲(chǔ)單元陣列行譯碼

I/O緩存器數(shù)據(jù)輸出驅(qū)動(dòng)數(shù)據(jù)輸入寄存器

DINDOUT~DINDOUTA'6A'0~讀出放大器讀出放大器讀出放大器…………………………06364127128根行線CS01271128列選擇讀/寫線數(shù)據(jù)輸入I/O緩沖輸出驅(qū)動(dòng)DOUTDINCS④4116(16K×1位)芯片讀

原理讀出放大器讀出放大器讀出放大器………63000I/O緩沖輸出驅(qū)動(dòng)OUTD讀出放大器讀出放大器讀出放大器…………………………06364127128根行線CS01271128列選擇讀/寫線數(shù)據(jù)輸入I/O緩沖輸出驅(qū)動(dòng)DOUTDINCS…⑤4116(16K×1位)芯片寫

原理數(shù)據(jù)輸入I/O緩沖I/O緩沖DIN讀出放大器讀出放大器630(3)動(dòng)態(tài)RAM時(shí)序行、列地址分開傳送寫時(shí)序行地址RAS有效寫允許WE讀有效(高)數(shù)據(jù)

DOUT有效數(shù)據(jù)

DIN有效讀時(shí)序行地址RAS有效寫允許WE有效(低)列地址CAS有效列地址CAS有效(4)動(dòng)態(tài)RAM刷新刷新與行地址有關(guān)①集中刷新（存取周期為0.5μs）“死時(shí)間率”為32/4000×100%=0.8%“死區(qū)”為0.5μs×32=16μs周期序號(hào)地址序號(hào)tc0123967396801tctctctc3999VW0131讀/寫或維持刷新讀/寫或維持3968個(gè)周期（1984）32個(gè)周期（16）刷新時(shí)間間隔（2ms）刷新序號(hào)???????μsμstcXtcY?

?

??

?

?以32

×32矩陣為例例如：對(duì)128128矩陣存儲(chǔ)器刷新。刷新時(shí)間相當(dāng)于128個(gè)讀周期；設(shè)刷新周期為2ms，讀/寫周期為0.5s，則刷新周期有4000個(gè)周期，其中

3782個(gè)周期（1936s）用來讀/寫或維持信息；

128個(gè)周期（64s）用來刷新操作；當(dāng)3781個(gè)周期結(jié)束，便開始進(jìn)行128個(gè)周期，64s的刷新操作。集中式刷新適用于高速存儲(chǔ)器。存在不能進(jìn)行讀寫操作的死區(qū)時(shí)間.tC=tM+tR讀寫刷新無“死區(qū)”②分散刷新（存取周期為1μs）(存取周期為0.5μs+0.5μs)W/RREF0W/RtRtMtCREF126REF127REFW/RW/RW/RW/R刷新間隔128個(gè)讀寫周期以128

×128矩陣為例③分散刷新與集中刷新相結(jié)合對(duì)于128×128的存儲(chǔ)芯片（存取周期為0.5μs）將刷新安排在指令譯碼階段，不會(huì)出現(xiàn)“死區(qū)”“死區(qū)”為0.5μs若每隔15.6μs刷新一行2ms/128=15.6μs

而且每行每隔2ms刷新一次若每隔2ms集中刷新一次“死區(qū)”為64μs?

異步式刷新是前兩種方式的結(jié)合。例如：對(duì)2116來說，在2ms中內(nèi)把128行刷新一遍。

2000s12815.5

s

即：每15.5s刷新一行。

取指令周期

指令譯碼期間(0.5us)(0.5us)

在此周期刷新例:說明1M×1位DRAM片子的刷新方法，刷新周期定為8ms。

?

1M位的存儲(chǔ)單元排列成5122048的矩陣；

?

如果選擇一個(gè)行地址進(jìn)行刷新，刷新地址為A0～A8（29），因此這一行上的2048個(gè)存儲(chǔ)元同時(shí)進(jìn)行刷新；

?

在8ms內(nèi)進(jìn)行512個(gè)周期的刷新；

?

刷新方式可采用：在8ms中進(jìn)行512次刷新操作的集中刷新方式；按8ms÷512＝15.5

s刷新一次的異步刷新方式。(5).DRAM存儲(chǔ)器控制電路DRAM存儲(chǔ)器的刷新需要有硬件電路的支持，包括：

刷新計(jì)數(shù)器、刷新/訪存裁決、刷新控制邏輯等。這些控制線路形成DRAM控制器。

DRAM控制器是CPU和DRAM的接口電路，它將CPU的信號(hào)變換成適合DRAM片子的信號(hào)。DRAM控制器RASCASWE讀/寫地址總線地址增強(qiáng)型DRAM(EDRAM)晶體管開關(guān)加速集成小容量SRAMcache擴(kuò)展數(shù)據(jù)輸出DRAM(EDODRAM)（ExtendedDataOutDRAM）數(shù)據(jù)帶寬高DRAM的研制與發(fā)展同步DRAM(SDRAM)（SynchronousDRAM）讀寫速度比EDODRAM快SDRAM的讀寫操作與處理器的其它操作可以同步進(jìn)行采用成組傳送方式DDRAM：雙倍速率SDRAM（DualdaterateSDRAM）RambusDRAM(RDRAM)采用新的接口,專用RDRAM總線采用異步成組數(shù)據(jù)傳輸協(xié)議集成RAM存儲(chǔ)陣列+刷新+裁決+…專用RAM:video3.動(dòng)態(tài)RAM和靜態(tài)RAM的比較DRAMSRAM存儲(chǔ)原理集成度芯片引腳功耗價(jià)格速度刷新電容觸發(fā)器高低少多小大低高慢快有無主存緩存1.動(dòng)態(tài)RAM的特點(diǎn)是()。(A)工作中存儲(chǔ)內(nèi)容會(huì)產(chǎn)生變化(B)工作中需動(dòng)態(tài)的改變?cè)L存地址(C)每次讀出后，需根據(jù)原存內(nèi)容重寫一次(D)每隔一定時(shí)間，需根據(jù)原存內(nèi)容重寫一次2．地址總線A15(高位)~A0(低位)，用4K*4的存儲(chǔ)芯片組成16KB的存儲(chǔ)器，則加至各存儲(chǔ)芯片上的地址線是()。(A)A16~A15(B)A0~A9(C)A0~A11(D)A4~A153.磁表面存儲(chǔ)器所記錄的信息()。A.能長期保存B.不能長期保存C.讀出后,原存信息既被破壞D.讀出若干次后要重寫A、DCA課堂練習(xí)與思考：4.存儲(chǔ)器的隨機(jī)訪問方式是指（）。A.可隨意訪問存儲(chǔ)器B.按隨機(jī)文件訪問存儲(chǔ)器C.可對(duì)存儲(chǔ)器進(jìn)行讀出與寫入D.可按地址訪問存儲(chǔ)器任一編址單元，其訪問時(shí)間相同且與地址無關(guān)5.在下面的結(jié)論中，（）正確。A.主存是主機(jī)的一部分，不能通過系統(tǒng)總線被訪問;B.主存可以和外圍設(shè)備一樣，通過系統(tǒng)總線被訪問;C.主存是主機(jī)的一部分，必須通過專用總線進(jìn)行訪問;D.主存是主機(jī)的一部分，必須通過內(nèi)總線進(jìn)行訪問;BD特點(diǎn)：非易失性存儲(chǔ)器，造價(jià)比RAM低，集成度高，組成結(jié)構(gòu)比RAM簡單。用途：存放軟件；存放微程序；存放特殊編碼

1.掩模式ROM(MROM)

廠家制造芯片時(shí)把數(shù)據(jù)用光刻掩摸寫入芯片，不能改。

特點(diǎn)：可靠性高，集成度高，批量生產(chǎn)價(jià)格便宜，但用戶對(duì)廠家依賴性大，靈活性差。存儲(chǔ)單元可用二級(jí)管、雙極型晶體管和MOS三極管作為耦合元件。

4.2.4半導(dǎo)體只讀存儲(chǔ)器（ROM）

一種封裝后可編程的半導(dǎo)體只讀存儲(chǔ)器。存儲(chǔ)的初始內(nèi)容為全“0”或全“1”，用戶可用專門的編程器或?qū)懭肫?，加過載電壓來寫入信息，但只能寫入一次。存儲(chǔ)單元可分為熔絲型、二極管型等。2.一次可編程ROM（PROM）

3.

E:/%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%862011/%E7%AC%AC%E5%9B%9B%E7%AB%A0%E5%AD%98%E5%82%A8%E5%99%A8/EPROM%E5%AD%98%E5%82%A8%E5%85%83.swf

(多次性編程)(1)P型溝道浮動(dòng)?xùn)臡OS電路G柵極S源D漏紫外線全部擦洗D端加正電壓形成浮動(dòng)?xùn)臩與D導(dǎo)通為“0”D端不加正電壓不形成浮動(dòng)?xùn)臩與D不導(dǎo)通為“1”…控制邏輯Y譯碼X譯碼數(shù)據(jù)緩沖區(qū)Y控制128×128存儲(chǔ)矩陣…………PD/ProgrCSA10A7…A6A0..…DO0…DO7112………………A7A1A0VSSDO2DO0DO1……27162413………………VCCA8A9VPPCSA10PD/ProgrDO3DO7…(2)2716EPROM的邏輯圖和引腳PD/ProgrPD/Progr功率下降/編程輸入端讀出時(shí)

為低電平4.EEPROM(多次性編程)電可擦寫局部擦寫全部擦寫5.FlashMemory(快擦型存儲(chǔ)器)比E2PROM快EPROM價(jià)格便宜集成度高EEPROM電可擦洗重寫具備RAM功能電可擦寫ROM

——EEPROM及Flash存儲(chǔ)器快速擦寫存儲(chǔ)器（FlashMemory)

快速擦寫存儲(chǔ)器(簡稱Flash)這種器件沿用了EPROM的簡單結(jié)構(gòu)和浮柵/熱電子注入的編程寫入方式，又兼?zhèn)淞薊EPROM的可電擦除特性，因此它具有非易失性。不同的是，EPROM通過紫外光照射進(jìn)行擦除,而閃速存儲(chǔ)器則是在EPROM溝道氧化物處理工藝中，特別實(shí)施了電擦除和編程次數(shù)能力的設(shè)計(jì)。

1)閃速存儲(chǔ)器的特點(diǎn)：

(1)高速芯片整體電擦除—芯片整體擦除時(shí)間1秒，而EEPROM需15-20秒。(2)高速編程采用快速脈沖編程方法,每個(gè)字節(jié)的編程僅花10us。(3)最少10000個(gè)擦除/編程周期，通常可達(dá)到100000個(gè)周期。(4)高速度的存儲(chǔ)器訪問—最大的讀取時(shí)間不超過200us。高速Flash的讀取時(shí)間可達(dá)60uS。(5)固有的非易失性

(6)廉價(jià)的高密度2)閃速存儲(chǔ)器閃存名稱的由來主要就是因?yàn)槠浯鎯?chǔ)介質(zhì)是FlashMemory，我們提到過有多種技術(shù)能實(shí)現(xiàn)半導(dǎo)體存儲(chǔ)，其中主要有NAND（與非）和NOR（異或）兩種。而我們?nèi)缃裼玫摹按笕萘俊遍W盤基本都是NAND型的，這是為什么呢？最主要的原因是：兩者容量/單位成本！其次是速度！都有很大不同，因此應(yīng)用場合有所不同。任何Flash閃存的寫入操作只能在空或已擦除的單元內(nèi)進(jìn)行，所以大多數(shù)情況下，在進(jìn)行寫入操作之前必須先執(zhí)行擦除操作。NAND閃存執(zhí)行擦除操作是十分簡單的，而NOR則要求在進(jìn)行擦除前先要將目標(biāo)塊內(nèi)所有的位（bit）都寫為0。

我們來看一下兩者寫入/擦除的速度有何不同：

NORNAND寫入/擦除一個(gè)塊操作時(shí)間1～5s2～4ms讀性能1200～1500KB600～800KB寫性能<80KB200～400KB

可以看到，根本不是一個(gè)數(shù)量等級(jí)上的，大概相差1000倍！所以NOR型閃存比NAND慢了很多——尤其是在寫入數(shù)據(jù)時(shí)。而且，執(zhí)行擦除操作時(shí)尺寸的不同進(jìn)一步拉大了兩者之間的性能差距。

我們?cè)賮砜纯磧烧呓涌诘牟煌瑢?duì)速度造成的影響。

NORNAND接口/總線SRAM接口/獨(dú)立的地址數(shù)據(jù)總線8位地址/數(shù)據(jù)/控制，I/O接口復(fù)雜讀取模式隨機(jī)讀取快串行地存取數(shù)據(jù)

我們看到，NOR因?yàn)橛凶銐虻牡刂芬_來尋址，Cell索引表與每個(gè)WordLine及BitLine相連，可以很容易地隨機(jī)存取其內(nèi)部的每一個(gè)字節(jié)，而NAND卻不同，Cell表緊密連接，一串中只有前后Cell才與BitLine相連，因此集成度較高，處理速度較慢——尤其是隨機(jī)讀取時(shí)需要一串串查找。閃速存儲(chǔ)器與CPU的連接(1)與CPU的連接主要是地址線、控制線、數(shù)據(jù)線

的連接。(2)多個(gè)芯片連接存儲(chǔ)器容量與實(shí)際存儲(chǔ)器的要求多有不符。如前所述存儲(chǔ)器芯片有不同的組織形式，如1024*1、1024*4、4096*8等；實(shí)際使用時(shí)，需進(jìn)行字和位擴(kuò)展(多個(gè)芯片連接），組成你所需要的實(shí)際的存儲(chǔ)器，如1K*8、4K*8等的存儲(chǔ)器。4.2.5存儲(chǔ)器的基本組織

1.存儲(chǔ)器容量的擴(kuò)展

(1)位擴(kuò)展（增加存儲(chǔ)字長）

用2片1K

×

4位存儲(chǔ)芯片組成1K

×

8位的存儲(chǔ)器10根地址線8根數(shù)據(jù)線DD????D0479AA0???21142114CSWEA0A12D0D7位擴(kuò)展法

只加大字長，而存儲(chǔ)器的字?jǐn)?shù)與存儲(chǔ)器芯片字?jǐn)?shù)一致,對(duì)片子沒有選片要求。用8k*1的片子組成8k*8的存儲(chǔ)器需8個(gè)芯片地址線——需13根數(shù)據(jù)線——8根控制線——WR接存儲(chǔ)器的WE

例4.1設(shè)有32片256K×1位的SRAM芯片。

（1）采用位擴(kuò)展方法可構(gòu)成多大容量的存儲(chǔ)器？

（2）如果采用32位的字編址方式，該存儲(chǔ)器需要多少地址線？

（3）畫出該存儲(chǔ)器與CPU連接的結(jié)構(gòu)圖，設(shè)CPU的接口信號(hào)有地址信號(hào)、數(shù)據(jù)信號(hào)和控制信號(hào)MREQ#、R/W#。解:(1)32片256K×1位的SRAM芯片可構(gòu)成256K×32位的存儲(chǔ)器。

（2）如果采用32位的字編址方式，則需要18條地址線，因?yàn)?18=256K。

（3）用MREQ#作為芯片選擇信號(hào)，R/W#作為讀寫控制信號(hào)，該存儲(chǔ)器與CPU連接的結(jié)構(gòu)圖如圖，

因?yàn)榇鎯?chǔ)容量為256K×32=1024KB，所以CPU訪存最高地址位為A19（由A0、A1選擇各字節(jié)）

(2)字?jǐn)U展（增加存儲(chǔ)字的數(shù)量）用2片1K

×

8位存儲(chǔ)芯片組成2K

×

8位的存儲(chǔ)器11根地址線8根數(shù)據(jù)線1K

×

8位1K

×

8位D7D0?????????????????WEA1A0???A9CS0A10

1CS1例4.2設(shè)有若干片256K×8位的SRAM芯片.(1)采用字?jǐn)U展方法構(gòu)成2048KB的存儲(chǔ)器需要多少片SRAM芯片？(2)該存儲(chǔ)器需要多少地址線？(3)畫出該存儲(chǔ)器與CPU連接的結(jié)構(gòu)圖，設(shè)CPU的接口信號(hào)有地址信號(hào)、數(shù)據(jù)信號(hào)和控制信號(hào)MREQ#、R/W#。解：(1)該存儲(chǔ)器需要2048K/256K=8片SRAM芯片；

(2)需要21條地址線，因?yàn)?21=2048K，其中高3位用于芯片選擇，低18位作為每個(gè)存儲(chǔ)器芯片的地址輸入。

(3)用MREQ#作為譯碼器芯片的輸出許可信號(hào)，譯碼器的輸出作為存儲(chǔ)器芯片的選擇信號(hào)，R/W#作為讀寫控制信號(hào)。CPU訪存的地址為A20-A0。該存儲(chǔ)器與CPU連接的結(jié)構(gòu)圖如下(4)譯碼器的輸出信號(hào)邏輯表達(dá)式為：

*ramsel0=A21A20*MREQramsel1=A21*A20*MREQramsel2=A21*A20*MREQramsel3=A21*A20*MREQ解：(1)需要4M/1M=4片SRAM芯片；(2)需要22條地址線(3)譯碼器的輸出信號(hào)邏輯表達(dá)式為：

ramsel32-4譯碼ramsel2ramsel1ramsel0A21~A20A21~A0A19~A0OEMREQR/W#CPUD7~D0D7~D0D7~D0D7~D0D7~D0WE*

A

CE1M×8DWE*

A

CE1M×8DWE*

A

CE1M×8DWE*

A

CE1M×8D例有若干片1M×8位的SRAM芯片，采用字?jǐn)U展方法構(gòu)成4MB存儲(chǔ)器，問

(1)需要多少片RAM芯片？

(2)該存儲(chǔ)器需要多少地址位？

(3)畫出該存儲(chǔ)器與CPU連接的結(jié)構(gòu)圖，設(shè)CPU的接口信號(hào)有地址信號(hào)、數(shù)據(jù)信號(hào)、控制信號(hào)MREQ和R/W#。

(4)給出地址譯碼器的邏輯表達(dá)式。

(3)字、位擴(kuò)展用8片1K

×

4位存儲(chǔ)芯片組成4K

×

8位的存儲(chǔ)器8根數(shù)據(jù)線12根地址線WEA8A9A0...D7D0……A11A10CS0CS1CS2CS3片選譯碼................1K×41K×41K×41K×41K×41K×41K×41K×4例4.3設(shè)有若干片256K×8位的SRAM芯片，請(qǐng)構(gòu)成2048K×32位的存儲(chǔ)器。

（1）需要多少片RAM芯片？

（2）該存儲(chǔ)器需要多少地址線？

（3）畫出該存儲(chǔ)器與CPU連接的結(jié)構(gòu)圖，設(shè)CPU的接口信號(hào)有地址信號(hào)、數(shù)據(jù)信號(hào)和控制信號(hào)MREQ#、R/W#。解：（1）采用字位擴(kuò)展的方法。該存儲(chǔ)器需要（2048K/256K）×（32/8）=32片SRAM芯片，其中每4片構(gòu)成一個(gè)字的存儲(chǔ)器芯片組（位擴(kuò)展），8組芯片進(jìn)行字?jǐn)U展。

（2）采用字尋址方式，需要21條地址線，其中高3位用于芯片選擇，低18位作為每個(gè)存儲(chǔ)器芯片的地址輸入。

（3）因?yàn)榇鎯?chǔ)器容量為2048K×32=223B，所以CPU訪存的字地址為A22-A2。用MREQ#作為譯碼器芯片的輸出許可信號(hào)，譯碼器的輸出作為存儲(chǔ)器芯片的選擇信號(hào)，R/W#作為讀寫控制信號(hào)，該存儲(chǔ)器與CPU連接的結(jié)構(gòu)圖如下。

ramsel73-8譯碼ramsel2ramsel1ramsel0…A22-20A22-2A19-2OE#MREQ#R/W#CPUD31~D0D31~D0D31~D0D31~D0D31~D0WEA

CE256Kx84片DWEA

CE256Kx84片DWEA

CE256Kx84片DWEA

CE256Kx84片D

2.存儲(chǔ)器與CPU的連接

(1)地址線的連接(2)數(shù)據(jù)線的連接(3)讀/寫線的連接(4)片選線的連接(5)合理選用芯片(6)其他時(shí)序、負(fù)載3.存儲(chǔ)器舉例CPU的地址總線16根(A15—A0，A0為低位)；雙向數(shù)據(jù)總線8根(D7—D0)，控制總線中與主存有關(guān)的信號(hào)有：

MREQ，R/W。主存地址空間分配如下：

0—8191為系統(tǒng)程序區(qū)，由只讀存儲(chǔ)芯片組成；

8192—32767為用戶程序區(qū)；最后(最大地址)2K地址空間為系統(tǒng)程序工作區(qū)?，F(xiàn)有如下存儲(chǔ)器芯片：

EPROM：8K×8位(控制端僅有CS);SRAM：16K×1位，2K×8位，4K×8位，8K×8位.解：(1)主存地址