半導體存儲器接口技術(shù)課件

半導體記憶體介面技術(shù)記憶體地位主存（記憶體）1）當前電腦正執(zhí)行的程式和數(shù)據(jù)均存放在記憶體中。CPU直接從記憶體取指令或存取數(shù)據(jù)。2）電腦系統(tǒng)與外設(shè)數(shù)據(jù)傳送速度加快，引入了直接記憶體存取和I/O通道技術(shù)，在外設(shè)與記憶體間直接傳送。3）共用記憶體多處理機的出現(xiàn)，利用記憶體共用數(shù)據(jù)，並實現(xiàn)處理機間的通信。輔存（外存）存放主存的副本和當前不在運行的程式和數(shù)據(jù)。1、半導體記憶體分類

半導體存儲器

只讀ROM

隨機讀取RAM

掩膜ROM可編程PROM電擦除EPROM光擦除EPROM

雙極性RAMMOS型RAM

非易失性靜態(tài)動態(tài)組合

組合ROM1、半導體記憶體分類1）只讀記憶體ROM------readonlymemory

記憶體中的資訊只能讀出，不能用普通方法隨時將資訊寫入。記憶體為非易失的。用於存儲操作系統(tǒng)，解釋程式，組合語言。

分類1、半導體記憶體分類2）隨機讀寫記憶體RAMrandomaccessmemoryCPU可隨時對其進行資訊讀寫。分成雙極型：存取速度快，常用於Cache，高速微機。金屬氧化物：集成度低，功耗低，價格便宜。2、記憶體主要性能指標1）存儲容量2）存取時間3）可靠性4）功耗5）價格3、存儲系統(tǒng)1）主-輔存存儲層次CPU

主存

輔存

輔助軟硬體設(shè)備3、存儲系統(tǒng)2）Cache-主存存儲層次CPUCache

主存

輔助硬體

高速緩衝記憶體3、存儲系統(tǒng)主-輔存層次解決了記憶體的大容量和低成本間的矛盾。Cache-主存層次解決了速度與成本間的矛盾?，F(xiàn)代電腦同時採用這兩種存儲層次，構(gòu)成Cache-主存-輔存三級存儲層次。4、只讀記憶體1)掩膜記憶體：電路由二極體，三極管或MOS管構(gòu)成。解碼電路採用雙解碼。

行

列16*64=10244、只讀記憶體2)可重複擦寫的只讀記憶體INTEL27128：

基本特點存儲容量為128K，最大訪問時間為250ns，片選信號CE

輸出允許信號OE

編程信號PGM4、只讀記憶體2)可重複擦寫的只讀記憶體INTEL27128：

工作方式

讀方式：信號和時序輸出禁止：備用：降低功耗。編程：信號和時序校驗：檢查編程寫入數(shù)據(jù)的正確性。編程禁止4、只讀記憶體3)電擦除編程只讀記憶體INTEL2816：

基本特點存儲容量為2K*8bit，最大訪問時間為250ns，片選信號CE

輸出允許信號OE

以位元組為單位4、只讀記憶體3)INTEL2816：

工作方式

讀方式：信號和時序備用：降低功耗。位元組擦除位元組寫片擦除E/W禁止4、只讀記憶體4)串行電擦除可編程只讀記憶體EPROM：

AT24C02——引腳圖

2A0A1A2GNDSDASCLWPVCC4)串行電擦除可編程只讀記憶體EPROM：

AT24C02——內(nèi)部結(jié)構(gòu)

存儲體啟動停止控制邏輯數(shù)據(jù)字地址計數(shù)器

X/Y解碼器串行控制邏輯設(shè)備地址比較器數(shù)據(jù)輸出/確認邏輯定時單元

24)串行電擦除可編程只讀記憶體EPROM：

AT24C02——工作原理

2SDASCL

啟動

停止

啟停時序4)串行電擦除可編程只讀記憶體EPROM：

AT24C02——工作原理輸出確認：每當收到8位數(shù)據(jù)字，在第九個時鐘週期發(fā)回一個確認信號。複位步驟：時鐘為第九個週期當SCL為高電平，查看SDASDA為高時，生成一個啟動條件

24)串行電擦除可編程只讀記憶體EPROM：

AT24C02——工作原理設(shè)備地址：1010A2A1A0

寫操作：位元組寫頁寫讀操作：當前地址讀隨機讀順序讀

25、靜態(tài)隨機記憶體SRAM

常做高速緩衝器代表：62256——

特點含32K位元組存儲單元

15根地址線，可訪問32K存儲單元

8根數(shù)據(jù)線

3個控制引腳5、靜態(tài)隨機記憶體SRAM1）靜態(tài)記憶體定時圖描述記憶體讀/寫週期的各控制信號產(chǎn)生的時間。

CS：片選R/W：讀寫OE：輸出使能5、靜態(tài)隨機記憶體SRAM1）靜態(tài)記憶體定時圖

ABCEFDCPU地址CS

記憶體數(shù)據(jù)讀週期時間80ns地址有效匯流排浮動數(shù)據(jù)保持

讀訪問時間80ns數(shù)據(jù)有效5、靜態(tài)隨機記憶體SRAM2）地址解碼存儲空間常常由多片記憶體組成。為訪問其中的一片，就要知道它的

片選地址。片選地址由高位地址譯碼產(chǎn)生。部分地址解碼，全地址解碼，快地址解碼5、靜態(tài)隨機記憶體SRAM2）地址解碼

無論ROM，RAM，晶片引出端都包含地址線：選擇出晶片中某一存儲單元數(shù)據(jù)線：數(shù)據(jù)輸入/輸出讀寫線：控制命令片選線：選擇出某一晶片5、靜態(tài)隨機記憶體SRAM2）地址解碼——線性解碼

設(shè)8位機系統(tǒng)中，16根AB中的ROM，RAM各有256個位元組，選用256*8位的存儲晶片，則：256*8位RAM256*8位R0MA0-A7A15A14CSCS8000H80FFH4000H40FFHA15=1，A14=0，選RAM片A15=0，A14=1，選ROM片6、動態(tài)隨機記憶體DRAM

特點集成度高，需要刷新，刷新是分組進行。讀寫週期

行選通信號RAS，列選通信號CAS刷新週期

行刷新週期，列刷新週期6、動態(tài)隨機記憶體DRAM

介面實例——PC機圖形卡1）組成：3塊DRAM2）容量：64K*8/每塊3）內(nèi)容：分別存儲三原色R，G，B點陣值4）2個獨立控制器：CRT控制器

CPU6、動態(tài)隨機記憶體DRAM

模組的應(yīng)用記憶體條MC-41256A8小結(jié)1、記憶體分類2、主要性能指標3、靜態(tài)記憶體定時圖4、動態(tài)記憶體刷新5、存儲系統(tǒng)第六章微型電腦系統(tǒng)匯流排概述系統(tǒng)匯流排是微機系統(tǒng)的組成成分，用於擴展除系統(tǒng)核心部分以外的功能部件。PC匯流排

ISA匯流排EISA匯流排MCA匯流排VL-BUS匯流排PCI匯流排第六章微型電腦系統(tǒng)匯流排概述匯流排分類

片內(nèi)匯流排在板局部匯流排系統(tǒng)匯流排通信匯流排第六章微型電腦系統(tǒng)匯流排概述採用標準匯流排的優(yōu)點

1）簡化系統(tǒng)設(shè)計2）簡化系統(tǒng)結(jié)構(gòu)，提高系統(tǒng)可靠性3）便於系統(tǒng)擴充和更新第六章微型電腦系統(tǒng)匯流排概述匯流排數(shù)據(jù)傳輸

經(jīng)曆4個階段1）申請佔用匯流排階段：需要使用匯流排的主控模組，如CPU或DMAC。由匯流排仲裁機構(gòu)判別。2）尋址階段：通過地址匯流排發(fā)出訪問地址3）傳送階段：主從模組間進行數(shù)據(jù)交換。4）結(jié)束階段：有關(guān)資訊撤除，讓出匯流排。第六章微型電腦系統(tǒng)匯流排1、PCXT匯流排

為8088CPU採用

8位擴展匯流排，62線插槽。

4類信號線：電源線地址匯流排數(shù)據(jù)匯流排控制匯流排

第六章微型電腦系統(tǒng)匯流排1、PCXT匯流排

A0---------A19D0---------D7CLKOSCRESETDRYI/OCHRDY#I/OCHCKALEIRQ2------IRQ7#IRO#IOW#MEMR#MEMWAENT/CDRQ1-------DRQ3#DACK0---DACK3第六章微型電腦系統(tǒng)匯流排2、ISA匯流排（PC/AT）

16位匯流排結(jié)構(gòu)，在原PC/XT基礎(chǔ)上，增加36線插槽。增加了緩衝器。匯流排時鐘為8MHz，最大傳輸率20MB/s

工業(yè)標準體系結(jié)構(gòu)ISA第六章微型電腦系統(tǒng)匯流排2、ISA匯流排（PC/AT）新增引腳功能

SBHE#MEMCS16#I/OCS16#MASTEROWS#MEMW#SMEMWIRQ3---IRQ7DRQ0---DRQ3#DACK0--#DACK3SA0---SA19LA17---LA23SD0-----SD15第六章微型電腦系統(tǒng)匯流排2’、MCA匯流排微通道結(jié)構(gòu)匯流排，也叫PS/2匯流排。分為16位和32位兩種。

16位處理能力與ISA匯流排相同

32位是全新模式。與ISA不相容。具有MCA功能，又與ISA相容EISA第六章微型電腦系統(tǒng)匯流排3、EISA匯流排1）特點

32位匯流排，包含16位的ISA匯流排

16位的ISA匯流排又包含了8位的ISA匯流排

開放式體系結(jié)構(gòu)其擴展板可安裝LAN/SCSI/圖形控制器

33MB/s

可做網(wǎng)路伺服器第六章微型電腦系統(tǒng)匯流排3、EISA匯流排2）晶片系列

82357ISP------集成系統(tǒng)週邊晶片

82358EBC------EISA匯流排控制器

82352EBB------EISA匯流排緩衝器

第六章微型電腦系統(tǒng)匯流排3、EISA匯流排3）I/O週邊電路

DMA控制器中斷控制器

NMI產(chǎn)生電路定時器電路

第六章微型電腦系統(tǒng)匯流排3、EISA匯流排4）DMA數(shù)據(jù)傳送寬度

8位的I/O16位的I/O32位的I/O第六章微型電腦系統(tǒng)匯流排3、EISA匯流排5）中斷源

系統(tǒng)板上記憶體奇偶錯產(chǎn)生NMI來自擴展板的IOCHK*產(chǎn)生的NMI故障保險定時器輸出NMI匯流排定時輸出NMI由軟體產(chǎn)生的NMI向特定的口地址寫任意數(shù)據(jù)時產(chǎn)生的NMI第六章微型電腦系統(tǒng)匯流排3、EISA匯流排6）仲裁控制單元CAC7）ID寄存器8）主板上有主CPU，主存，系統(tǒng)板I/O週邊電路等。9）擴展板上有ISA、EISA匯流排主控器。

第六章微型電腦系統(tǒng)匯流排3、EISA匯流排10）信號類型地址/數(shù)據(jù)匯流排信號數(shù)據(jù)傳送控制信號匯流排仲裁信號第六章微型電腦系統(tǒng)匯流排4、局部匯流排

CPU

記憶體

局部匯流排控制器

局部匯流排VL或PCI

高速外設(shè)n

網(wǎng)路卡

ISA或EISA匯流排

印表機

低速外設(shè)1

低速外設(shè)n

圖形卡

磁片控制卡

標準匯流排橋路第六章微型電腦系統(tǒng)匯流排4、局部匯流排-----VESA（VL---Bus）32位擴展匯流排結(jié)構(gòu)可達33MHz與80486同步執(zhí)行開放性差設(shè)計特點：介面卡的相容性局部匯流排與CPU相連第六章微型電腦系統(tǒng)匯流排4、局部匯流排-----PCI

外設(shè)互連匯流排數(shù)據(jù)寬度16位-----64位與CPU時鐘頻率無關(guān)支持多處理器和併發(fā)工作支持即插即用第六章微型電腦系統(tǒng)匯流排4、局部匯流排-----PCI1）PCI匯流排信號定義

系統(tǒng)信號CLK：匯流排時鐘輸入信號RST#：複位輸入信號第六章微型電腦系統(tǒng)匯流排4、局部匯流排-----PCI1）PCI匯流排信號定義

地址和數(shù)據(jù)信號AD[31：00]：32位地址/數(shù)據(jù)複用雙向信號C/BE[3：0]#：匯流排命令/位元組使能複用信號PAR：奇偶校驗信號第六章微型電腦系統(tǒng)匯流排4、局部匯流排-----PCI1）PCI匯流排信號定義

介面控制信號FRAME#：幀同步信號IRDY#：啟動方準備好信號TRDY#：目標方準備好信號STOP#：停止數(shù)據(jù)傳送信號LOCK#：匯流排鎖定信號IDSEL：初始化設(shè)備選擇信號DEVSEL#：設(shè)備選擇信號第六章微型電腦系統(tǒng)匯流排4、局部匯流排-----PCI1）PCI匯流排信號定義

匯流排仲裁信號REQ#：匯流排請求信號GNT：匯流排允許信號