項目十四門電路基礎(chǔ)課件_第1頁
項目十四門電路基礎(chǔ)課件_第2頁
項目十四門電路基礎(chǔ)課件_第3頁
項目十四門電路基礎(chǔ)課件_第4頁
項目十四門電路基礎(chǔ)課件_第5頁
已閱讀5頁，還剩14頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

項目十四：門電路基礎(chǔ)復(fù)合門電路學(xué)習(xí)內(nèi)容1、與非門（1）概念：把與邏輯和非邏輯組合起來實現(xiàn)的電路。（2）邏輯關(guān)系：與非門電路與非門圖形符號（4）規(guī)律：“全1出0，有0出1”。（3）二極管的與非門電路和圖形符號&AB1Y&ABY等效（5）真值表ABY＝AB0010111011102、或非門（1）概念：把或邏輯和非邏輯組合起來實現(xiàn)的電路。（2）邏輯關(guān)系：（3）或非門電路圖形符號≥1AB1Y≥1ABY等效（4）規(guī)律：“有1出0，全0出1”

。（5）真值表ABY=A+B0010101001103、與或非門（1）概念：把與邏輯、或邏輯和非邏輯組合起來實現(xiàn)的電路。（2）邏輯關(guān)系：（3）與或非門電路圖形符號&AB≥11Y&CD&AB≥1&CDY等效（4）規(guī)律：當(dāng)輸入端的任何一組全l時，輸出為0；任何一組輸入都至少有一個為0時，輸出端才能為l。（5）真值表ABCDY=AB+CD00001000110010100110010010101101101011101000110011101011011011000110101110011110名稱邏輯關(guān)系圖形符號規(guī)律與非門全1出0，有0出1或非門有1出0，全0出1與或非門當(dāng)輸入端的任何一組全l時，輸出為0；任何一組輸入都至少有一個為0時，輸出端才能為l。三種復(fù)合邏輯門電路的比較&ABY≥1ABY&AB≥1&CDY寫出下列電路的邏輯表達式1、2、3.4、異或門（1）邏輯關(guān)系：（3）規(guī)律：“相同取0，相異取1”。當(dāng)兩個輸入端的一端為0，另一個為1時，輸出為1；而兩個輸入端均為0或均為1時，輸出為0。

（2）異或門電路圖形符號＝1ABY等效（讀作“A異或B”）（4）真值表ABY=A+B0000111011105、異或門和同或門的區(qū)別同或門的特點是：同為1，異為0。也就是說當(dāng)兩個輸入都為0或都為1時，輸出才為1，如果兩個輸入一個是0，另一個是1時則輸出為0。異或門的特點

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論