5IO系統(tǒng)-1接口(10級)

1、本章包括第7章，輸入/輸出系統(tǒng)、接口的基本概念、中斷方法及其接口配置、DMA方法及其接口配置、第一節(jié)接口類型和功能，以及I/O接口是系統(tǒng)總線和外圍設(shè)備之間主機(jī)和外圍設(shè)備的先前部分。接口、外圍設(shè)備、系統(tǒng)總線、程序查詢方法及其接口配置、7.1.1接口分類、1。按數(shù)據(jù)傳輸格式(1)并行接口、接口和系統(tǒng)總線、接口和外圍設(shè)備并行傳輸數(shù)據(jù)。同時傳輸數(shù)據(jù)。(2)設(shè)備本身并行工作，用于離主機(jī)更近的情況的串行接口。串行、接口和系統(tǒng)總線并行傳輸、接口和外圍設(shè)備串行傳輸。數(shù)據(jù)位分時傳輸。適用于設(shè)備本身的串行操作，或者遠(yuǎn)離主機(jī)或需要減少傳輸線路的情況。2 .通過時序控制進(jìn)行分割，(1)通過集成時序信號控制接口和系統(tǒng)總

2、線的信息傳輸?shù)耐浇涌凇?.1.2接口的主要功能，(2)異步接口，(1)直接程序傳輸接口(查詢可用)，接收CPU發(fā)送的地址代碼，(3)。按I/O傳輸控制分隔，(2)中斷接口，并使用異步響應(yīng)方法與系統(tǒng)總線之間傳輸信息。(3)DMA接口，(可以插入中斷以進(jìn)行DMA后處理)，1 .尋址，在接口上選擇寄存器以訪問CPU。2 .數(shù)據(jù)傳輸和緩沖、主機(jī)和外圍設(shè)備的速度匹配。緩沖區(qū)深度與發(fā)送的數(shù)據(jù)量相關(guān)。串行到并行格式轉(zhuǎn)換(串行端口)，3 .預(yù)處理、傳輸控制命令和狀態(tài)信息、I/o傳輸控制方法。數(shù)據(jù)路徑寬度轉(zhuǎn)換(并行端口)，級別轉(zhuǎn)換，4。控制功能、7.1.3輸入和輸出信息傳輸控制方法、主機(jī)和外圍設(shè)備之間信息傳輸

3、的控制方法、從低到高、從簡單到復(fù)雜、從集中管理到各種部件的分布式管理的發(fā)展過程，并根據(jù)其發(fā)展順序和主機(jī)和外圍設(shè)備的并行運(yùn)行程度，分為四類。1 .程序祖懷方法、程序查找是在主機(jī)和外圍設(shè)備之間交換信息的最簡單方法，即程序直接控制方法，輸入和輸出完全通過CPU執(zhí)行程序完成。選擇外圍設(shè)備并操作后，主機(jī)將查詢外圍設(shè)備的部分狀態(tài)位，以確定該外圍設(shè)備是否準(zhǔn)備就緒。外圍設(shè)備未就緒時，主機(jī)將重新查詢。外圍設(shè)備就緒后，執(zhí)行一次I/O操作。這種方法雖然簡單，但由于外圍設(shè)備和主機(jī)不能同時工作，外圍設(shè)備之間不能同時工作，系統(tǒng)效率很低，外圍設(shè)備的數(shù)量不多，對I/O處理的實時要求也不高，CPU的操作任務(wù)只有一個級別，因此不

4、太忙。外圍設(shè)備啟動后，繼續(xù)運(yùn)行原始程序，而不等待查詢。外圍設(shè)備在準(zhǔn)備輸入輸出時向主機(jī)發(fā)送中斷請求，當(dāng)主機(jī)收到請求時，中斷原始運(yùn)行中的程序，中斷服務(wù)程序處理外部請求，中斷處理完成后，返回原始程序繼續(xù)運(yùn)行。顯然，程序中斷不僅適用于外部設(shè)備的I/o活動，還適用于外部世界中發(fā)生的隨機(jī)事件處理。完成一次程序中斷需要大量的輔助工作，主要適用于中低速外圍設(shè)備。2 .程序中斷，DMA打開主存儲和外圍設(shè)備之間的直接數(shù)據(jù)路徑，允許在基本存儲和外圍設(shè)備之間傳輸信息，幾乎不需要CPU干預(yù)，從而確保CPU效率并滿足高速外圍設(shè)備的需求。DMA只能執(zhí)行簡單的數(shù)據(jù)傳輸操作，在塊傳輸?shù)拈_始和結(jié)束時，需要CPU和中斷系統(tǒng)進(jìn)行預(yù)處

5、理和后處理。3 .直接內(nèi)存訪問(DMA)方法、I/O通道控制方法要求系統(tǒng)具有通道控制組件，每個通道中有多個外圍設(shè)備，主機(jī)執(zhí)行I/O操作時只需引導(dǎo)該通道，通道運(yùn)行通道程序以完成I/O操作。通道是具有特殊功能的處理器，可以獨立運(yùn)行通道程序，生成相應(yīng)的控制信號，從而實現(xiàn)外圍設(shè)備的集成管理，以及外圍設(shè)備和主存儲設(shè)備之間的數(shù)據(jù)傳輸。但不是完全獨立的處理器。在CPU的I/O命令命令下啟動、停止或更改操作狀態(tài)是依賴于CPU的專用處理器。4 .I/O通道控制方法，一個通道執(zhí)行I/O過程均根據(jù)通道程序自行處理，無論信息交換如何，只干擾CPU兩次(啟動和停止時)。因此，主機(jī)、外圍設(shè)備和通道可以同時工作，一個通道可

6、以控制多種不同類型的設(shè)備。目前，小型和小型計算機(jī)大多使用程序祖懷、程序中斷和DMA方法。大中型飛機(jī)使用通道方法很多。4 .I/O通道控制(續(xù))，程序查詢是主機(jī)和外圍設(shè)備之間信息交換的最簡單方法，程序查詢的核心問題是必須不斷查詢I/O設(shè)備是否準(zhǔn)備就緒。7.2程序查詢方法和界面，1 .程序查詢的基本思想是CPU運(yùn)行輸入和輸出程序以在主機(jī)和外圍設(shè)備之間傳輸數(shù)據(jù)的方式稱為程序直接控制方法。根據(jù)外圍設(shè)備的特性，這種傳遞方法可以分為無條件傳輸和程序查詢兩種方法。為了正確傳輸數(shù)據(jù)，CPU需要在程序中查詢外圍設(shè)備的操作狀態(tài)。外圍設(shè)備未就緒時，CPU將循環(huán)等待，只有外圍設(shè)備就緒時，CPU才能發(fā)出用于傳輸數(shù)據(jù)的I

7、/O命令。這就是程序查詢。7.2.1過程祖懷方法，2 .流程祖懷方法工作流，預(yù)置傳輸參數(shù)。在傳輸數(shù)據(jù)之前，在CPU上運(yùn)行初始化程序以預(yù)設(shè)傳輸參數(shù)。傳輸參數(shù)包含訪問數(shù)據(jù)的主存儲緩沖區(qū)的第一個地址和傳輸?shù)臄?shù)據(jù)數(shù)。向外圍設(shè)備接口發(fā)出命令。CPU選擇外圍設(shè)備后，發(fā)出輸出命令，將外圍設(shè)備運(yùn)行到外圍設(shè)備接口，準(zhǔn)備接收數(shù)據(jù)或發(fā)送數(shù)據(jù)的相應(yīng)操作。在外圍界面中搜索狀態(tài)單詞。CPU執(zhí)行輸入命令以從外圍界面檢索狀態(tài)單詞，并執(zhí)行測試以確定是否可以傳輸數(shù)據(jù)。2 .程序祖懷方法工作流(續(xù))，外圍設(shè)備標(biāo)志祖懷。CPU繼續(xù)查詢狀態(tài)標(biāo)志。如果外圍設(shè)備未就緒，CPU將等待外圍設(shè)備就緒并發(fā)出“外圍設(shè)備就緒”信號。傳送資料。只有外圍

8、設(shè)備就緒時，才能在主機(jī)和外圍設(shè)備之間傳輸數(shù)據(jù)。輸入時，CPU執(zhí)行輸入命令，從外圍接口的數(shù)據(jù)緩沖寄存器接收數(shù)據(jù)。輸出時，CPU執(zhí)行輸出命令，將數(shù)據(jù)寫入外圍設(shè)備接口的數(shù)據(jù)緩沖寄存器。2 .流程祖懷方法工作流(繼續(xù))，修改傳送參數(shù)。每次進(jìn)行數(shù)據(jù)傳輸時，必須修改傳輸參數(shù)，包括主內(nèi)存緩沖區(qū)地址加1，傳輸計數(shù)計數(shù)器減1。判斷傳輸是否結(jié)束。如果轉(zhuǎn)移計數(shù)計數(shù)器非零，則繼續(xù)進(jìn)行直到轉(zhuǎn)移計數(shù)計數(shù)器為零，指示轉(zhuǎn)移終止。程序查詢過程，程序查詢過程，最簡單、最經(jīng)濟(jì)的I/O方式，只需要較少的硬件。通常，接口至少有兩個寄存器，一個是存儲與CPU一起發(fā)送的數(shù)據(jù)信息的數(shù)據(jù)緩沖寄存器。另一個是CPU查詢的設(shè)備狀態(tài)寄存器，即由多個

9、標(biāo)志位組成的狀態(tài)端口。這里最重要的是外圍設(shè)備就緒標(biāo)志。決定CPU收到此旗標(biāo)時，是繼續(xù)重復(fù)下一個步驟，還是繼續(xù)進(jìn)行I/O傳輸。有些計算機(jī)僅設(shè)置狀態(tài)標(biāo)志觸發(fā)器，與設(shè)備狀態(tài)寄存器作用相同。7.2.2程序查詢方法接口，下圖是與設(shè)備狀態(tài)寄存器的D0位相對應(yīng)的基于查詢的輸入接口電路，Ready是觸發(fā)器準(zhǔn)備。在輸入設(shè)備上準(zhǔn)備好數(shù)據(jù)后，發(fā)出將數(shù)據(jù)發(fā)送到鎖定設(shè)備的可選通信號(STB)，如果接口電路上已存在數(shù)據(jù)，則將Ready觸發(fā)器設(shè)置為“1”。當(dāng)CPU從外圍設(shè)備輸入數(shù)據(jù)時，發(fā)出輸入命令(如Ready=1)從鎖中讀取數(shù)據(jù)，將Ready觸發(fā)器清理為“0”，準(zhǔn)備從外圍設(shè)備接收以下數(shù)據(jù)：如果Ready=0，踏步將等待，并繼續(xù)閱讀狀態(tài)單詞，直到Ready=1。1 .輸入接口、基于祖懷的輸入接口電路、基于祖懷的輸入接口電路、下圖是基于祖懷的輸出接口電路、圖中的Busy是使用觸發(fā)器，對應(yīng)于設(shè)備狀態(tài)寄存器的D7位。輸出時，CPU首先發(fā)出輸入命令(如Busy=1)，如果接口的輸出閂鎖已滿，則CPU將等待，并繼續(xù)讀取狀態(tài)單詞，