現(xiàn)場可編程門陣列(FPGA)模擬電路設計研究.doc

碩士學位論文MASTERDISSERTATION論文題目：現(xiàn)場可編程門陣列(FPGA)模擬電路設計研究學科專業(yè)：微電子學與固體電子學指導教師：教授博導作者姓名：班級學號：分類號密級秘密內(nèi)部10年UDC獨創(chuàng)性聲明本人聲明所呈交的學位論文是本人在導師指導下進行的研究工作及取得的研究成果。據(jù)我所知，除了文中特別加以標注和致謝的地方外，論文中不包含其他人已經(jīng)發(fā)表或撰寫過的研究成果，也不包含為獲得或其它教育機構的學位或證書而使用過的材料。與我一同工作的同志對本研究所做的任何貢獻均已在論文中作了明確的說明并表示謝意。簽名：日期：年月日關于論文使用授權的說明本學位論文作者完全了解有關保留、使用學位論文的規(guī)定，有權保留并向國家有關部門或機構送交論文的復印件和磁盤，允許論文被查閱和借閱。本人授權可以將學位論文的全部或部分內(nèi)容編入有關數(shù)據(jù)庫進行檢索，可以采用影印、縮印或掃描等復制手段保存、匯編學位論文。(保密的學位論文在解密后應遵守此規(guī)定)簽名：導師簽名：日期：年月日摘要I摘要FPGA是英文FieldProgrammableGateArray的縮寫，即現(xiàn)場可編程門陣列，是在PAL、GAL、EPLD等可編程器件基礎上進一步發(fā)展的產(chǎn)物。作為專用集成電路(ASIC)領域中的一種半定制電路產(chǎn)品，該產(chǎn)品既解決了定制電路的不足，又避免了原有可編程器件門電路資源有限的缺點。隨著工藝尺寸的逐漸減小，現(xiàn)場可編程門陣列FPGA與專用集成電路ASIC之間的性能差異正在逐漸減小。相比較ASIC而言，由于FPGA的動態(tài)可重配置特性極大降低了電路設計公司在產(chǎn)品設計過程中的設計風險與設計成本，縮短了產(chǎn)品上市的時間，減少了用戶升級系統(tǒng)所帶來的硬件花費。因此，越來越多的電路設計公司開始逐漸使用FPGA作為產(chǎn)品研發(fā)與測試的硬件平臺。本課題來源為總裝備部國防技術重點預研項目和國家863研究發(fā)展計劃中“可編程邏輯器件”課題的子項目。課題的目的是研究工作電壓為2.5V的FPGA芯片中模擬電路的設計方法，其研究范圍主要包括I/O接口電路和FPGA芯片的電源模塊。本課題打破了FPGA核心關鍵設計技術和產(chǎn)品制造被國外公司所壟斷的不利局面，滿足了國防和工業(yè)生產(chǎn)的需要。本論文采用正向和逆向相結合的設計方法，以正向設計思想為指導方向，同時借鑒國外先進的設計經(jīng)驗，以研制支持多達16種高性能接口標準的可動態(tài)配置I/O端口，最高工作頻率為200MHz，可用邏輯資源為10萬門，內(nèi)部包含總量達40K的用戶可用RAM陣列，消耗晶體管個數(shù)為530萬的現(xiàn)場可編程門陣列FPGA芯片為突破口，完成了可用I/O管腳資源為180、404和512的系列FPGA產(chǎn)品模擬電路的設計。其中I/O管腳資源為180的FPGA產(chǎn)品具有小于4.8ns的輸入延時和小于4.0ns的輸出延遲，并能夠滿足FPGA芯片200MHz的最高工作頻率。本文中的電路采用TSMC0.22um1P5M標準CMOS工藝制程，使用全定制電路與版圖設計方法。經(jīng)仿真驗證，該系列FPGA產(chǎn)品所達到的主要技術參數(shù)指標，均優(yōu)于國外同類產(chǎn)品水平。本文的主要創(chuàng)新點為利用SRAM技術的在系統(tǒng)可編程特性，結合模擬電路設計方法的特點，提供了一種能夠同時滿足多標準接口應用與可動態(tài)配置要求的I/O摘要II接口電路結構。該結構相比過去的各種I/O接口電路結構而言，不但節(jié)約了芯片面積，而且能夠支持多種不同的接口標準。本文所設計的多標準高性能接口電路已應用在采用陶瓷封裝形式的FPGA中，該產(chǎn)品解決了國外同類型產(chǎn)品沒有軍品級器件的問題，滿足重點軍事工程的需求。本文所設計的電路已完成后端版圖設計與仿真驗證，目前處于流片階段，其他系列產(chǎn)品的設計均按型譜項目的進度要求正在進行中。該系列產(chǎn)品的研制成功打破了國外對該系列器件的禁運，為我軍關鍵電子元器件的國產(chǎn)化貢獻了力量。關鍵詞：FPGA可動態(tài)配置I/O多標準5V容許Weak-KeeperABSTRACTIIIABSTRACTFPGAwastheabbreviationoftheFieldProgrammableGateArray.Itwasbaseontheprogrammabledivices,suchasPALandEPLD.ItoffsettheASICsdisadvantagewhoselogicresoucewastooless.Withthecharactersizesmallerandsmaller,thedistanceofperformancebetweenFPGAandASICwassmallerandsmaller.ButFPGAdecreasedtheriskandcostintheproductdesign,foritscharacterofthedynamicreuse,andshortenthetimewhichtheproductcomeintothemarket.AndmoreandmoreFablessbegantouseitasthedesignandtestplatform.ThisresearchsubjectcamefromHi-TechResearchandDevelopmentProgramofChinaandGeneralEquipmentHeadquarters.Itaimedatdevelopingseriesproductsof2.5vFPGA,includingI/Ointerfacecircuitandpowersystem,breakingthroughtheadversesituationasalloftheFPGAproductsanddesigntechnologyweremonopolizedbyseveralAmericancompanies,andsatisfyingurgentdemandsofnationaldefence.Amethodof“top-down”designandreversedesignwasadoptedinthispaper.Wetooktheideaof“top-down”designasguidance,aswellasusedforeignadvanceddesignexperienceforreferenceanddevelopedaFPGAcontaining20*30CLB-arrays,aninternalcounterof200MHz,100Kgates，supporting16high-performanceinterfacestandardsasabreakthrough,aseriesofFPGAfamilyproducts,whosemaximumavailableI/Onumberis180,404and512,havebeendevelopedrespectively.The180-I/OFPGAhasa4.8nspin-to-pininputdelayand4.0nspin-to-pinoutputdelayorless.Thispaperwasbasedona0.22um1P5MstandardCMOStechnologyprocess,andonadesigntechnologyofcustomlayout.TheprimarytechnologyparametersoftheFPGAfamilyproductsaccomplishtheforeignadvancedlevelofkindredproducts.NewideaofourresearchsubjectwasanewI/OcicuitstructurebyusingtheSRAMarraydesigntorealizein-systemprogrammableandthecharactersofanalogcicuitdesign.Thisstructurecanreducethechipareaandgivehigherperformance.The180-I/OFPGAchipwithceramicpackagessolvedtheproblemthattherewerenomilitarydevicesinforeignkindredproductsandsatisfiedtherequirementofABSTRACTIVimportantmilitaryengineering.Thisproducthasbeenfinishedthelayoutdesign.OtherdesignsoftheFPGAserieswerecompletedandwereaheadofthescheduleofplan.Theproductswereusedandapprobatedbymanycustomer,webroketheforbiddanceforthedevicesbyforeigncountries,andcontributedthatthekeydevicecanbeestablishedinChinaforourarmy.Keywords:FPGADynamic-configurationI/OMulti-standards5V-toleranceWeak-keeper目錄V目錄第一章緒論.11.1課題的背景和意義.11.1.1現(xiàn)場可編程門陣列簡介.21.1.2SRAM編程技術介紹.31.1.3FPGA和ASIC的對比.41.1.4市場需求分析.61.2國內(nèi)外研究現(xiàn)狀與發(fā)展趨勢.71.2.1國外研究現(xiàn)狀.71.2.2國內(nèi)研究現(xiàn)狀.121.2.3未來發(fā)展趨勢.131.3主要內(nèi)容、創(chuàng)新及論文安排.13第二章FPGA多標準兼容可編程I/O相關技術研究.162.1架構技術研究.16