EDA 在QuartusII中用原理輸入法設計4位加法器.doc

專業(yè)班級： 學號： 姓名： EDA 技 術 實 驗 報 告實驗項目名稱：在QuartusII中用原理輸入法設計4位加法器 實驗日期： 2012.05.14 實驗成績： 實驗評定標準：1）實驗程序是否正確A（ ）B（ ）C（ ）2）實驗仿真、結果及分析是否合理A（ ）B（ ）C（ ）3）實驗報告是否按照規(guī)定格式A（ ）B（ ）C（ ）一、 實驗目的 .熟悉利用Quartus II的原理圖輸入方法設計簡單組合電路，掌握層次化設計的方法，并通過一個4位全加器的設計把握利用EDA軟件進行原理圖輸入方式的電子線路設計的詳細流程。 二、 實驗原理： 一個4位全加器可以由4個1位全加器構成，加法器間的進位可以串行方式實現(xiàn)，及將低位加法器的進位輸出cout與相鄰的高位加法器的最低輸入信號cin相接（串行進位加法器）三、 實驗器材 QuartusII軟件，ACEX1K系列EP1K30TC等。四、 實驗內容（實驗過程） 實驗內容1：按照附錄四介紹的方法與流程，完成半加器和全加器的設計，包括原理圖，編譯，綜合，適配，仿真，實驗板上的硬件測試，并將此全加器電路設置成一個硬件符號入庫。A 打開Quantus2軟件，選擇 new project wizard 新建項目。B 在該項目下新建圖形文件（block diagram/schematic file），如圖調出門電路連接成半加器。C 進行編譯和仿真。記錄實驗結果。仿真前要新建波形文件，file new。彈出的對話框選擇other files選項卡面的vector waveform file。 在新建的波形文件左邊空白欄點擊鼠標右鍵，選擇insert insert node or bus.在出現(xiàn)的對話框中直接點擊node finder。之后，在出現(xiàn)的對話框中選擇list ，當坐標的node find欄中出現(xiàn)設計文件的輸入輸出端口后，再點擊“”加入右邊“selected nodes”欄中，然后就ok。D把該半加器生成符號，以備下一環(huán)節(jié)的全加器使用，選擇files create。E在該項目下新建一個圖形文件，調入2個半加器符號，建立全加器的原理圖。對照書上圖形，否則始終編譯的是前面的半加器（任何包括多個文件的項目，都對頂層文件進行編譯，要編譯哪個文件就要把相應的文件設為頂層文件）。方法：選擇project set as top-level entity。G仿真，方法如前，記得保存波形文件為項目文件（也就是會覆蓋前面半加器的波形文件，所以先把半加器的波形文件用全拼拷貝的形式保存成word文檔）。實驗內容2：建立一個更高層次的原理圖設計，利用實驗一獲得的1位全加器構成4位全加器。注意總線連接方式必須對連線命名，方式是單擊要命名的連線，出現(xiàn)光標后直接輸入連線的名字。并完成編譯、綜合、適配、仿真和硬件測試。選擇電路模式1；鍵入4位加數(shù)，鍵2輸入4位被加數(shù)；可以由鍵8來控制最低位的進位；發(fā)光管D4D1顯示加和；D8顯示進位count。重點是在實驗1的基礎上完成實驗2. 五、 實驗程序 無六、 實驗仿真、結果及分析、一位全加器圖 圖一、運行后的全加器圖 （圖二、圖三） 圖二 圖三、4位全加器的原理圖： 圖四、經(jīng)過仿真后的時序圖 （圖五、圖六） 圖五 圖六、實驗結果及分析 ： 通過實驗，了解了一位加法器以及四位加法器的設計流程。但是由于在仿真仿真過程中會出現(xiàn)時延情況，雖然是由于實驗器材本身產生的，導致實驗結果可能不是那么的理想，但那也是屬于正?，F(xiàn)象。1位全機器： 通過對以上圖中建立的模型可知：在此一位加法器中，a，b 分別為輸入，即加數(shù)與被加數(shù)，而co為進位，s為和。經(jīng)過演算，當a=b=0 時，co 和s同 為0；從而，通過實驗，該全加器實現(xiàn)了最初的預定功能。4位全加器： 而對于