第五章中央處理器56CPU實(shí)例.ppt

傳統(tǒng)CPU流水CPURISCCPU多媒體CPU,5.6CPU實(shí)例,5.6.1并行處理技術(shù)并行性的兩種含義：同時(shí)性指兩個(gè)以上事件在同一時(shí)刻發(fā)生；并發(fā)性指兩個(gè)以上事件在同一時(shí)間間隔內(nèi)發(fā)生。計(jì)算機(jī)的并行處理技術(shù)概括起來(lái)主要有以下三種形式：1.時(shí)間并行時(shí)間并行指時(shí)間重疊，在并行性概念中引入時(shí)間因素，讓多個(gè)處理過(guò)程在時(shí)間上相互錯(cuò)開(kāi)，輪流重疊地使用同一套硬件設(shè)備的各個(gè)部分，以加快硬件周轉(zhuǎn)而贏得速度。時(shí)間并行性概念的實(shí)現(xiàn)方式就是采用流水處理部件。這是一種非常經(jīng)濟(jì)而實(shí)用的并行技術(shù)，能保證計(jì)算機(jī)系統(tǒng)具有較高的性能價(jià)格比。目前的高性能微型機(jī)幾乎無(wú)一例外地使用了流水技術(shù)。,5.6CPU實(shí)例,2.空間并行空間并行指資源重復(fù)，在并行性概念中引入空間因素，以“數(shù)量取勝”為原則來(lái)大幅度提高計(jì)算機(jī)的處理速度。大規(guī)模和超大規(guī)模集成電路的迅速發(fā)展為空間并行技術(shù)帶來(lái)了巨大生機(jī)，因而成為目前實(shí)現(xiàn)并行處理的一個(gè)主要途徑?？臻g并行技術(shù)主要體現(xiàn)在多處理器系統(tǒng)和多計(jì)算機(jī)系統(tǒng)。但是在單處理器系統(tǒng)中也得到了廣泛應(yīng)用。3.時(shí)間并行+空間并行指時(shí)間重疊和資源重復(fù)的綜合應(yīng)用，既采用時(shí)間并行性又采用空間并行性。顯然，第三種并行技術(shù)帶來(lái)的高速效益是最好的。,5.6.1并行處理技術(shù),5.6.2流水計(jì)算機(jī)的系統(tǒng)組成1、現(xiàn)代流水計(jì)算機(jī)的系統(tǒng)組成原理如下圖所示。其中CPU按流水線方式組織，通常由三部分組成：指令部件、指令隊(duì)列、執(zhí)行部件。這三個(gè)功能部件可以組成一個(gè)3級(jí)流水線。,為了使存儲(chǔ)器的存取時(shí)間能與流水線的其他各過(guò)程段的速度相匹配，一般都采用多體交叉存器。執(zhí)行段的速度匹配問(wèn)題：通常采用并行的運(yùn)算部件以及部件流水線的工作方式來(lái)解決。方法包括：(1)將執(zhí)行部件分為定點(diǎn)執(zhí)行部件和浮點(diǎn)執(zhí)行部件兩個(gè)可并行執(zhí)行的部分，分別處理定點(diǎn)運(yùn)算指令和浮點(diǎn)運(yùn)算指令；(2)在浮點(diǎn)執(zhí)行部件中，又有浮點(diǎn)加法部件和浮點(diǎn)乘/除部件，它們也可以同時(shí)執(zhí)行不同的指令；(3)浮點(diǎn)運(yùn)算部件都以流水線方式工作。,5.6CPU實(shí)例,5.6.2流水計(jì)算機(jī)的系統(tǒng)組成,2.流水CPU的時(shí)空?qǐng)D計(jì)算機(jī)的流水處理過(guò)程非常類似于工廠中的流水裝配線。為了實(shí)現(xiàn)流水，首先把輸入的任務(wù)(或過(guò)程)分割為一系列子任務(wù)，并使各子任務(wù)能在流水線的各個(gè)階段并發(fā)地執(zhí)行。當(dāng)任務(wù)連續(xù)不斷地輸入流水線時(shí)，在流水線的輸出端便連續(xù)不斷地吐出執(zhí)行結(jié)果，從而實(shí)現(xiàn)了子任務(wù)級(jí)的并行性。下面通過(guò)時(shí)空?qǐng)D來(lái)證明這明這個(gè)結(jié)論。,5.6CPU實(shí)例,5.6.2流水計(jì)算機(jī)的系統(tǒng)組成,5.6CPU實(shí)例,圖(a)表示流水CPU中一個(gè)指令周期的任務(wù)分解。,5.6.2流水計(jì)算機(jī)的系統(tǒng)組成,5.6CPU實(shí)例,圖(b)表示非流水計(jì)算機(jī)的時(shí)空?qǐng)D。8個(gè)單位時(shí)間中能執(zhí)行2條指令。,5.6.2流水計(jì)算機(jī)的系統(tǒng)組成,5.6CPU實(shí)例,圖(c)表示流水計(jì)算機(jī)的時(shí)空?qǐng)D。8個(gè)單位時(shí)間中能執(zhí)行5條指令。,5.6.2流水計(jì)算機(jī)的系統(tǒng)組成,5.6.2流水計(jì)算機(jī)的系統(tǒng)組成,圖(d)表示超標(biāo)量流水計(jì)算機(jī)的時(shí)空?qǐng)D。當(dāng)流水線滿載時(shí)，每一個(gè)時(shí)鐘周期可以執(zhí)行2條指令。(如Pentium機(jī)),具有2條以上的指令流水線,5.6CPU實(shí)例,3.流水線分類指令流水線指指令步驟的并行。將指令流的處理過(guò)程劃分為取指令、譯碼、執(zhí)行、寫(xiě)回等幾個(gè)并行處理的過(guò)程段。目前，幾乎所有的高性能計(jì)算機(jī)都采用了指令流水線。算術(shù)流水線指運(yùn)算操作步驟的并行。如流水加法器、流水乘法器、流水除法等?，F(xiàn)代計(jì)算機(jī)中已廣泛采用了流水的算術(shù)運(yùn)算器。處理機(jī)流水線又稱為宏流水線，是指程序步驟的并行。由一串級(jí)聯(lián)的處理機(jī)構(gòu)成流水線的各個(gè)過(guò)程段，每臺(tái)處理機(jī)負(fù)責(zé)某一特定的任務(wù)。數(shù)據(jù)流從第一臺(tái)處理機(jī)輸入，經(jīng)處理后被送入與第二臺(tái)處理機(jī)相聯(lián)的緩沖存儲(chǔ)器中。第二臺(tái)處理機(jī)從該存儲(chǔ)器中取出數(shù)據(jù)進(jìn)行處理，然后傳送給第三臺(tái)處理機(jī)，如此串聯(lián)下去。隨著高檔微處理器芯片的出現(xiàn)，構(gòu)造處理機(jī)流水線將變得容易了。處理機(jī)流水線應(yīng)用在多機(jī)系統(tǒng)中。,5.6.2流水計(jì)算機(jī)的系統(tǒng)組成,4.流水線中的主要問(wèn)題,流水過(guò)程中通常會(huì)出現(xiàn)以下三種相關(guān)沖突，使流水線斷流。,資源相關(guān)是指多條指令進(jìn)入流水線后在同一機(jī)器時(shí)鐘周期內(nèi)爭(zhēng)用同一個(gè)功能部件所發(fā)生的沖突。假定一條指令流水線由五段組成。由下表可以看出，在時(shí)鐘4時(shí)，I1與I4兩條指令發(fā)生爭(zhēng)用存儲(chǔ)器資源的相關(guān)沖突。,5.6.2流水計(jì)算機(jī)的系統(tǒng)組成,5.6CPU實(shí)例,4.流水線中的主要問(wèn)題,兩條指令同時(shí)訪問(wèn)內(nèi)存發(fā)生資源相關(guān)沖突,解決資源相關(guān)沖突的辦法：一是第I4條指令停頓一拍后再啟動(dòng)；二是增設(shè)一個(gè)存儲(chǔ)器，將指令和數(shù)據(jù)分別放在兩個(gè)存儲(chǔ)器中。,5.6.2流水計(jì)算機(jī)的系統(tǒng)組成,4.流水線中的主要問(wèn)題,數(shù)據(jù)相關(guān)：在一個(gè)程序中，如果必須等前一條指令執(zhí)行完畢后，才能執(zhí)行后一條指令，那么這兩條指令就是數(shù)據(jù)相關(guān)的。流水線中有三類數(shù)據(jù)相關(guān)沖突：寫(xiě)后讀相關(guān)；讀后寫(xiě)相關(guān)；寫(xiě)后寫(xiě)相關(guān)。,在流水計(jì)算機(jī)中，指令的處理是重疊進(jìn)行的，前一條指令還沒(méi)有結(jié)束，第二、三條指令就陸續(xù)地開(kāi)始工作。由于多條指令的重疊處理，當(dāng)后繼指令所需的操作數(shù)，剛好是前一指令的運(yùn)算結(jié)果時(shí)，便發(fā)生數(shù)據(jù)相關(guān)沖突。如下表所示，ADD指令與SUB指令發(fā)生了數(shù)據(jù)相關(guān)沖突。兩條指令發(fā)生數(shù)據(jù)相關(guān)沖突,5.6.2流水計(jì)算機(jī)的系統(tǒng)組成,5.6CPU實(shí)例,4.流水線中的主要問(wèn)題,在流水計(jì)算機(jī)中，指令的處理是重疊進(jìn)行的，前一條指令還沒(méi)有結(jié)束，第二、三條指令就陸續(xù)地開(kāi)始工作。由于多條指令的重疊處理，當(dāng)后繼指令所需的操作數(shù)，剛好是前一指令的運(yùn)算結(jié)果時(shí)，便發(fā)生數(shù)據(jù)相關(guān)沖突。如下表所示，ADD指令與SUB指令發(fā)生了數(shù)據(jù)相關(guān)沖突。兩條指令發(fā)生數(shù)據(jù)相關(guān)沖突,5.6.2流水計(jì)算機(jī)的系統(tǒng)組成,5.6.3PentiumCPU,1.Pentium的技術(shù)性能pentium是Intel公司生產(chǎn)的超標(biāo)量流水處理器，早期使用5V工作電壓，后期使用3.3V工作電壓。CPU的主頻是片外主總線時(shí)鐘頻率(60MHz或66MHz)的倍頻，有120，166，200MHz等多種。CPU內(nèi)部的主要寄存器寬度為32位，故認(rèn)為它是一個(gè)32位微處理器。但它通向存儲(chǔ)器的外部數(shù)總線寬度為64位，每次總線操作可以同時(shí)傳輸8個(gè)字節(jié)。以主總線(存儲(chǔ)器總線)時(shí)鐘頻率66MHz計(jì)算，64位數(shù)據(jù)總線可使CPU與主存的數(shù)據(jù)交換速率達(dá)到528MB/s。CPU支持多種類型的總線周期，其中一種稱猝發(fā)模式，在此模式下，可在一個(gè)總線周期內(nèi)讀出或與入256位(32字節(jié))的數(shù)據(jù)。,5.6CPU實(shí)例,5.6CPU實(shí)例,5.6.3PentiumCPU,CPU外部地址總線寬度是36位，但一般使用32位寬，故物理地址空間為4096MB(4GB)。虛擬地址空間為64TB，分頁(yè)模式除支持4KB頁(yè)面外(與486相同)，還支持2MB和4MB頁(yè)面。其中2MB頁(yè)面的分頁(yè)模式必須使用36位地址總線。CPU內(nèi)部分別設(shè)置指令cache和數(shù)據(jù)cache，外部還可接L2cache。CPU采用U，V兩條指令流水線，能在一個(gè)時(shí)鐘周期內(nèi)發(fā)射兩條簡(jiǎn)單的整數(shù)指令，也可發(fā)射一條浮點(diǎn)指令。操作控制器采用硬布線控制和微程序控制相結(jié)合的方式。pentium具有非固定長(zhǎng)度的指令格式，9種尋址方式，191條指令，但是在每個(gè)時(shí)鐘周期又能執(zhí)行兩條指令。因此它具有CISC和RlSC兩者的特性，不過(guò)具有的CISC特性更多一些，因此被看成為一個(gè)CISC結(jié)構(gòu)的處理器。以CISC結(jié)構(gòu)實(shí)現(xiàn)超標(biāo)量流水線，并有BTB方式的轉(zhuǎn)移預(yù)測(cè)能力，堪稱為當(dāng)代CISC機(jī)器的經(jīng)典。,5.6.3PentiumCPU,(1)超標(biāo)量流水線(2)指令cache和數(shù)據(jù)cache(3)浮點(diǎn)運(yùn)算部件(4)動(dòng)態(tài)轉(zhuǎn)移預(yù)測(cè)技術(shù),5.6CPU實(shí)例,5.6.3PentiumCPU,5.6.3PentiumCPU,RISC的三個(gè)要素是：(1)一個(gè)有限的簡(jiǎn)單的指令集；(2)CPU配備大量的通用寄存器；(3)強(qiáng)調(diào)對(duì)指令流水線的優(yōu)化。,5.6CPU實(shí)例,5.6.4RISCCPU,5.6CPU實(shí)例,基于三要素的RISC機(jī)器的特征是：(1)使用等長(zhǎng)指令，目前的典型長(zhǎng)度是4個(gè)字節(jié)。(2)尋址方式少且簡(jiǎn)單，一般為23種，最多不超過(guò)4種，絕不出現(xiàn)存儲(chǔ)器間接尋址方式。(3)只有取數(shù)指令、存數(shù)指令訪問(wèn)存儲(chǔ)器。指令中最多出現(xiàn)RS型指令，絕不出現(xiàn)SS型指令。(4)指令集中的指令數(shù)目一般少于100種，指令格式一般少于4種。(5)指令功能簡(jiǎn)單，控制器多采用硬布線方式，以期更快的執(zhí)行速度。(6)平均而言，所有指令的執(zhí)行時(shí)間為一個(gè)處理時(shí)鐘周期。(7)指令格式中用于指派整數(shù)寄存器的個(gè)數(shù)不少于32個(gè)，用于指派浮點(diǎn)數(shù)寄存器的個(gè)數(shù)不少于16個(gè)。(8)強(qiáng)調(diào)通用寄存器資源的優(yōu)化使用。(9)支持指令流水并強(qiáng)調(diào)指令流水的優(yōu)化使用。(10)RlSC技術(shù)的復(fù)雜性于它的編譯程序，因此軟件系統(tǒng)開(kāi)發(fā)時(shí)間比CISC機(jī)器長(zhǎng)。,5.6CPU實(shí)例,5.6.4RISCCPU,5.6CPU實(shí)例,5.6.5多媒體CPU,多媒體技術(shù)解決的主要問(wèn)題有：圖像與聲音的壓縮技術(shù)適應(yīng)多媒體技術(shù)的軟件技術(shù)計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)方面的技術(shù)第一，選擇專用芯片和專插卡來(lái)擴(kuò)充功能，如聲卡、視頻卡、網(wǎng)卡、內(nèi)接或外接調(diào)制解調(diào)器。第二，進(jìn)一步改善總線的結(jié)構(gòu)和性能，如加寬系統(tǒng)總線，提高時(shí)鐘速率。第三，將一些重要的多媒體技術(shù)融合到CPU芯片或設(shè)片全新的多媒體CPU芯片。,5.6CPU實(shí)例,5.6CPU實(shí)例,MMX是一種多媒體擴(kuò)展結(jié)構(gòu)技術(shù)，它極大提高了計(jì)算機(jī)在多媒體和通信應(yīng)用方式的功能。MMX技術(shù)集成到新一代pentiumCPU時(shí)，主要體現(xiàn)在：采用4種新的數(shù)據(jù)類型使用8個(gè)64位寬的MMX寄存器增設(shè)57條新指令。,5.6.5多媒體CPU,英國(guó)ARM公司是全球領(lǐng)先的16/32位嵌入式RISC微處理器解決方案的供應(yīng)商，向全球各大領(lǐng)先電子公司提供高性能、低成本和高效率的RISC處理器、外設(shè)和系統(tǒng)芯片技術(shù)授權(quán)。ARM還為開(kāi)發(fā)完整系統(tǒng)提供綜合技術(shù)支持。ARM的微處理器核技術(shù)廣泛用于便攜式通信產(chǎn)品、手持運(yùn)算、多媒體和嵌入式解決方案等領(lǐng)域，已成為RISC標(biāo)準(zhǔn)。,5.6.5多媒體CPU,英文縮寫(xiě)為AdvancedRISCMachineARM是一種通用的32位RISC處理器32位是指處理器的外部地址和數(shù)據(jù)總線是32位的，相比16位的同頻處理器性能更強(qiáng)大。RISC是一種指令集，也指采用該指令集的處理器，英文縮寫(xiě)：ReducedInstructionSetComputer,相比CISC代碼效率更高。ARM是一種功耗很低的高性能處理器,5.6.5多媒體CPU,ARM本質(zhì)上并不是一種芯片，而是一種芯片結(jié)構(gòu)技術(shù)，不涉及到芯片生產(chǎn)工藝。授權(quán)生產(chǎn)ARM結(jié)構(gòu)芯片的公司采用不同的半導(dǎo)體技術(shù)，面對(duì)不同的應(yīng)用進(jìn)行擴(kuò)展和集成，標(biāo)有不同系列號(hào)。ARM是一種可擴(kuò)展，可移植、可集成的處理器。ARM內(nèi)核有四個(gè)功能模塊可供生產(chǎn)廠商根據(jù)不同用戶的要求來(lái)配置生產(chǎn)。ARM7TDMI-S給用戶預(yù)留出功能擴(kuò)展接口。,5.6.5多媒體CPU,ARM7的特點(diǎn)：ARM7采用ARMV4T（Newman）結(jié)構(gòu)，三級(jí)流水，平均功耗0.6mW/MHz，時(shí)鐘速度66MHz，ARM內(nèi)核的四個(gè)功能模塊：T：Thumb，即32位模式下的16位指令集，可以在兼顧性能的同時(shí)減少代碼尺寸。D：Debug，在內(nèi)核中放置了用于調(diào)試的結(jié)構(gòu)，接口形式為JTAG（JointTestActionGroup）。M：Multiplier，指8位乘法器。I：EmbeddedICELogic，指用于實(shí)現(xiàn)斷點(diǎn)觀測(cè)及變量觀測(cè)的邏輯電路部分。,ARM9的特點(diǎn)：ARMV4T（Harvard）結(jié)構(gòu)，五級(jí)流水，指令與數(shù)據(jù)分離的Cache，平均功耗0.7mW/MHz，時(shí)鐘為120MHz-200MHzARM10的特點(diǎn)：采用ARMV5T結(jié)構(gòu)，六級(jí)流水處理，時(shí)鐘速度300MHz，性能約為ARM9的兩倍。,5.6.5多媒體CPU,ARM的應(yīng)用范圍嵌入式控制汽車、電子設(shè)備、保安設(shè)備、大容量存儲(chǔ)器、調(diào)制解調(diào)器、打印機(jī)。數(shù)字消費(fèi)產(chǎn)品數(shù)碼相機(jī)、數(shù)字式電視機(jī)、游戲機(jī)、GPS、機(jī)頂盒便攜式產(chǎn)品手提式計(jì)算機(jī)、移動(dòng)電話、PDA關(guān)于THUMB指令集ARM7TDMI可以使用兩套指令集標(biāo)準(zhǔn)32位ARM指令集16位的THUMB指令集兩套指令集可以交*編譯和連接,5.6.5多媒體CPU,THUMB的特點(diǎn)THUMB是對(duì)32位寄存器操作的16位指令集與32位ARM指令集相比代碼尺寸更小，更適合嵌入式應(yīng)用。因?yàn)槭菍?duì)32位結(jié)構(gòu)的CPU操作，所以比純16位的指令集效率更高。與其它32位下的16位指令集相比，它還可以切換到32位ARM指令集并全速執(zhí)行。,5.6.5多媒體CPU,HT技術(shù)是超線程技術(shù)，HT技術(shù)是在處理器實(shí)現(xiàn)2個(gè)邏輯處理器，是充分利用處理器資源，雙核心處理器是集成2個(gè)物理核心，是實(shí)際意義上的雙核心處理器。雙核處理器(DualCoreProcessor)：雙核處理器是指在一個(gè)處理器上集成兩個(gè)運(yùn)算核心，從而提高計(jì)算能力。“雙核”的概念最早是由IBM、HP、Sun等支持RISC架構(gòu)的高端服務(wù)器廠商提出的。,5.6.5多媒體CPU,雙核與雙芯(DualCorePKDualCPU)：AMD和Intel的雙核技術(shù)在物理結(jié)構(gòu)上也有很大不同之處。AMD將兩個(gè)內(nèi)核做在一個(gè)Die（晶元）上，通過(guò)直連架構(gòu)連接起來(lái)，集成度更高。Intel則是將放在不同Die（晶元）上的兩個(gè)內(nèi)核封裝在一起，因此有人將Intel的方案稱為“雙芯”，認(rèn)為AMD的方案才是真正的“雙核”。從用戶端的角度來(lái)看，AMD的方案能夠使雙核CPU的管腳、功耗等指標(biāo)跟單核CPU保持一致，從單核升級(jí)到雙核，不需要更換電源、芯片組、散熱系統(tǒng)和主板，只需要刷新BIOS軟件即可，這對(duì)于主板廠商、計(jì)算機(jī)廠商和最終用戶的投資保護(hù)是非常有利的。客戶可以利用其現(xiàn)有的90納米基礎(chǔ)設(shè)施，通過(guò)BIOS更改移植到基于雙核心的系統(tǒng)。,5.6.5多媒體CPU,討論課論題(IssuesforSeminar),CP