89c51引腳圖及功能中文資料

1、89c51 引腳圖及功能89C51 是一種帶 4K 字節(jié)閃爍可編程可擦除只讀存儲器（FPEROMFalsh Programmable and ErasableRead Only Memory ）的低電壓，高性能CMOS8位微處理器，俗稱單片機(jī)。89C2051是一種帶 2K 字節(jié)閃爍可編程可擦除只讀存儲器的單片機(jī)。單片機(jī)的可擦除只讀存儲器可以反復(fù)擦除100 次。該器件采用ATMEL高密度非易失存儲器制造技術(shù)制造，與工業(yè)標(biāo)準(zhǔn)的MCS-51指令集和輸出管腳相兼容。由于將多功能8 位 CPU和閃爍存儲器組合在單個芯片中，ATMEL的 89C51 是一種高效微控制器，89C2051是它的一種精簡版本。8

2、9C單片機(jī)為很多嵌入式控制系統(tǒng)提供了一種靈活性高且價廉的方案。1主要特性：與 MCS-51 兼容4K 字節(jié)可編程閃爍存儲器壽命： 1000 寫/ 擦循環(huán)數(shù)據(jù)保留時間：10 年全靜態(tài)工作：0Hz-24Hz三級程序存儲器鎖定128*8 位內(nèi)部 RAM32 可編程 I/O 線兩個 16 位定時器 / 計(jì)數(shù)器5個中斷源可編程串行通道低功耗的閑置和掉電模式片內(nèi)振蕩器和時鐘電路2管腳說明：VCC：供電電壓。GND：接地。P0 口： P0 口為一個8 位漏級開路雙向I/O 口，每腳可吸收8TTL 門電流。當(dāng)P1 口的管腳第一次寫 1 時，被定義為高阻輸入。P0 能夠用于外部程序數(shù)據(jù)存儲器，它可以被定義為數(shù)據(jù)

3、/ 地址的第八位。在FIASH 編程時， P0 口作為原碼輸入口，當(dāng)FIASH 進(jìn)行校驗(yàn)時， P0 輸出原碼，此時P0 外部必須被拉高。P1 口：P1 口是一個內(nèi)部提供上拉電阻的8 位雙向 I/O 口，P1 口緩沖器能接收輸出4TTL 門電流。P1 口管腳寫入1 后，被內(nèi)部上拉為高，可用作輸入，P1 口被外部下拉為低電平時，將輸出電流，這是由于內(nèi)部上拉的緣故。在FLASH編程和校驗(yàn)時，P1 口作為第八位地址接收。P2 口：P2 口為一個內(nèi)部上拉電阻的8 位雙向 I/O 口，P2 口緩沖器可接收， 輸出 4 個 TTL 門電流，當(dāng) P2 口被寫“ 1”時，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。并

4、因此作為輸入時，P2 口的管腳被外部拉低，將輸出電流。這是由于內(nèi)部上拉的緣故。P2 口當(dāng)用于外部程序存儲器或16 位地址外部數(shù)據(jù)存儲器進(jìn)行存取時， P2 口輸出地址的高八位。在給出地址“1”時，它利用內(nèi)部上拉優(yōu)勢，當(dāng)對外部八位地址數(shù)據(jù)存儲器進(jìn)行讀寫時，P2 口輸出其特殊功能寄存器的內(nèi)容。P2 口在 FLASH編程和校驗(yàn)時接收高八位地址信號和控制信號。P3 口： P3 口管腳是8 個帶內(nèi)部上拉電阻的雙向I/O口，可接收輸出4 個 TTL 門電流。當(dāng)P3 口寫入“ 1”后，它們被內(nèi)部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平，P3 口將輸出電流（ ILL ）這是由于上拉的緣故。P3

5、口也可作為AT89C51的一些特殊功能口，如下表所示：口管腳備選功能P3.0 RXD（串行輸入口）P3.1 TXD （串行輸出口）P3.2 /INT0（外部中斷0）P3.3 /INT1（外部中斷1）P3.4 T0 （記時器 0 外部輸入）P3.5 T1 （記時器 1 外部輸入）P3.6 /WR （外部數(shù)據(jù)存儲器寫選通）P3.7 /RD （外部數(shù)據(jù)存儲器讀選通）P3 口同時為閃爍編程和編程校驗(yàn)接收一些控制信號。RST：復(fù)位輸入。當(dāng)振蕩器復(fù)位器件時，要保持RST腳兩個機(jī)器周期的高電平時間。ALE/PROG：當(dāng)訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。在 FLASH編程期間，此

6、引腳用于輸入編程脈沖。在平時，ALE 端以不變的頻率周期輸出正脈沖信號，此頻率為振蕩器頻率的1/6 。因此它可用作對外部輸出的脈沖或用于定時目的。然而要注意的是：每當(dāng)用作外部數(shù)據(jù)存儲器時，將跳過一個ALE脈沖。如想禁止ALE的輸出可在SFR8EH地址上置 0。此時， ALE 只有在執(zhí)行MOVX，MOVC指令是 ALE才起作用。 另外，該引腳被略微拉高。如果微處理器在外部執(zhí)行狀態(tài)ALE禁止，置位無效。/PSEN：外部程序存儲器的選通信號。在由外部程序存儲器取指期間，每個機(jī)器周期兩次/PSEN有效。但在訪問外部數(shù)據(jù)存儲器時，這兩次有效的/PSEN信號將不出現(xiàn)。/EA/VPP：當(dāng) /EA 保持低電平

7、時，則在此期間外部程序存儲器（0000H- FFFFH），不管是否有內(nèi)部程序存儲器。注意加密方式1 時， /EA 將內(nèi)部鎖定為RESET；當(dāng) /EA 端保持高電平時，此間內(nèi)部程序存儲器。在 FLASH 編程期間，此引腳也用于施加12V 編程電源（ VPP）。XTAL1：反向振蕩放大器的輸入及內(nèi)部時鐘工作電路的輸入。XTAL2：來自反向振蕩器的輸出。3振蕩器特性：XTAL1和 XTAL2分別為反向放大器的輸入和輸出。該反向放大器可以配置為片內(nèi)振蕩器。石晶振蕩和陶瓷振蕩均可采用。如采用外部時鐘源驅(qū)動器件，XTAL2應(yīng)不接。有余輸入至內(nèi)部時鐘信號要通過一個二分頻觸發(fā)器，因此對外部時鐘信號的脈寬無任何

8、要求，但必須保證脈沖的高低電平要求的寬度。4芯片擦除：整個 PEROM陣列和三個鎖定位的電擦除可通過正確的控制信號組合，并保持ALE 管腳處于低電平 10ms 來完成。在芯片擦操作中，代碼陣列全被寫“ 1”且在任何非空存儲字節(jié)被重復(fù)編程以前，該操作必須被執(zhí)行。此外， AT89C51設(shè)有穩(wěn)態(tài)邏輯，可以在低到零頻率的條件下靜態(tài)邏輯，支持兩種軟件可選的掉電模式。在閑置模式下， CPU停止工作。 但 RAM，定時器， 計(jì)數(shù)器，串口和中斷系統(tǒng)仍在工作。 在掉電模式下，保存 RAM的內(nèi)容并且凍結(jié)振蕩器，禁止所用其他芯片功能，直到下一個硬件復(fù)位為止。5. 結(jié)構(gòu)特點(diǎn)：8 位 CPU；片內(nèi)振蕩器和時鐘電路；32 根 I/O 線；外部