微機(jī)原理及應(yīng)用-ch219128

1、第二章 8086微處理器,2.1 8086微處理器的內(nèi)部結(jié)構(gòu) 2.2 8086微處理器的引腳功能 2.3 8086CPU的工作模式 2.4 8086CPU的基本總線時(shí)序,同一時(shí)間處理二進(jìn)制的位數(shù),即主頻，數(shù)字脈沖信號(hào)震蕩的速度,2.1 8086微處理器的內(nèi)部結(jié)構(gòu),8086是Intel系列的16位微處理器，有16根數(shù)據(jù)線和20根地址線。因?yàn)榭捎?0位地址，所以可尋址的地址空間達(dá)220=1MB。 時(shí)鐘頻率有5MHZ、8MHZ、10MHZ三種。 有64KB個(gè)I/O端口，并且兩個(gè)編號(hào)相鄰的端口可以組合成一個(gè)16位端口。 CPU的工作由執(zhí)行部件（EU）和總線接口部件（BIU）兩部分組成。,一、執(zhí)行部件（

2、EU）,EU = Executive Unit 負(fù)責(zé)指令的執(zhí)行，包括通用寄存器、專用寄存器、標(biāo)志寄存器及運(yùn)算器（ALU）等部分組成。,通用寄存器組,AX, BX, CX, DX: 存放16位數(shù)據(jù)或地址,AH, AL, BH, BL, CH, CL, DH, DL: 8位寄存器,注意： （1）用于8位寄存器使用時(shí)只可存放數(shù)據(jù)，不能存放地址； （2）一般情況，這些寄存器是用在算術(shù)運(yùn)算或邏輯運(yùn)算指令中，以進(jìn)行算術(shù)邏輯運(yùn)算。在有些指令中，它們則有特定的用途：如AX作累加器用；BX作基址（Base）寄存器，如在查表指令XLAT中存放表的起始地址；CX作計(jì)數(shù)（Count）寄存器，如在數(shù)據(jù)串操作指令的REP

3、中用CX存放數(shù)據(jù)單元的個(gè)數(shù)作為循環(huán)操作的次數(shù)；DX作數(shù)據(jù)（Data）寄存器，如在字的除法運(yùn)算指令DIV中，存放余數(shù)。,主要用于存放I/O或存儲(chǔ)器的端口地址。 指針寄存器SP和BP用來(lái)存取位于當(dāng)前堆棧段中的數(shù)據(jù)，但SP和BP在使用上有區(qū)別。入棧（PUSH）和出棧（POP）指令是由SP給出棧頂?shù)钠频刂罚史Q為堆棧指針寄存器。BP則是用來(lái)存放位于堆棧段中的一個(gè)數(shù)據(jù)區(qū)基址的偏移地址的，故稱作基址指針寄存器。 變址寄存器SI和DI是用來(lái)存放當(dāng)前數(shù)據(jù)段的偏移地址的。在字符串操作中，源操作數(shù)地址的偏置放于SI中，所以SI稱為源變址寄存器；目的操作數(shù)地址的偏置放于DI中，所以DI稱為目的變址寄存器。,2.

4、專用寄存器SP、BP、SI、DI,3. 算數(shù)邏輯單元ALU,主要是進(jìn)行算數(shù)和邏輯運(yùn)算的部件,4. 狀態(tài)標(biāo)志寄存器FR,8086 CPU的狀態(tài)標(biāo)志寄存器是一個(gè)16位的寄存器，9個(gè)位用作標(biāo)志位，其中狀態(tài)標(biāo)志位有6個(gè)，控制標(biāo)志有3個(gè)。 狀態(tài)標(biāo)志，用來(lái)表示運(yùn)算結(jié)果的特征，它們是：CF、PF、AF、ZF、SF和OF；這6位都是邏輯值，判斷結(jié)果為邏輯真（true）時(shí)其值為1；判斷結(jié)果為邏輯假（false）時(shí)，其值為0。 控制標(biāo)志，用來(lái)控制CPU的操作，它們是：IF、DF和TF。,e.g. A=10110110，B=01101000 則：A+B=1 0001 1110 CF=1（有進(jìn)位）； PF=1（奇偶校

5、驗(yàn)，運(yùn)算結(jié)果中有偶數(shù)個(gè)1）； AF=0（輔助進(jìn)位，低4位向高4位無(wú)借位）； ZF=0（運(yùn)算結(jié)果不為0）； SF=0（符號(hào)標(biāo)志，運(yùn)算結(jié)果最高位D7為0）； OF=0（溢出標(biāo)志，運(yùn)算結(jié)果沒超過(guò)范圍 -128+127）。,1 0 1 1 0 1 1 0 + 0 1 1 0 1 0 0 0 1 0 0 0 1 1 1 1 0,二、總線接口部件（BIU）的組成和工作特點(diǎn),BIU=BUS Interface Unit 功能是負(fù)責(zé)與CPU外部即存貯器、I/O端口傳送數(shù)據(jù)和程序 。,BIU由四部分組成 ： (1) 四個(gè)16位的段地址寄存器： CS (Code Segment) 代碼段寄存器 DS (Data

6、Segment) 數(shù)據(jù)段寄存器 ES (Extra Segment) 附加段寄存器 SS (Stack Segment) 堆棧段寄存器 (2) 16位指令指針寄存器IP 。 (3) 20位的地址加法器。 (4) 6字節(jié)的指令隊(duì)列 。,提供段基址以構(gòu)成物理地址，不能參與算術(shù)邏輯運(yùn)算,BIU的工作特點(diǎn)： (1) 地址加法器用來(lái)產(chǎn)生20位地址（物理地址）。 根據(jù)指令和相關(guān)的16位寄存器提供的信息計(jì)算出20位的物理地址 (2) 6B指令隊(duì)列緩沖器提高CPU效率。 BIU從內(nèi)存中取下一條（或幾條）指令機(jī)器碼放在指令隊(duì)列中，提高了CPU的效率,三、存儲(chǔ)器的分段和物理地址的形成 1. 存儲(chǔ)器的分段,1MB（

7、有20位地址線可直接尋址）空間分成若干段，每段64KB=216。段與段之間能連續(xù)排列、部分重疊、完全重疊、斷續(xù)排列。每個(gè)存儲(chǔ)單元地址是20位二進(jìn)制數(shù)，按00000H0FFFFFH來(lái)編址。,從0號(hào)地址開始，依次每16KB的存貯空間叫做一節(jié)。為了簡(jiǎn)化操作要求所有的段從節(jié)首開始，因此，段首地址的低四位一定都是0，低4位為0的共有2（20-4）=64K個(gè)地址 。段首地址的高16位叫“段基址”。從段首起到該段某一存貯單元的地址數(shù)稱為該單元的段內(nèi)偏移量。,根據(jù)段中存貯信息的種類，將段分為代碼段、數(shù)據(jù)段、堆棧段和附加段。當(dāng)前段的段基址放在相應(yīng)的16位段寄存器中 。偏移量可存放在IP、SP或16位通用寄存器中

8、 。,2. 邏輯地址和物理地址,物理地址指某一個(gè)單元在存貯器中的20位絕對(duì)地址，單元的物理地址是唯一的。 邏輯地址是指存貯單元的段基址和偏移量。單元的邏輯地址可能不是唯一的。,物理地址=段基址16+偏移量,二進(jìn)制：段基址左移四位，低位填0,十六進(jìn)制：段基址左移一位，低位填0,物理地址=段基址左移4位（低位補(bǔ)0）+偏移量,注意： 同一個(gè)物理地址可以有不同段基址和偏移量組合得到。如： CS=0000H，IP=1051H，物理地址010510H CS=0100H，IP=0051H，物理地址010510H,e.g. CS=2000H，IP=2200H，存儲(chǔ)器的物理地址是：,20000H+2200H=2

9、2200H,四、8086內(nèi)存的組織和CPU對(duì)存儲(chǔ)器的訪問,1. 內(nèi)存的組織形式 內(nèi)存是按字節(jié)編址的，每個(gè)存儲(chǔ)單元中存放一個(gè)8位二進(jìn)制數(shù)（一個(gè)字節(jié)，1B），若一個(gè)數(shù)據(jù)長(zhǎng)度為2B（一個(gè)字），則放在連續(xù)兩個(gè)單元中，高字節(jié)放高地址單元，低字節(jié)放低地址單元。字的地址用低字節(jié)存儲(chǔ)地址表示。,CPU的地址線A0作為偶存儲(chǔ)體的片選信號(hào)。 BHE作為奇存儲(chǔ)體的片選信號(hào)。,2. CPU對(duì)內(nèi)存的訪問,存儲(chǔ)器分成兩個(gè)部分，每一部分為512K字節(jié)。一部分叫偶存儲(chǔ)體，其中內(nèi)存單元的地址碼都是偶數(shù)如00000H、000002H等，該存儲(chǔ)體的數(shù)據(jù)總線對(duì)應(yīng)接CPU數(shù)據(jù)總線的低8位；另一部分叫奇存儲(chǔ)體，其中內(nèi)存單元的地址碼都是奇

10、數(shù)，如00001H、00003H等，該存儲(chǔ)體的數(shù)據(jù)總線對(duì)應(yīng)接CPU數(shù)據(jù)總線的高8位。,3. CPU對(duì)數(shù)據(jù)字的訪問,CPU如要訪問一個(gè)偶地址的數(shù)據(jù)字 ，那么用D15D0 16條數(shù)據(jù)總線可一次訪問成功。若要訪問一個(gè)奇地址的數(shù)據(jù)字到CPU，需要兩次訪問才能獲得這個(gè)數(shù)據(jù)字。第一次用D15D8訪問奇存儲(chǔ)體的低字節(jié)，第二次用D7D0訪問偶存儲(chǔ)體的高字節(jié)。,為了提高對(duì)數(shù)據(jù)字的訪問速度，應(yīng)將數(shù)據(jù)字的低字節(jié)放在偶存儲(chǔ)體中，即使數(shù)據(jù)字的地址碼為偶數(shù)。這樣在存儲(chǔ)器中存儲(chǔ)的數(shù)據(jù)字叫對(duì)準(zhǔn)字。而地址碼為奇數(shù)的數(shù)據(jù)字叫未對(duì)準(zhǔn)字。,2.2 8086CPU的引腳功能,引腳的基本知識(shí) 引腳的功能 信號(hào)的流向 有效電平 三態(tài)能力

11、引腳的復(fù)用,指引腳信號(hào)的定義、作用；通常采用英文單詞或其縮寫表示,信號(hào)從芯片向外輸出，還是從外部輸入芯片，或者是雙向的,起作用的邏輯電平高、低電平有效上升、下降邊沿有效,以少量的引腳提供更多的功能,輸出正常的低電平、高電平外，還可以輸出高阻的第三態(tài),從引腳信號(hào)上看,8086和8088有什么不同?,由于8088只能傳輸8位數(shù)據(jù)，所以8088只有8個(gè)地址/數(shù)據(jù)復(fù)用引腳；而8086是按16位傳輸數(shù)據(jù)的，所以有16個(gè)地址/數(shù)據(jù)復(fù)用引腳； 8086和8088的控制線引腳定義中第28和34腿也不一樣，在最小模式時(shí)，8088和8086的第28引腳的控制信號(hào)相反，而8086的第34腿為BHE*/S7，BHE*

12、用來(lái)區(qū)分是傳送字節(jié)、還是字，8088的第34腿為SS0，用來(lái)指出狀態(tài)信息，不能復(fù)用。,一、地址線、數(shù)據(jù)線和狀態(tài)線,AD15AD0（雙向，三態(tài)）：地址/數(shù)據(jù)分時(shí)復(fù)用總線 。為低16位地址/數(shù)據(jù)的復(fù)用引腳線。采用分時(shí)的多路轉(zhuǎn)換方法來(lái)實(shí)現(xiàn)對(duì)地址線和數(shù)據(jù)線的復(fù)用。在DMA方式時(shí)，這些引線被浮空，置為高阻狀態(tài)。 A19/S6、A18/S5、A17/S4、A16/S3（輸出，三態(tài)）：地址/狀態(tài)復(fù)用線。 BHE*/S7 （輸出，三態(tài)）：為高8位數(shù)據(jù)總線允許狀態(tài)復(fù)用引腳。8086有16根數(shù)據(jù)線，可以用高8位數(shù)據(jù)線傳送一個(gè)字節(jié)，也可以用低8位數(shù)據(jù)線傳送一個(gè)字節(jié)，還可以一次傳送一個(gè)字， BHE*是用來(lái)區(qū)分這幾類傳

13、輸?shù)摹?通過(guò)硬件連接，可使8086CPU有兩種工作方式：最大工作方式和最小工作方式。,一種數(shù)據(jù)傳輸?shù)目刂品绞?什么是分時(shí)復(fù)用？,一個(gè)引腳在不同的時(shí)刻具有兩個(gè)甚至多個(gè)作用 最常見的總線復(fù)用是數(shù)據(jù)和地址引腳復(fù)用 總線復(fù)用的目的是為了減少對(duì)外引腳的個(gè)數(shù) 8086CPU的數(shù)據(jù)地址線采用了總線復(fù)用方法,二、控制線,1、RD*（輸出，三態(tài)） ：讀信號(hào)線，與M/IO*配合使用 。 2、WR*：寫信號(hào)線 。 3、M/IO*：存儲(chǔ)器或I/O端口訪問信號(hào)。,4、READY （輸入） ：準(zhǔn)備就緒信號(hào) 。是由選中的存儲(chǔ)器或I/O端口送來(lái)的響應(yīng)信號(hào)，當(dāng)有效時(shí)（高電平），表示被訪問的存儲(chǔ)器或I/O端口已準(zhǔn)備就緒，可完成一

14、次數(shù)據(jù)傳送。 5、INTR（輸入）：可屏蔽中斷請(qǐng)求信號(hào) 。 6、INTA*（輸出）：中斷響應(yīng)信號(hào) 。 CPU向外輸出的中斷響應(yīng)信號(hào)，用于對(duì)外部中斷源發(fā)出的中斷請(qǐng)求的響應(yīng)。 7、NMI （輸入）：非可屏蔽中斷請(qǐng)求信號(hào) 。 8、TEST*（輸入）：測(cè)試信號(hào)，低電平有效。信號(hào)和WAIT指令配合使用。當(dāng)CPU執(zhí)行WAIT指令時(shí)，CPU處于等待狀態(tài)，并且每隔5個(gè)T對(duì)該信號(hào)進(jìn)行一次測(cè)試，一旦檢測(cè)到 TEST*信號(hào)為低，則結(jié)束等待狀態(tài)，繼續(xù)執(zhí)行WAIT指令下面的指令。WAIT指令是使CPU與外部硬件同步的，TEST*相當(dāng)于外部硬件的同步信號(hào)。,9、RESET（輸入）：復(fù)位信號(hào) ，輸入，高電平有效 。 10、

15、ALE（輸出）：地址鎖存允許信號(hào) 。 ALE下降沿鎖存地址。 11、DT/R*（輸出，三態(tài)）：數(shù)據(jù)發(fā)送/接收控制信號(hào) 。在使用8286或74LS245數(shù)據(jù)收發(fā)器的最小模式系統(tǒng)中，用DT/ R*來(lái)控制數(shù)據(jù)傳送方向。DT/ R*為低電平，進(jìn)行數(shù)據(jù)接收（CPU讀），即收發(fā)器把系統(tǒng)數(shù)據(jù)總線上的數(shù)據(jù)讀進(jìn)來(lái)。當(dāng)CPU處在DMA方式時(shí)，此線浮空。 12、DEN*（輸出，三態(tài)）：數(shù)據(jù)允許信號(hào) 。在使用8286或74LS245數(shù)據(jù)收發(fā)器的最小模式系統(tǒng)中，允許收發(fā)器和系統(tǒng)數(shù)據(jù)總線進(jìn)行數(shù)據(jù)傳送。,13、HOLD（輸入）：總線請(qǐng)求信號(hào) 。當(dāng)系統(tǒng)中CPU之外的總線主設(shè)備要求使用總線時(shí)，通過(guò)HOLD引腳向CPU發(fā)出請(qǐng)求。

16、 14、HLDA（輸出）：總線請(qǐng)求響應(yīng)信號(hào) 。當(dāng)HLDA有效（高電平）時(shí)，表示CPU對(duì)總線請(qǐng)求主設(shè)備作出響應(yīng)，同意讓出總線，與CPU相連的三態(tài)引腳都被浮置為高阻態(tài)。 15、MN/MX*：工作模式選擇信號(hào)。,三、其它,1、CLK：8086時(shí)鐘信號(hào) 。 2、Vcc：電源。8086用單一的+5V電壓。 3、GND：地線。,“引腳”小結(jié),CPU引腳是系統(tǒng)總線的基本信號(hào) 可以分成三類信號(hào)： 16位數(shù)據(jù)線：D0D16 20位地址線：A0A19 控制線： ALE、IO/M*、WR*、RD*、READY INTR、INTA*、NMI，HOLD、HLDA RESET、CLK、Vcc、GND,2.3 8086CP

17、U的工作模式,當(dāng)把8086CPU與存儲(chǔ)器和外設(shè)構(gòu)成一個(gè)計(jì)算機(jī)系統(tǒng)時(shí)，根據(jù)所連的存儲(chǔ)器和外設(shè)的規(guī)模，8086具有兩種不同的工作模式，即最小模式和最大模式。8086到底工作在最大模式還是最小模式，由硬件設(shè)計(jì)決定。,最小模式硬件連接特點(diǎn)： MN/MX*接高電平（+5V），決定了8086工作在最小模式 有3片8282或74LS373，用來(lái)做地址鎖存器 當(dāng)系統(tǒng)中所連存儲(chǔ)器和外設(shè)較多時(shí)，需要增加數(shù)據(jù)總線的驅(qū)動(dòng)能力，要用兩片8286/8287作為總線（數(shù)據(jù)）收發(fā)器 有一片8284A，作為時(shí)鐘發(fā)生器,1.地址鎖存器8282或74LS373,具有三態(tài)輸出的TTL電平鎖存器 STB 電平鎖存引腳 OE* 輸出允許

18、引腳,8282,8282與8086的連接,74LS373,具有三態(tài)輸出的TTL電平鎖存器 LE 電平鎖存引腳 OE* 輸出允許引腳,2.數(shù)據(jù)收發(fā)器8286,8位雙向緩沖器 控制端連接在一起， 低電平有效 可以雙向?qū)?輸出與輸入同相,OE*0，導(dǎo)通 T1 AB T0 AB OE*1，不導(dǎo)通,3.時(shí)鐘發(fā)生器8284,最小模式的總線形成,（1）20位地址總線 采用3個(gè)三態(tài)地址鎖存器8282進(jìn)行鎖存和驅(qū)動(dòng) （2）16位數(shù)據(jù)總線 采用2個(gè)數(shù)據(jù)收發(fā)器8286進(jìn)行驅(qū)動(dòng) （3）系統(tǒng)控制信號(hào) 由8086引腳直接提供,AD15 AD8,T OE*,8286,D15 D8,BHE*,BHE*,2.4 8086CPU的基本總線控制時(shí)序,指令周期 執(zhí)行一條指令所需的時(shí)間。一個(gè)指令周期由一個(gè)或幾個(gè)總線周期組成。 總線周期 通過(guò)總線對(duì)存儲(chǔ)器或I/O接口進(jìn)行一次訪問所需要的時(shí)間。一般包括4個(gè)時(shí)鐘周期。 時(shí)鐘周期 一個(gè)時(shí)鐘脈沖所持續(xù)的時(shí)間。 4個(gè)時(shí)鐘周期編號(hào)為T1、T2、T3和T4 總線周期中的時(shí)鐘周期也被稱作“T狀態(tài)” 等待周期： 是在一個(gè)總線周期的T3和T4之間，CPU根據(jù)