9、北郵2017年電子電路模擬題及答案

1、.北京郵電大學電子電路（802）模擬試題 模擬部份一：判斷題（每小題2分，共10分）（1）在N型半導體中如果摻入足夠量的三價元素，可將其改型為P型半導體。（ ）（2）因為N型半導體的多子是自由電子，所以它帶負電。（ ）（3）PN結(jié)在無光照、無外加電壓時，結(jié)電流為零。（ ）（4）處于放大狀態(tài)的晶體管，集電極電流是多子漂移運動形成的。（ ）（5） 在正弦波振蕩電路中，若電路結(jié)構(gòu)和參數(shù)已經(jīng)給定，并可以穩(wěn)定的產(chǎn)生正弦振蕩，則其振蕩頻率是唯一的。（ ）二：選擇填空題（每小題2分，共20分）（1）對于放大電路，所謂開環(huán)是指 。 A無信號源 B無反饋通路 C無電源 D無負載 而所謂閉環(huán)是指 。 A考慮信號源

2、內(nèi)阻 B存在反饋通路 C接入電源 D接入負載（2）在輸入量不變的情況下，若引入反饋后 ，則說明引入的反饋是負反饋。 A輸入電阻增大 B輸出量增大 C凈輸入量增大 D凈輸入量減?。?）直流負反饋是指 。 A直接耦合放大電路中所引入的負反饋 B只有放大直流信號時才有的負反饋 流 C在直流通路中的負反饋（4）交負反饋是指 。 A阻容耦合放大電路中所引入的負反饋 B只有放大交流信號時才有的負反饋 C在交流通路中的負反饋（5）為了避免50Hz電網(wǎng)電壓的干擾進入放大器，應選用 濾波電路。（6）已知輸入信號的頻率為10kHz12kHz，為了防止干擾信號的混入，應選用 濾波電路 。（7）為了獲得輸入電壓中的低

3、頻信號，應選用 濾波電路 。A帶阻 B帶通 C低通 (8) 理 想 運 算 放 大 器 的 兩 個 輸 入 端 的 輸 入 電 流 等 于 零， 其 原 因 是（ ）。A 同 相 端 和 反 相 端的 輸 入 電 流 相 等 而 相 位 相 反B 運 放 的 差 模 輸 入 電 阻 接 近 無 窮 大C 運 放 的 開 環(huán) 電 壓 放 大 倍 數(shù) 接 近 無 窮 大(9)在 運 算 放 大 器 電 路 中， 引 入 深 度 負 反 饋 的 目 的 之 一 是 使 運 放 ( )。A 工 作 在 線 性 區(qū) ， 降 低 穩(wěn) 定 性B 工 作 在 非 線 性 區(qū) ， 提 高 穩(wěn) 定 性C 工 作

4、在 線 性 區(qū) ， 提 高 穩(wěn) 定 性（10）電路中D1和D2管的作用是消除 。A飽和失真 B截止失真 C交越失真三：計算題（每小題15分，共45分）例3 在如圖所示的電路中，A1和A2為理想運放，電容的初始電壓vc(0)=0。（1）寫出Vo與Vi1、Vi2和Vi3之間的關(guān)系式；（2）寫出當電路中的電阻R1=R2=R3=R4=R5=R6=R時，輸出電壓Vo的表達式。+- 數(shù)字部分一判斷題：(10分)（在本題下方的表格中對應題號填入或）1.電路的輸出僅取決于電路當前的輸入，該電路為組合邏輯電路。2.由與、或、非門電路構(gòu)成的邏輯電路一定是組合邏輯電路。3.TTL與非邏輯門的某輸入端懸空時，可認為輸

5、入是邏輯“1”。4.若讓TTL電路的某輸入端接低電平，可直接接地或通過任意阻值的電阻接地.5.OC門的輸出相互連接并接上拉電阻后，實現(xiàn)“線或”功能。二選擇填空題（20分，每空2分）（將正確答案填入本題下方的表格中，可能為多選題。）1若輸入AB均為1時，輸出F0，否則輸出F1，輸入和輸出之間的邏輯關(guān)系為：（ ）。（A）異或(B)同或(C)與非(D)或非2在圖2-1的TTL門電路中，輸出為高電平的有（ ）5已知某TTL門電路的輸出端最大灌電流負載能力為4mA，最大拉電流負載能力為2mA。其輸入端低電平的輸入最大電流為-1mA(流出輸入端)，輸入端高電平時的輸入最大電流為0.1mA(流入輸入端)，該

6、門電路的扇出系數(shù)為：（）(A) 40 (B) 4 (C)20 (D) 26十進制數(shù)58對應的等值二進制數(shù)是()（A）(101011)2（B）(111010)2 （C）(110011)2（D）(100010)27用以下( )電路構(gòu)成模8 計數(shù)器時，實現(xiàn)脈沖分配器的譯碼電路最簡單?(A)同步計數(shù)器(B)異步計數(shù)器(C)環(huán)形計數(shù)器(D)扭環(huán)形計數(shù)器三組合邏輯分析設計（10分）邏輯電路見圖3-1，輸入變量為A、B、C、D（包括反變量），輸出端為F。要求：（1）根據(jù)邏輯圖寫出輸出F的表達式。（2）采用卡諾圖法簡化該電路，寫出最簡與或表達式。（3）用最少的或非門實現(xiàn)上述邏輯函數(shù)，畫出邏輯圖。四中規(guī)模組合邏

7、輯設計（15分）試用八選一數(shù)據(jù)選擇器實現(xiàn)表5-1所示的邏輯功能。數(shù)據(jù)選擇器的A2A1A0為地址輸入端，D0D7為數(shù)據(jù)輸入端，要求使用A2A1A0分別接輸入信號ABC。數(shù)據(jù)選擇器的輸出邏輯函數(shù)式為：要求完成：（1）在給出的真值表中填入輸出值（表5-2）；（2）在圖5-1所示片腳圖上標明D0D7的輸入信號。五同步時序電路分析（10分）圖下為一同步時序電路，（1）作為計數(shù)器時，該電路為幾進制計數(shù)器？（2）作出狀態(tài)轉(zhuǎn)移圖。（3）能否自啟動？（4）作為序列信號發(fā)生器時，從Q2輸出的信號序列是什么？（設初始狀態(tài)為000）六中規(guī)模時序邏輯設計（10 分）74LS561 為四位二進制同步加法計數(shù)器。功能表如表7-1 所示（QD 為高位輸出）。其中OC 為輸出高阻控制端， RCO為與時鐘同步的進位輸出，進入1111 狀態(tài)后由RCO端輸出負脈沖。表7-1 74LS561 功能表請使用最少外圍邏輯器件，采用同步預置法、異步復位法分別實現(xiàn)九進制計數(shù)器，在對應的圖上畫出連接線；標出控制端的電平、預置法（作為預置控制信號）實現(xiàn)時的預置值；采用復位法實現(xiàn)計數(shù)器時，外部器件要求使用與非門。參考答案模擬部份一 判斷題（1） （2） （3） （4） （5） 二：選擇填空題（1）B,B （2）D （3）C （4）C （5） 帶阻 （6）帶通 （7）C （8）B