CMOS集成電路制造工藝流程

1、.陜西國防工業(yè)職業(yè)技術(shù)學(xué)院課程報告課 程 微電子產(chǎn)品開發(fā)與應(yīng)用 論 文 題 目 CMOS集成電路制造工藝流程 班 級 電子3141 姓名及學(xué)號 王京（24#） 任 課 教 師 張喜鳳 目錄摘要2引言2關(guān)鍵詞21.CMOS器件21.1分類22.CMOS集成技術(shù)發(fā)展23.CMOS基本的制備工藝過程33.1襯底材料的制備34.主要工藝技術(shù)35.光刻36. 刻蝕36.1濕法刻蝕36.2干法刻蝕47.CMOS工藝的應(yīng)用4舉例4CMOS集成電路制造工藝流程摘要：本文介紹了CMOS集成電路的制造工藝流程，主要制造工藝及各工藝步驟中的核心要素，及CMOS器件的應(yīng)用。引言：集成電路的設(shè)計與測試是當(dāng)代計算機(jī)技術(shù)研

2、究的主要問題之一。硅雙極工藝面世后約3年時間，于1962年又開發(fā)出硅平面MOS工藝技術(shù)，并制成了MOS集成電路。與雙極集成電路相比，MOS集成電路的功耗低、結(jié)構(gòu)簡單、集成度和成品率高，但工作速度較慢。由于它們各具優(yōu)劣勢，且各自有適合的應(yīng)用場合，雙極集成工藝和MOS集成工藝便齊頭平行發(fā)展。關(guān)鍵詞：工藝技術(shù)，CMOS制造工藝流程 1. CMOS器件CMOS器件，是NMOS和PMOS晶體管形成的互補(bǔ)結(jié)構(gòu)，電流小，功耗低，早期的CMOS電路速度較慢，后來不斷得到改進(jìn)，現(xiàn)已大大提高了速度。1.1分類CMOS器件也有不同的結(jié)構(gòu)，如鋁柵和硅柵CMOS、以及p阱、n阱和雙阱CMOS。鋁柵CMOS和硅柵CMOS

3、的主要差別，是器件的柵極結(jié)構(gòu)所用材料的不同。P阱CMOS，則是在n型硅襯底上制造p溝管，在p阱中制造n溝管，其阱可采用外延法、擴(kuò)散法或離子注入方法形成。該工藝應(yīng)用得最早，也是應(yīng)用得最廣的工藝，適用于標(biāo)準(zhǔn)CMOS電路及CMOS與雙極npn兼容的電路。N阱CMOS，是在p型硅襯底上制造n溝晶體管，在n阱中制造p溝晶體管，其阱一般采用離子注入方法形成。該工藝可使NMOS晶體管的性能最優(yōu)化，適用于制造以NMOS為主的CMOS以及E/DNMOS和p溝MOS兼容的CMOS電路。雙阱CMOS，是在低阻n襯底上再外延一層中高阻n硅層，然后在外延層中制造n阱和p阱，并分別在n、p阱中制造p溝和n溝晶體管，從而使

4、PMOS和NMOS晶體管都在高阻、低濃度的阱中形成，有利于降低寄生電容，增加跨導(dǎo)，增強(qiáng)p溝和n溝晶體管的平衡性，適用于高性能電路的制造。2.CMOS集成技術(shù)發(fā)展 從MOS工藝集成技術(shù)發(fā)展歷史上看，也經(jīng)歷了從簡單到復(fù)雜的發(fā)展過程，如陸續(xù)推出了p溝硅柵MOS工藝、p溝鋁柵MOS工藝、n溝硅柵MOS工藝、n溝硅柵E/DMOS工藝、高性能短溝MOS（HMOS）工藝等，它們都各具優(yōu)劣勢，在不同時期、不同領(lǐng)域得到了應(yīng)用。隨著集成電路的集成度提高，功耗問題日益突出，普通MOS工藝已不能滿足大規(guī)模和超大規(guī)模集成系統(tǒng)制造的需要，于是早在1963年開發(fā)出的硅CMOS集成工藝終于有了廣泛應(yīng)用的機(jī)會。雖然CMOS工藝

5、比NMOS工藝復(fù)雜，早期的CMOS器件性能也較差，但CMOS器件的功耗極低，集成度也高，用以制造數(shù)字LSI和VLSI集成電路可很好地解決最迫切的功耗問題，因而在數(shù)字LSI和VLSI集成電路的制造中首先得到廣泛應(yīng)用，并得到快速發(fā)展，特別是自20世紀(jì)80年代以來，更成為CPU、RAM、ROM等VLSI的主導(dǎo)制造工藝，并替代了NMOS工藝。3.CMOS基本的制備工藝過程CMOS集成電路的制備工藝是一個非常復(fù)雜而又精密的過程，它由若干單項制備工藝組合而成。3.1襯底材料的制備任何集成電路的制造都離不開襯底材料單晶硅。制備單晶硅有兩種方法：懸浮區(qū)熔法和直拉法。4.主要工藝技術(shù)熱氧化；擴(kuò)散,摻雜（熱擴(kuò)散摻

6、雜，離子注入摻雜）；5.光刻 光刻是集成電路制造過程中復(fù)雜和關(guān)鍵的工藝之一。光刻的主要工藝步驟包括：光刻膠的涂覆，掩模與曝光，光刻膠顯影，腐蝕和膠剝離。6. 刻蝕6.1濕法刻蝕濕法刻蝕是將刻蝕材料浸泡在腐蝕液內(nèi)進(jìn)行腐蝕的技術(shù)。它是一種純化學(xué)刻蝕，具有優(yōu)良的選擇性，它刻蝕完當(dāng)前薄膜就會停止，而不會損壞下面一層其他材料的薄膜。6.2干法刻蝕干法刻蝕是以等離子體進(jìn)行薄膜刻蝕的技術(shù)。這些工藝具有各向異性刻蝕和選擇性刻蝕的特點。7.CMOS工藝的應(yīng)用隨著整機(jī)系統(tǒng)繼續(xù)向高速度、低功耗、低電壓和多媒體、網(wǎng)絡(luò)化、移動化的發(fā)展，對集成電路的要求越來越高，不斷推動著集成電路工藝技術(shù)的迅速發(fā)展，目前先進(jìn)的硅CMOS

7、集成工藝已進(jìn)入90納米和65納米領(lǐng)域。隨著亞微米、深亞微米、納米CMOS工藝技術(shù)的發(fā)展，為數(shù)字電路提供了更快、更大密度的電路集成，也為模擬電路提供了更高性能的模擬開關(guān)和模擬電路應(yīng)用的多晶硅氧化物多晶硅電容，加上CMOS工藝簡單、功耗低、集成度高、芯片尺寸小、成本低等特點，CMOS工藝不僅是數(shù)字電路的主導(dǎo)工藝技術(shù)，而且已不斷在模擬和混合信號電路集成中得到應(yīng)用，如含有模擬和數(shù)字電路的微控制器從20世紀(jì)90年代中期以來已全部采用CMOS工藝制造，自2003年以來CMOS工藝也成為一些通用低功耗A/D轉(zhuǎn)換器的主流制造工藝。無線通訊系統(tǒng)由高頻和中頻模擬電路及數(shù)字信號處理電路構(gòu)成。過去，一般高頻模擬電路部

8、分采用GaAs或硅雙極工藝技術(shù)制造，中頻模擬電路部分采用硅BiCMOS工藝技術(shù)制造，其它（如DSP）采用硅CMOS工藝技術(shù)制造。但是，由于現(xiàn)代通訊系統(tǒng)涉及到聲音、數(shù)據(jù)、圖像等多媒體信息，如果繼續(xù)采用這種制造模式來實現(xiàn)高頻、低功耗、低噪聲、低失真、小型化、低價格等性能特點的通訊系統(tǒng)電路，已遠(yuǎn)遠(yuǎn)不能滿足應(yīng)用需要。因此，推動了工藝集成技術(shù)的繼續(xù)發(fā)展和競爭。隨著CMOS工藝技術(shù)的快速進(jìn)步，在新的技術(shù)競爭中，硅CMOS集成工藝已成為最具綜合技術(shù)優(yōu)勢的競爭對手之一。舉例. N阱硅柵CMOS集成電路制造工藝的主要流程（1）生長一層SiO2。（2）在SiO2上涂光刻膠，光刻N(yùn)阱摻雜窗口（一次光刻）。（3）用H

9、F刻蝕窗口處的SiO2，去膠。（4）在窗口處注入N型雜質(zhì)。（5）形成N阱，去除硅片上的SiO2。（6）生長一層SiO2，再生長一層Si3N4。光刻場區(qū)（二次光刻），刻蝕場區(qū)的Si3N4，去膠。由于Si3N4和Si之間的應(yīng)力較大，而SiO2與Si和Si3N4之間的應(yīng)力較小，所以用SiO2作為過渡層。（7）生長場區(qū)SiO2（場氧）。CMOS工藝之所以不象NMOS工藝那樣直接生長場氧，一是因為CMOS工藝比NMOS工藝出現(xiàn)得晚，更先進(jìn)；二是因為生長場氧時間很長，會消耗很多硅，這樣會使有源區(qū)邊緣產(chǎn)生很高的臺階，給以后臺階覆蓋帶來困難，臺階太高會產(chǎn)生覆蓋死角。（8）去除Si3N4和有源區(qū)處的SiO2。（9）重新生長一層薄薄的SiO2（柵氧）。（10）生長一層多晶硅。（11）光刻多晶硅柵極（三次光刻）。（12）刻蝕柵極以外的多晶硅，去膠。（13）光刻P+離子注入窗口（四次光刻），刻蝕窗口處的SiO2，去膠。在窗口處注入P型雜質(zhì)，形成PMOS的源漏區(qū)和襯底歐姆接觸。生長SiO2。（14）光刻N(yùn)+離子注入窗口（五次光刻），刻蝕 窗口處的SiO2，去