計(jì)算機(jī)組成原理第五版 白中英詳細(xì)第3章習(xí)題參考答案

1、第3章習(xí)題參考答案 1、設(shè)有一個(gè)具有20位地址和32位字長(zhǎng)的存儲(chǔ)器，問(wèn) (1) 該存儲(chǔ)器能存儲(chǔ)多少字節(jié)的信息？ (2) 如果存儲(chǔ)器由512K8位SRAM芯片組成，需要多少片？ (3) 需要多少位地址作芯片選擇？ 解： 3220 該存儲(chǔ)器能存儲(chǔ)：(1) 字節(jié)4M?2? 82020?2322?32?8片 (2) 需要 19512K?82?8(3) 用512K?8位的芯片構(gòu)成字長(zhǎng)為32位的存儲(chǔ)器，則需要每4片為一組進(jìn)行字長(zhǎng)的位數(shù)擴(kuò)展，然后再由2組進(jìn)行存儲(chǔ)器容量的擴(kuò)展。所以只需一位最高位地址進(jìn)行芯片選擇。 2、已知某64位機(jī)主存采用半導(dǎo)體存儲(chǔ)器，其地址碼為26位，若使用4M8位的DRAM芯片組成該機(jī)所

2、允許的最大主存空間，并選用內(nèi)存條結(jié)構(gòu)形式，問(wèn)； (1) 若每個(gè)內(nèi)存條為16M64位，共需幾個(gè)內(nèi)存條? (2) 每個(gè)內(nèi)存條內(nèi)共有多少DRAM芯片? (3) 主存共需多少DRAM芯片? CPU如何選擇各內(nèi)存條? 解： 26?642?4條內(nèi)存條 (1) 共需 16M?6416M?64個(gè)芯片 (2) 每個(gè)內(nèi)存條內(nèi)共有32? 4M?826?6464M2?64?128個(gè)RAM芯片，(3) 主存共需多少 共有4個(gè)內(nèi)存條，故 4M?84M?8CPU選擇內(nèi)存條用最高兩位地址A和A通過(guò)2：4譯碼器實(shí)現(xiàn)；其余的24根2524地址線用于內(nèi)存條內(nèi)部單元的選擇。 3、用16K8位的DRAM芯片構(gòu)成64K32位存儲(chǔ)器，要求

3、： (1) 畫(huà)出該存儲(chǔ)器的組成邏輯框圖。 (2) 設(shè)存儲(chǔ)器讀/寫(xiě)周期為0.5S，CPU在1S內(nèi)至少要訪問(wèn)一次。試問(wèn)采用哪種刷新方式比較合理?兩次刷新的最大時(shí)間間隔是多少?對(duì)全部存儲(chǔ)單元刷新一遍所需的實(shí)際刷新時(shí)間是多少? 解： (1) 用16K8位的DRAM芯片構(gòu)成64K32位存儲(chǔ)器，需要用64K?32?4?4?16個(gè)芯片，其中每4片為一組構(gòu)成16K32位進(jìn)行字長(zhǎng)位 16K?8數(shù)擴(kuò)展(一組內(nèi)的4個(gè)芯片只有數(shù)據(jù)信號(hào)線不互連分別接D?D、D?D、15870作為模塊內(nèi)各)，需要低14位地址(A?AD?D和D?D，其余同名引腳互連)132423163104引腳輸入；然后再由個(gè)芯片的內(nèi)部單元地址分成行、列

4、地址兩次由A?A60組中選擇4通過(guò)2：4譯碼器實(shí)現(xiàn)組進(jìn)行存儲(chǔ)器容量擴(kuò)展，用高兩位地址A、A1514 一組。畫(huà)出邏輯框圖如下。 ?AA130 AA?A ?AA?A A?A 60000666 D DDD RAS 7000?70?7?7?CPU (1) (13) (5) (9) D D DD 158?15?8158?815?(2) (14) (6) (10) D DD D23161616?23?2323?16(3) (11) (7) (15) D D DD3131242424?31?31?24?(4) (12) (8) (16) WE WE WE WE WE RAS RAS RAS D?D310RA

5、S 0RAS A 2-4 114RAS 2 A 譯碼15RAS 3 (2) 設(shè)刷新周期為2ms，并設(shè)16K?8位的DRAM結(jié)構(gòu)是128?128?8存儲(chǔ)陣列，則對(duì)所有單元全部刷新一遍需要128次(每次刷新一行，共128行) 若采用集中式刷新，則每2ms中的最后128?0.5?s=64?s為集中刷新時(shí)間， 不能進(jìn)行正常讀寫(xiě)，即存在64?s的死時(shí)間 若采用分散式刷新，則每1?s只能訪問(wèn)一次主存，而題目要求CPU在1S 內(nèi)至少要訪問(wèn)一次，也就是說(shuō)訪問(wèn)主存的時(shí)間間隔越短越好，故此方法也不是最適合的 比較適合采用異步式刷新： 2ms?，可取采用異步刷新方式，則兩次刷新操作的最大時(shí)間間隔為s15.625?1

6、2815.5?s；對(duì)全部存儲(chǔ)單元刷新一遍所需的實(shí)際刷新時(shí)間為：15.5?s?128=1.984ms；采用這種方式，每15.5?s中有0.5?s用于刷新，其余的時(shí)間用于訪存(大部分時(shí)間中1?s可以訪問(wèn)兩次內(nèi)存)。 4、有一個(gè)1024K32位的存儲(chǔ)器，由128K8位的DRAM芯片構(gòu)成。問(wèn)： (1) 總共需要多少DRAM芯片? (2) 設(shè)計(jì)此存儲(chǔ)體組成框圖。 (3) 采用異步刷新方式，如單元刷新間隔不超過(guò)8ms，則刷新信號(hào)周期是多少? 解： 1024K?32?8?4?32片，每4需要(1) 片為一組，共需8組 8?K128(2) 設(shè)計(jì)此存儲(chǔ)體組成框圖如下所示。 A?A 160CPU WE D?D31

7、0CPU A17 A18 A19D?D3116CPU W/R A?A 170D?D150RAS RAS CS RASA?0AD0D8 8 ?7 ?15 RASRAS256K256KDDDDDDDDCS ?708?15 256K256KRASRAS?16 ?16 DDDDD0?7?158 23 31 ?16 RASRASD16D031? 15?D?0D8? 7 15 A 16(1) (5) (9) (13) (2) (3) (4) WE 0(17) (18) (19) (20) WE 4256K?16 A?A170W/R W/R 256K16 ? DD?150(6) (10) (11) (7)

8、(12) (8) WE WE 21(21) (25) (22) (26) (23) (27) (24) (28) 6CS ?16 (14) (15) (16) WE 3(29) (30) (31) (32) WE 7 D?1623D?3124D 0?7D?158DDCS 16?2324?31 0?7158? D23?1616? D31?2424?D 7?70?0D 15?15?88256KDDD D23?16?232316?2316?16 D31?313124?243124?24A?0256K?16 ?16 53-8 譯碼 RASRASRASRASRASRASRASRAS 0 1 2 3 4

9、5 6 7Y 則如果選擇一結(jié)構(gòu)，?8芯片的存儲(chǔ)陣列為512?256(3) 設(shè)該128K?8位的DRAM個(gè)存儲(chǔ)元同時(shí)進(jìn)行，那么該行上的2048個(gè)行地址進(jìn)行刷新，刷新地址為A?A80采用512次刷新操作。，即要在8ms內(nèi)進(jìn)行刷新，要求單元刷新間隔不超過(guò)8msms8?進(jìn)行一次， ?s。異步刷新方式時(shí)需要每隔可取刷新信號(hào)周期為15.5s15.625? 512 芯片有兩個(gè)控SRAM1024K32位的存儲(chǔ)器。要求用256Kl6位SRAM芯片設(shè)計(jì)5、時(shí)執(zhí)行寫(xiě)操W/R=01時(shí)執(zhí)行讀操作，當(dāng)制端：當(dāng)CS有效時(shí)，該片選中。當(dāng)W/R 作。 解：32K?1024片?8?4?2 片組，每組片，分為42，共需8 16?2

10、56K，所AA），字長(zhǎng)為32，故地址長(zhǎng)度為20位（即所設(shè)計(jì)的存儲(chǔ)器單元數(shù)為1M019。AA）18字長(zhǎng)為，16位，故占用的地址長(zhǎng)度為位（256K用芯片存儲(chǔ)單元數(shù)為017 由此可用字長(zhǎng)位數(shù)擴(kuò)展與字單元數(shù)擴(kuò)展相結(jié)合的方法組成組成整個(gè)存儲(chǔ)器相連，D個(gè)芯片的數(shù)據(jù)線，一個(gè)與數(shù)據(jù)總線的：同一組中字長(zhǎng)位數(shù)擴(kuò)展2D015一個(gè)與DD相連；其余信號(hào)線公用(地址線、片選信號(hào)、讀寫(xiě)信號(hào)同名引腳互1631連) 字單元數(shù)擴(kuò)展：4組RAM芯片，使用一片2:4譯碼器，各組除片選信號(hào)外，其余信號(hào)線公用。其存儲(chǔ)器結(jié)構(gòu)如圖所示 0Y 2-4 1 A18Y 譯碼2Y 3 A19 2 16位的E位的只讀存儲(chǔ)器，試問(wèn)：PROM芯片組成12

11、8K6、用32K8? (1) 數(shù)據(jù)寄存器多少位? (2) 地址寄存器多少位2? PROM(3) 共需多少個(gè)E芯片 (4) 畫(huà)出此存儲(chǔ)器組成框圖。 位系統(tǒng)16位數(shù)據(jù)，所以數(shù)據(jù)寄存器16解：(1) 17 2 ，所以地址寄存器17位 (2) 系統(tǒng)地址128K16K?128片84?2?共需(3) 片組，每組，分為42 832K? (4) 組成框圖如下 數(shù)據(jù)寄存器CPU W/R 地址 寄存器注：各芯片組內(nèi)部的單元地址是 D D15?815?8 D7?0CS CS CS Y0Y1AY15A16 0 1 0 Y 21 RAM1 0 1 7FFFH 6000H?Y 3RAM2 0 9FFFH Y4RAM3 0

12、 BFFFH Y51 RAM4 DFFFH Y61 RAM5 FFFFH Y7RAM12片由全00?32K32K?32K?32K8 8 8 8 ?AA1400 1 8000H? CS W/R W/R 1 1 A000H?0 1 C000H? ?32K?32K?32K32K8 8 8 8 D?D701 1 E000H? ?RAM5各由8K?8芯片組成，進(jìn)行字長(zhǎng)位擴(kuò)展 D7?0 2-4 譯碼2 AA到全1 12 Y3 ?A10 區(qū)域?，F(xiàn)在再用一的ROM7某機(jī)器中，已知配有一個(gè)地址空間為0000H?3FFFH芯。假設(shè)RAMl6位的RAM區(qū)域，起始地為6000HRAM個(gè)芯片(8K8)形成40K WEC

13、S，控D?A，數(shù)據(jù)總線為片有D和?信號(hào)控制端。CPU的地址總線為A015150 W/R (訪存)，要求： (讀/寫(xiě))制信號(hào)為，MREQ(1) 畫(huà)出地址譯碼方案。 (2) 將ROM與RAM同CPU連接。 解： (1) 由于RAM芯片的容量是8K8，要構(gòu)成40K16的RAM區(qū)域，共需要 40K?1613，故低位地址為13位：8K=2片；AA ，分為5組，每組2片102?5?012 8K?8每組的2片位并聯(lián)，進(jìn)行字長(zhǎng)的位擴(kuò)展 有5組RAM芯片，故用于組間選擇的譯碼器使用3:8譯碼器，用高3位地址AA1315作譯碼器的選擇輸入信號(hào) 地址分配情況： 各芯片組 各組地址區(qū)間 A A A Y 的有效輸出13

14、8131514i0 0 0 Y 0ROM 3FFFH ?0000H1 0 0 Y 1 (2) ROM、RAM與CPU的連接如圖： ?CPU ROM 8 8K?8K?8 ?8 8K8K?8 ?8 8KCS CS CS CS CS ?8 16K A?AOE 120WE R/ W ?AA120 AA?120WE 8 8K?8K?8 8 8K?8 8K?8 8K?CS CS CS CS CS DD?70 D158? D158? Y0E MREQ Y13-8 Y A2 Y153 Y 譯碼4 A Y145 Y A613 Y7 ，分別用順序和交叉方式m=8，字長(zhǎng)為64位，模塊數(shù)64M8、設(shè)存儲(chǔ)器容量為。?6

15、4位，總線傳送周期，=50ns數(shù)據(jù)總線寬度為100nsT進(jìn)行組織。存儲(chǔ)周期，? 求：順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬各是多少 解： 個(gè)字的信息總量都是：m = 8順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出q = 64位8 = 512位 順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出8個(gè)字所需的時(shí)間分別是： -7s 10100ns = 8t = mT = 81 t = T+(m-1) = 100ns+750ns = 450 ns 2-7 s 10= 4.5 順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬分別是： -77位/s )=6410 W=q/t=512/(810 11-77 位/s )=113.8=512/(4.5 W=q/t1010 2

16、2 9、CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為2420次，主存完成存取的次數(shù)為80次，已知cache存儲(chǔ)周期為40ns，主存存儲(chǔ)周期為240ns，求cache主存系統(tǒng)的效率和平均訪問(wèn)時(shí)間。 解：cache的命中率： N2420c?96h?.8% N?N2420?80mc主存慢于Cache的倍率： t240m?r?6 t40cCache/主存系統(tǒng)的效率： 11?86?.2%e r?(1?r)h6?5?0.968平均訪問(wèn)時(shí)間： t40c ns.4t?46 ae0.862 10、已知cache存儲(chǔ)周期40ns，主存存儲(chǔ)周期200ns，cache/主存系統(tǒng)平均訪問(wèn)時(shí)間為50ns，求cache

17、的命中率是多少? 解：已知cache主存系統(tǒng)平均訪問(wèn)時(shí)間t=50ns at?h?t?(1?h)t 由于mact?t200?50am?93.h?75% 所以有 t?t200?40cm 11、某計(jì)算機(jī)采用四體交叉存儲(chǔ)器，今執(zhí)行一段小循環(huán)程序，此程序放在存儲(chǔ)器的連續(xù)地址單元中，假設(shè)每條指令的執(zhí)行時(shí)間相等，而且不需要到存儲(chǔ)器存取數(shù)據(jù)，請(qǐng)問(wèn)在下面兩種情況中（執(zhí)行的指令數(shù)相等），程序運(yùn)行的時(shí)間是否相等。 (1) 循環(huán)程序由6條指令組成，重復(fù)執(zhí)行80次。 次。60條指令組成，重復(fù)執(zhí)行8循環(huán)程序由(2) 解：設(shè)取指周期為T(mén)，總線傳送周期為，每條指令的執(zhí)行時(shí)間相等，并設(shè)為t，0存儲(chǔ)器采用四體交叉存儲(chǔ)器，且程序存

18、放在連續(xù)的存儲(chǔ)單元中，故取指令操作采用流水線存取方式，兩種情況程序運(yùn)行的總的時(shí)間分別為： (1) t = (T+5+6t)*80 = 80T+400+480 t0 0(2) t = (T+7+8t)*60 = 60T+420+480 t 00所以不相等 12、一個(gè)由主存和Cache組成的二級(jí)存儲(chǔ)系統(tǒng)，參數(shù)定義如下：T為系統(tǒng)平均存a取時(shí)間，T為Cache的存取時(shí)間，T為主存的存取時(shí)間，H為Cache命中率，21請(qǐng)寫(xiě)出T與T、T、H參數(shù)之間的函數(shù)關(guān)系式。 21a解： T?H?T?(1?H)?T 21a 13、一個(gè)組相聯(lián)cache由64個(gè)行組成，每組4行。主存儲(chǔ)器包含4K個(gè)塊，每塊128個(gè)字。請(qǐng)表示

19、內(nèi)存地址的格式。 解： 19個(gè)字，故主存的地址共19位； 128個(gè)字，共有4K?128=2主存4K個(gè)塊，每塊共4K個(gè)塊，故塊地址為12位；每塊128個(gè)字，故塊內(nèi)的字地址為7位 Cache有64行，每組4行，共16組，故組號(hào)4位，組內(nèi)頁(yè)號(hào)2位 組相聯(lián)方式是組間直接映射，組內(nèi)全相聯(lián)映射方式； 所以主存的塊地址被分為兩部分：低4位為在cache中的組號(hào)，高8位為標(biāo)記字段，即19位內(nèi)存地址的格式如下： tag 組號(hào) 字地址 8位 4位 7位 14、有一個(gè)處理機(jī)，內(nèi)存容量1MB，字長(zhǎng)1B，塊大小16B，cache容量64KB，若cache采用直接映射式，請(qǐng)給出2個(gè)不同標(biāo)記的內(nèi)存地址，它們映射到同一個(gè)ca

20、che行。 解： 64KB12，行號(hào)為12位 Cache共有個(gè)行2? 16B采用直接映射方式，所以cache的行號(hào)i與主存的塊號(hào)j之間的關(guān)系為： ，m為cache的總行數(shù) mijmod?20位的內(nèi)存地址格式如下： tag 行號(hào) 字地址 4位 12位 4位 兩個(gè)映射到同一個(gè)cache行的內(nèi)存地址滿足的條件是：12位的行號(hào)相同，而4位的標(biāo)記不同即可，例如下面的兩個(gè)內(nèi)存地址就滿足要求： 0000 000000000000 0000=00000H與 0001 000000000000 0000=10000H 15、假設(shè)主存容量16M?32位，cache容量64K?32位，主存與cache之間以每塊4?

21、32位大小傳送數(shù)據(jù)，請(qǐng)確定直接映射方式的有關(guān)參數(shù)，并畫(huà)出主存地址格式。 解： 64K?32位14個(gè)行?2，行號(hào)為14位 由已知條件可知Cache共有 4?32位16M?32位22個(gè)塊?2，塊地址為22主存共有位，由行號(hào)和標(biāo)記組成 4?32位cache的行號(hào)i與主存的塊號(hào)j之間的關(guān)系為： ，m為cache的總行數(shù) mi?jmod設(shè)32位為一個(gè)字，且按字進(jìn)行編址，則 24位的內(nèi)存地址格式如下： tag 行號(hào) 字地址 8位 14位 2位 16. 下述有關(guān)存儲(chǔ)器的描述中，正確的是( B、D ) A. 多級(jí)存儲(chǔ)體系由Cache、主存和虛擬存儲(chǔ)器構(gòu)成 B. 存儲(chǔ)保護(hù)的目的是：在多用戶環(huán)境中，既要防止一個(gè)用

22、戶程序出錯(cuò)而破壞系統(tǒng)軟件或其它用戶程序，又要防止用戶訪問(wèn)不是分配給他的主存區(qū)，以達(dá)到數(shù)據(jù)安全與保密的要求。 C. 在虛擬存儲(chǔ)器中，外存和主存以相同的方式工作，因此允許程序員用比主存空間大得多的外存空間編程。 D. Cache和虛擬存儲(chǔ)器這兩種存儲(chǔ)器管理策略都利用了程序的局部性原理。 18虛擬段頁(yè)式存儲(chǔ)管理方案的特性為( D ) A.空間浪費(fèi)大、存儲(chǔ)共享不易、存儲(chǔ)保護(hù)容易、不能動(dòng)態(tài)連接。 B.空間浪費(fèi)小、存儲(chǔ)共享容易、存儲(chǔ)保護(hù)不易、不能動(dòng)態(tài)連接。 C.空間浪費(fèi)大、存儲(chǔ)共享不易、存儲(chǔ)保護(hù)容易、能動(dòng)態(tài)連接。 D.空間浪費(fèi)小、存儲(chǔ)共享容易、存儲(chǔ)保護(hù)容易、能動(dòng)態(tài)連接。 19. 某虛擬存儲(chǔ)器采用頁(yè)式存儲(chǔ)管

23、理，使用LRU頁(yè)面替換算法，若每次訪問(wèn)在一個(gè)時(shí)間單位內(nèi)完成，頁(yè)面訪問(wèn)序列如下：1、8、1、7、8、2、7、2、1、8、3、8、2、1、3、1、7、1、3、7。已知主存只允許放4個(gè)頁(yè)面，初始狀態(tài)時(shí)4個(gè)頁(yè)面是全空的，則頁(yè)面失效次數(shù)是_6_。 解答過(guò)程： LRU算法的思想：每頁(yè)設(shè)置一個(gè)計(jì)數(shù)器，每次命中一頁(yè)，該頁(yè)對(duì)應(yīng)的計(jì)數(shù)器清零，其他各頁(yè)的計(jì)數(shù)器加1；需要替換時(shí)，將計(jì)數(shù)值最大的頁(yè)換出，所以，對(duì)應(yīng)的訪問(wèn)過(guò)程及相應(yīng)的計(jì)數(shù)器的內(nèi)容、替換結(jié)果如下： 訪問(wèn) 序列 1 8 1 7 8 2 7 2 1 8 3 8 2 1 3 1 7 1 3 7 調(diào)入的頁(yè)a 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

24、 1 1 1 1 1 b 8 8 8 8 8 8 8 8 8 8 8 8 8 8 8 7 7 7 7 號(hào) c 7 7 7 7 7 7 7 3 3 3 3 3 3 3 3 3 3 d 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 各計(jì)數(shù)器的值 a 0 1 0 1 2 3 4 5 0 1 2 3 4 0 1 0 1 0 1 2 b 2 0 0 1 1 0 2 3 4 1 2 0 3 1 0 2 0 4 1 c 0 1 3 2 2 0 1 3 2 0 0 1 1 1 2 0 3 d 1 2 0 1 0 0 4 2 1 3 7 3 5 4 6 注：紅色標(biāo)注的頁(yè)是未命中的訪問(wèn)共6次 20.

25、 主存容量為4MB，虛存容量為1GB，則虛擬地址和物理地址各為多少位?如頁(yè)面大小為4KB，則頁(yè)表長(zhǎng)度是多少? 解： 主存容量為4MB，物理地址22位 虛存容量為1GB，虛擬地址30位 18=256K =1GB/ 4KB=2頁(yè)表長(zhǎng)度，即頁(yè)面數(shù) 21. 設(shè)某系統(tǒng)采用頁(yè)式虛擬存儲(chǔ)管理，頁(yè)表存放在內(nèi)存中。 (1) 如果一次內(nèi)存訪問(wèn)使用50ns，訪問(wèn)一次主存需用多少時(shí)間? (2) 如果增加TLB，忽略查找頁(yè)表項(xiàng)占用的時(shí)間，并且 75%的頁(yè)表訪問(wèn)命中TLB，內(nèi)存的有效訪問(wèn)時(shí)間是多少？ 解： (1) 若頁(yè)表存放在主存中，則要實(shí)現(xiàn)一次主存訪問(wèn)需兩次訪問(wèn)主存：一次是訪問(wèn)頁(yè)表，確定所存取頁(yè)面的物理地址；第二次才根

26、據(jù)該地址存取頁(yè)面數(shù)據(jù)。故訪問(wèn)一次主存的時(shí)間為502=100(ns) (2) 75%50+(1-75%) 250=62.5(ns) 22.某計(jì)算機(jī)的存儲(chǔ)系統(tǒng)由cache，主存和磁盤(pán)構(gòu)成。cache的訪問(wèn)時(shí)間為15ns；如果被訪問(wèn)的單元在主存中但不在cache中，需要用60ns的時(shí)間將其裝入cache，然后再進(jìn)行訪問(wèn)；如果被訪問(wèn)的單元不在主存中，則需要10ms的時(shí)間將其從磁盤(pán)中讀入主存，然后再裝入cache中并開(kāi)始訪問(wèn)。若cache的命中率為90%，主存的命中率為60%，求該系統(tǒng)中訪問(wèn)一個(gè)字的平均時(shí)間。 解：被訪問(wèn)的字在cache中的概率為0.9 不在cache中但在主存中的概率為：(1-0.9)

27、0.6=0.06 不在cache也不在主存中的概率為：(1-0.9)(1-0.6)=0.04 所以， 一個(gè)字的訪問(wèn)時(shí)間為： 6) 100.06+(15+60+100.04 0.9+(15+60)15=13.5+4.5+400003 =400021(ns) 23.某頁(yè)式存儲(chǔ)管理，頁(yè)大小為2KB，邏輯地址空間包含16頁(yè)，物理空間共有8頁(yè)，邏輯地址應(yīng)用多少位？主存物理空間有多大？ ，邏32KB，所以邏輯地址空間為2KB頁(yè)，頁(yè)大小為16解：邏輯地址空間包含輯地址應(yīng)用4+11=15位 物理空間共有8頁(yè)，頁(yè)大小為2KB，所以主存物理空間16KB 24.在一個(gè)分頁(yè)虛存系統(tǒng)中，用戶虛地址空間為32頁(yè)，頁(yè)長(zhǎng)1KB，主存物理為16KB。已知用戶程序有10頁(yè)長(zhǎng)，若虛頁(yè)0、1、2、3已經(jīng)被調(diào)入到主存8、7、4、10頁(yè)中，請(qǐng)問(wèn)虛地址0AC5和1AC5(十六進(jìn)制)對(duì)應(yīng)的物理地址是多少？ 解：頁(yè)長(zhǎng)1KB，所以頁(yè)內(nèi)地址為10位。 主存物理頁(yè)面數(shù)：16頁(yè)，共14位地址碼(其中頁(yè)面號(hào)4位，頁(yè)內(nèi)地址10位) 用戶虛地址空間：32頁(yè)，頁(yè)面號(hào)為0?31；共15位地址碼(其中頁(yè)面號(hào)5位，頁(yè)內(nèi)地址10位) 0AC5H=00010，1011000101B，頁(yè)面號(hào)為2，已被調(diào)入到主存頁(yè)