電工學(xué)電子技術(shù)第20章PPT課件

1、電 子 技 術(shù) 基 礎(chǔ),數(shù) 字 部 分,第20章 門(mén)電路和組合邏輯電路,20.1 脈沖信號(hào),20.2 基本門(mén)電路及其組合,20.5 邏輯代數(shù),20.4 CMOS門(mén)電路,20.3 TTL門(mén)電路,20.6 組合邏輯電路的分析與綜合,20.7 加法器,20.8 編碼器,20.9 譯碼器和數(shù)字顯示,20.10 數(shù)據(jù)分配器和數(shù)據(jù)選擇器,20.11 應(yīng)用舉例,1. 掌握基本門(mén)電路的邏輯功能、邏輯符號(hào)、真值表和邏輯表達(dá)式。了解 TTL門(mén)電路、CMOS門(mén)電路的特點(diǎn),3. 會(huì)分析和設(shè)計(jì)簡(jiǎn)單的組合邏輯電路,理解加法器、編碼器、譯碼器等常用組合邏輯 電路的工作原理和功能,5. 學(xué)會(huì)數(shù)字集成電路的使用方法,本章要求,

2、2. 會(huì)用邏輯代數(shù)的基本運(yùn)算法則化簡(jiǎn)邏輯函數(shù),第20章 門(mén)電路和組合邏輯電路,1 引 言 數(shù) 字 邏 輯 基 礎(chǔ),模擬信號(hào)與數(shù)字信號(hào),模擬信號(hào): 時(shí)間和幅度都連續(xù)的信號(hào),數(shù)字信號(hào): 時(shí)間和幅度都離散的信號(hào),數(shù)字信號(hào)常用“1”和“0”來(lái)表示（邏輯值,數(shù)字電路的分類,按功能分：組合邏輯電路和時(shí)序邏輯電路,按工藝分：TTL電路和CMOS電路,基本單元：邏輯門(mén)和存儲(chǔ)器,數(shù) 字 電 路,數(shù)字電路的應(yīng)用,數(shù)字電子計(jì)算機(jī)； 數(shù)控裝置、數(shù)字儀表； 數(shù)字通信、數(shù)字電視、數(shù)碼相機(jī)等,研究模擬電路主要注重電路輸入、輸出信號(hào)間的大小、相位關(guān)系，研究數(shù)字電路時(shí)則注重電路輸出、輸入間的邏輯關(guān)系,在模擬電路中，晶體管一般工

3、作在放大狀態(tài)；在數(shù)字電路中，三極管通常工作在飽和或截止?fàn)顟B(tài)，即開(kāi)關(guān)狀態(tài),數(shù)字電路的分析方法,因此研究數(shù)字電路不能采用模擬電路的分析方法。主要的分析工具是邏輯代數(shù)，電路的功能用真值表、邏輯表達(dá)式及波形圖等表示,基數(shù)（底數(shù)）：在一個(gè)數(shù)位上可使用的數(shù)碼符號(hào)的個(gè)數(shù)。如十進(jìn)制每個(gè)數(shù)位可使用的數(shù)碼符號(hào)為0、1、2、9，故其基數(shù)為10。 位權(quán)：某個(gè)數(shù)位上數(shù)碼為1時(shí)所表示的數(shù)值。如十進(jìn)制數(shù) 、102、101、100、 10-1、10-2 、 ，即十進(jìn)制數(shù)中各數(shù)位的權(quán)是基數(shù) 10 的冪,數(shù)制的基本概念,數(shù) 制,十 進(jìn) 制,任意一個(gè)十進(jìn)制數(shù) N可以表示成,若在數(shù)字電路中采用十進(jìn)制，必須要有十個(gè)電路狀態(tài)與十個(gè)基數(shù)相

4、對(duì)應(yīng)。這樣將在技術(shù)上帶來(lái)許多困難，而且很不經(jīng)濟(jì),3,1001）B,( 9 ) D,二 進(jìn) 制,在二進(jìn)制中，每個(gè)數(shù)位可使用的數(shù)碼為0，1，故其基數(shù)為2，各數(shù)位的權(quán)值為2i，其計(jì)數(shù)規(guī)則是“逢二進(jìn)一,二進(jìn)制數(shù)只需兩個(gè)狀態(tài)，機(jī)器實(shí)現(xiàn)容易，但不便書(shū)寫(xiě)和記憶,二進(jìn)制數(shù)的運(yùn)算,加法運(yùn)算,減法運(yùn)算,乘法運(yùn)算,除法運(yùn)算,十、二進(jìn)制之間的轉(zhuǎn)換,二進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù) 按權(quán)展開(kāi)法,1101.101)B = 123 + 122 + 021 + 120 + 12-1 + 02-2 + 12-3 = (13.625)D,十進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù),整數(shù)轉(zhuǎn)換除2取余法,25)D=(11001)B,小數(shù)轉(zhuǎn)換乘2取整法,十進(jìn)制數(shù)轉(zhuǎn)

5、換成二進(jìn)制數(shù),0.706 2 = 1.412 取 1 K1,0.412 2 = 0.824 取 0 K2,0.824 2 = 1.648 取 1 K3,0.648 2 = 1.296 取 1 K4,0.296 2 = 0.592 取 0 K5,0.706)D=(0.1011)B ，誤差 25,十六個(gè)基數(shù),0、1、2、3、4、5、6、7、8、9、A(10)、B(11)、C(12)、D(13)、E(14)、F(15,4E6)H,4162+14 161+6 160,(1254)D,十 六 進(jìn) 制,轉(zhuǎn)換,10011100101101001000)B = ( ？)H,1001 1100 1011 010

6、0 1000)B,(9CB48)H,如何進(jìn)行十十六進(jìn)制轉(zhuǎn)換,八個(gè)基數(shù),0、1、2、3、4、5、6、7,406)O,4 82 + 0 81 + 6 80,(262)D,八 進(jìn) 制,轉(zhuǎn)換,10011100101101001000)B= ( ？)O,(2345510)O,10 011 100 101 101 001 000)B,如何進(jìn)行十八進(jìn)制轉(zhuǎn)換,課 堂 練 習(xí),1011011111.10011) B = ( ? ) O = ( ? ) H,為了分別表示N個(gè)信息，所需的二進(jìn)制數(shù)碼的最小位數(shù) n 應(yīng)滿足,二進(jìn)制數(shù)碼的位數(shù),編碼：用二進(jìn)制數(shù)碼來(lái)表示文字、符號(hào)等特定的信息,二 進(jìn) 制 碼,編碼可以有多種

7、，數(shù)字電路中所用的主要是二十進(jìn)制碼（BCD碼,BCD Binary-Coded-Decimal ，即用二進(jìn)制碼表示的十進(jìn)制數(shù),B C D 碼,BCD碼至少需要用四位二進(jìn)制碼元，而四位二進(jìn)制碼元可以有16種組合，從中取出10種組合來(lái)表示十進(jìn)制數(shù)09時(shí)，可能的編碼方案有,B C D 碼,若某種代碼的每一位都有固定的權(quán)值，則稱這種代碼為有權(quán)代碼；否則叫無(wú)權(quán)碼,種,常用的BCD碼,8421BCD碼,8421BCD碼是最基本和最常用的BCD碼，它是有權(quán)碼，各位的權(quán)值分別為8、4、2、1。雖然其權(quán)值與四位自然二進(jìn)制碼的權(quán)值相同，但二者是兩種不同的代碼。8421BCD碼只是取用了四位自然二進(jìn)制代碼的前10種

8、組合，余下的6組代碼不用,解 (902.45)D=(100100000010.01000101)8421BC,BCD碼的應(yīng)用,例 (902.45)D=( ? )8421BCD,模擬信號(hào)：隨時(shí)間連續(xù)變化的信號(hào),20.1 脈沖信號(hào),1. 模擬信號(hào),2. 脈沖信號(hào) 在數(shù)字電路中，信號(hào)（電壓或電流）是脈沖的。 它是一種躍變信號(hào)，并且持續(xù)時(shí)間短暫,如,脈沖幅度 A,脈沖上升沿 tr,脈沖周期 T,脈沖下降沿 tf,脈沖寬度 tp,脈沖信號(hào)的部分參數(shù),實(shí)際的矩形波,引言：邏輯代數(shù),在數(shù)字電路中，我們要研究的是電路的輸入輸出之間的邏輯關(guān)系，所以數(shù)字電路又稱邏輯電路，相應(yīng)的研究工具是邏輯代數(shù)（布爾代數(shù),在邏輯

9、代數(shù)中，邏輯函數(shù)的變量只能取兩個(gè)值（二值變量），即 0 和 1，這里的0和1只表示兩個(gè)對(duì)立的邏輯狀態(tài)，如電位的低高、開(kāi)關(guān)的開(kāi)合等,20.2 基本門(mén)電路及其組合,邏輯門(mén)電路是數(shù)字電路中最基本的邏輯元件。 所謂門(mén)就是一種開(kāi)關(guān)，它能按照一定的條件去控制信號(hào)的通過(guò)或不通過(guò)。 門(mén)電路的輸入和輸出之間存在一定的邏輯關(guān)系(因果關(guān)系)，所以門(mén)電路又稱為邏輯門(mén)電路,20.2.1 邏輯門(mén)電路的基本概念,基本邏輯關(guān)系為“與”、“或”、“非”三種,下面通過(guò)例子說(shuō)明邏輯電路的概念及“與”、“或”、“非”的意義,設(shè)：開(kāi)關(guān)斷開(kāi)、燈不亮用邏輯 “0”表示，開(kāi)關(guān)閉合、燈亮用 邏輯“1”表示,邏輯表達(dá)式： Y = A B,1.

10、“與”邏輯關(guān)系,與”邏輯關(guān)系是指當(dāng)決定某事件的條件全部具備時(shí)，該事件才發(fā)生,0,1,0,B,Y,A,狀態(tài)表,2. “或”邏輯關(guān)系,或”邏輯關(guān)系是指當(dāng)決定某事件的條件之一具備時(shí)，該事件就發(fā)生,邏輯表達(dá)式： Y = A + B,狀態(tài)表,1,1,1,0,3. “非”邏輯關(guān)系,非”邏輯關(guān)系是否定或相反的意思,Y,220V,A,R,由電子電路實(shí)現(xiàn)邏輯運(yùn)算時(shí)，它的輸入和輸出信號(hào)都是用電位（或稱電平）的高低表示的。高電平和低電平都不是一個(gè)固定的數(shù)值，而是有一定的變化范圍,門(mén)電路是用以實(shí)現(xiàn)邏輯關(guān)系的電子電路，與前面所講過(guò)的基本邏輯關(guān)系相對(duì)應(yīng),門(mén)電路主要有：與門(mén)、或門(mén)、非門(mén)、與非門(mén)、或非門(mén)、異或門(mén)等,20.2.

11、2 分立元件基本邏輯門(mén)電路,電平的高低一般用“1”和“0”兩種狀態(tài)區(qū)別，若規(guī)定高電平為“1”，低電平為“0”則稱為正邏輯。反之則稱為負(fù)邏輯。若無(wú)特殊說(shuō)明，均采用正邏輯,1,0,高電平,低電平,二極管的工作狀態(tài),二極管的開(kāi)關(guān)特性,三極管的開(kāi)關(guān)特性,三極管 (CE,三極管的開(kāi)關(guān)特性,1. 二極管“與” 門(mén)電路,1) 電路,2) 工作原理,輸入A、B、C全為高電平“1”，輸出 Y 為“1,輸入A、B、C不全為“1”，輸出 Y 為“0,0V,0V,3V,1. 二極管“與” 門(mén)電路,即：有“0”出“0”， 全“1”出“1,波形圖（時(shí)序圖,二極管與門(mén),2. 二極管“或” 門(mén)電路,1) 電路,0V,3V,3

12、V,2) 工作原理,輸入A、B、C全為低電平“0”，輸出 Y 為“0,輸入A、B、C有一個(gè)為“1”，輸出 Y 為“1,2. 二極管“或” 門(mén)電路,即：有“1”出“1”， 全“0”出“0,波形圖（時(shí)序圖,二極管或門(mén),3. 晶體管“非” 門(mén)電路,0,1,1) 電路,0,1,A,F,當(dāng)VA=0.3V時(shí): T截止 ( Vp = - 1.8V,三極管非門(mén),VF=2.5V +0.7V=3.2V,D起箝位作用,A,F,當(dāng)VA=3.2V時(shí): T 飽和 ( IB IBs（臨界飽和基極電流）,D截止,VF = 0.3V,三極管非門(mén),波形圖（時(shí)序圖,三極管非門(mén),其他邏輯符號(hào),例：根據(jù)輸入波形畫(huà)出輸出波形,A,B,有

13、“0”出“0”，全“1”出“1,有“1”出“1”，全“0”出“0,A,1. 與非門(mén)電路,有“0”出“1”，全“1”出“0,非”門(mén),20.2.3 基本邏輯門(mén)電路的組合,2. 或非門(mén)電路,有“1”出“0”，全“0”出“1,3. 與或非門(mén)電路,邏輯表達(dá)式,邏輯符號(hào),真值表： A B Y 0 0 0 0 1 1 1 0 1 1 1 0,邏輯符號(hào),異或,表達(dá)式,相異為1，相同為0,C,注意：要表示,真值表： A B Y 0 0 1 0 1 0 1 0 0 1 1 1 P233.例題20.2.1略,邏輯符號(hào),同或,表達(dá)式,相同為1，相異為0,Y=AB=AB,補(bǔ)充：集成電路的分類,數(shù)字集成電路按其內(nèi)部有源器

14、件的不同可以分為兩大類。 一類為T(mén)TL(Transistor Transistor Logic)集成電路，另一類為MOS(Metal Oxide Semiconductor)集成電路,20.3 TTL門(mén)電路,TTL電路工作速度高、驅(qū)動(dòng)能力強(qiáng)，但功耗大、集成度低；MOS集成電路集成度高、功耗低。超大規(guī)模集成電路基本上都是MOS集成電路，其缺點(diǎn)是工作速度略低。 新的BiCMOS器件由雙極型晶體管電路和MOS型集成電路構(gòu)成，能夠充分發(fā)揮兩種電路的優(yōu)勢(shì)， 缺點(diǎn)是制造工藝復(fù)雜。,小規(guī)模集成電路 ( Small Scale Integration :SSI,中規(guī)模集成電路 （Medium Scale In

15、tegration :MSI,大規(guī)模集成電路 （Large Scale Integration :LSI,超大規(guī)模集成電路 （Very Large Scale Integration :VLSI,集成電路的規(guī)模,20.3 TTL門(mén)電路,TTL(Transistor Transistor Logic) (晶體管晶體管邏輯門(mén)電路,TTL門(mén)電路是雙極型集成電路，與分立元件相比，具有速度快、可靠性高和微型化等優(yōu)點(diǎn)，目前分立元件電路已被集成電路替代。下面介紹集成 “與非”門(mén)電路的工作原理、特性和參數(shù),20.3.1 TTL“與非”門(mén)電路,1. 電路,多發(fā)射極三極管,輸入級(jí)：由多發(fā)射極管T1與R1組成，實(shí)現(xiàn)

16、與運(yùn)算,b1=A B C,c1,1) 輸入全為高電平“1”(3.6V)時(shí),2. 工作原理,4.3V,T2、T5飽和導(dǎo)通,鉗位2.1V,E結(jié)反偏,截止,負(fù)載電流（灌電流,輸入全高“1”,輸出為低“0,1V,T1倒置 C、E作用顛倒,2. 工作原理,1V,T2、T5截止,負(fù)載電流（拉電流,2) 輸入端有任一低電平“0”(0.3V,輸入有低“0”輸出為高“1,流過(guò) E結(jié)的電流為正向電流,5V,TTL 與非門(mén)工作原理,與非”邏輯關(guān)系,與非”門(mén),74LS00、74LS20管腳排列示意圖,12,11,10,9,8,14,13,3,4,5,6,7,1,2,U,CC,2,D,3,C,2B,2,A,2,Y,1,

17、B,1,A,NC,1,D,1,C,1,Y,GND,74LS20,b,1) 電壓傳輸特性,輸出電壓 UO與輸入電壓 Ui的關(guān)系,3. TTL“與非”門(mén)特性及參數(shù),電壓傳輸特性,測(cè)試電路,AB段: 當(dāng)Vi0.6v時(shí)，Vb11.3v，T2和T5截止，T4導(dǎo)通，輸出為高電平VoH=VccVR2Vd2Vbe4 3.6v，故AB段稱為截止區(qū),BC段: 當(dāng)0.7Vi1.3v時(shí)，T2管開(kāi)始導(dǎo)通并處于放大狀態(tài)，但T5管仍截止。所以Vc2和Vo隨Vi的增高而線性地降低，故BC段稱為線性區(qū),CD段:當(dāng)1.3vVi1.4v時(shí)， Vb1=2.1v，使T2和T5管均趨于飽和導(dǎo)通，T4 管截止，所以Vo急劇下降為低電平，V

18、o=VoL=0.3v，故稱CD段為轉(zhuǎn)折區(qū),DE段: Vi大于1.4v以后，Vb1被箝位在2.1v，T2和T5管均飽和，Vo=Vces5=0.3v,故DE段稱為飽和區(qū),簡(jiǎn)化的傳輸特性曲線,UOH,UIH,UIL,閾值電壓: UT = 1.4V,C,D,E,2)TTL“與非”門(mén)的參數(shù),電壓傳輸特性,典型值3.6V， 2.4V為合格,典型值0.3V， 0.4V為合格,輸出高電平電壓UOH,輸出低電平電壓UOL,輸出高電平電壓UOH和輸出低電平電壓UOL,UO/V,Ui /V,典型值 ：輸出高電平 UOH = 3.6V 輸出低電平 UOL = 0.3V,閾值電壓 UT = 1.4V,1). 輸出電平,

19、2). 輸入電平,典型值 ：輸入高電平 UIH = 3.6V (2V以上為合格) 輸入低電平 UIL = 0.3V (0.8以內(nèi)為合格,UIUT : 與非門(mén)開(kāi)門(mén) UOL,UIUT : 與非門(mén)關(guān)門(mén) UOH,指一個(gè)“與非”門(mén)能帶同類門(mén)的最大數(shù)目，它表示帶負(fù)載的能力。對(duì)于TTL“與非”門(mén) NO 8,4）輸入高電平電流 IIH和輸入低電平電流 IIL,當(dāng)某一輸入端接高電平，其余輸入端接低電 平時(shí)，流入該輸入端的電流，稱為高電平輸入電流 IIH（A,當(dāng)某一輸入端接低電平，其余輸入端接高電平時(shí)，流出該輸入端的電流，稱為低電平輸入電流 IIL（mA,3）扇出系數(shù)NO,5）平均傳輸延遲時(shí)間 tpd,tpd1,

20、tpd2,TTL的 tpd 約在 10ns 40ns，此值愈小愈好,輸入波形ui,輸出波形uO,平均傳輸時(shí)間 （Propagation delay,Three States,三 態(tài),高電平,低電平,高阻狀態(tài)（禁止?fàn)顟B(tài),標(biāo)準(zhǔn)與非門(mén) 輸出狀態(tài),20.3.2 三態(tài)輸出與非門(mén)（TS門(mén),控制端,使能端:Enable,三態(tài)輸出與非門(mén)的結(jié)構(gòu),Y,正常工作狀態(tài),三態(tài)輸出與非門(mén)工作原理,Y,E=“1”時(shí)：Y=Z,高阻狀態(tài)（禁止?fàn)顟B(tài),三態(tài)輸出與非門(mén)工作原理,符號(hào),功能表,0,工作狀態(tài),低電平為工作狀態(tài)(低電平使能,三態(tài)輸出與非門(mén)工作原理,5V,去掉非門(mén),三態(tài)輸出與非門(mén)（TS門(mén),當(dāng)控制端為低電平“0”時(shí)，輸出 Y處

21、于開(kāi)路狀態(tài)，也稱為高阻狀態(tài),符號(hào),功能表,1,工作狀態(tài),高電平為工作狀態(tài)(高電平使能,三態(tài)輸出與非門(mén)（TS門(mén),主要作為T(mén)TL電路與總線 (BUS)間的接口電路,公用總線,用總線分時(shí)傳送不同數(shù)據(jù),1 門(mén)工作,2 門(mén)工作,3 門(mén)工作,三態(tài)輸出與非門(mén)的應(yīng)用,當(dāng)G=0時(shí)，門(mén)1選通，門(mén)2禁止，信號(hào)由A傳送到B；當(dāng)G=1時(shí)，門(mén)1禁止，門(mén)2選通，信號(hào)由B傳送到A,利用三態(tài)門(mén)實(shí)現(xiàn)信號(hào)的可控雙向傳送,三態(tài)輸出與非門(mén)的應(yīng)用,1 . 問(wèn)題的提出,TTL與非門(mén)進(jìn)行與運(yùn)算,能否“線與”,Open Collector,20.3.3集電極開(kāi)路與非門(mén)（OC門(mén),不允許,大電流,去掉T3,T4,標(biāo)準(zhǔn)TTL與非門(mén),2 . OC門(mén)結(jié)

22、構(gòu),集電極開(kāi)路與非門(mén)（OC門(mén),集電極開(kāi)路,上拉電阻,2 . OC門(mén)結(jié)構(gòu),集電極開(kāi)路與非門(mén)（OC門(mén),有源負(fù)載,Y=Y1 Y2 Y3,邏輯符號(hào),缺 角,應(yīng)用電路,集電極開(kāi)路與非門(mén)（OC門(mén),OC門(mén)的特點(diǎn),1.輸出端可直接驅(qū)動(dòng)負(fù)載,2.幾個(gè)輸出端可直接相聯(lián),0,0,2.幾個(gè)輸出端可直接相聯(lián),1,線與”功能,20.4 CMOS門(mén)電路(Complementary Metal-Oxide-Semiconductor Transistor 互補(bǔ)型金屬氧化物半導(dǎo)體,孔子曰：溫故而知新,場(chǎng)效應(yīng)晶體管是利用電場(chǎng)效應(yīng)來(lái)控制電流的一種半導(dǎo)體器件，即是電壓控制元件,按結(jié)構(gòu)不同場(chǎng)效應(yīng)管有兩種,結(jié)型場(chǎng)效應(yīng)管,絕緣柵型場(chǎng)效應(yīng)管

23、 （MOS場(chǎng)效應(yīng)管,按工作狀態(tài)可分為：增強(qiáng)型和耗盡型兩類 每類又有N溝道和P溝道之分,1) N溝道增強(qiáng)型管的結(jié)構(gòu),增強(qiáng)型絕緣柵場(chǎng)效應(yīng)管,在一定的漏源電壓UDS下，使管子由不導(dǎo)通變?yōu)?導(dǎo)通的臨界柵源電壓稱為開(kāi)啟電壓UGS(th,2) N溝道增強(qiáng)型管的工作原理,3) 特性曲線,轉(zhuǎn)移特性曲線,漏極特性曲線,恒流區(qū),可變電阻區(qū),截止區(qū),開(kāi)啟電壓UGS(th,符號(hào),結(jié)構(gòu),4) P溝道增強(qiáng)型,SiO2絕緣層,加電壓才形成 P型導(dǎo)電溝道,增強(qiáng)型場(chǎng)效應(yīng)管只有當(dāng)UGS UGS(th）時(shí)才形成導(dǎo)電溝道,20. 4. 1 CMOS 非門(mén)電路,20.4 CMOS門(mén)電路(Complementary Metal-Oxid

24、e-Semiconductor Transistor 互補(bǔ)型金屬氧化物半導(dǎo)體,CMOS 管,負(fù)載管,驅(qū)動(dòng)管,互補(bǔ)對(duì)稱管,A=“1”時(shí)，T1導(dǎo)通， T2截止，Y=“0,A=“0”時(shí)，T1截止， T2導(dǎo)通，Y=“1,T4 與 T3 并聯(lián)， T1 與 T2 串聯(lián),當(dāng) AB 都是高電平時(shí), T1 與 T2 同時(shí)導(dǎo)通，T4 與 T3 同時(shí)截止；輸出 Y 為低電平,當(dāng)AB中有一個(gè)是低電平時(shí)，T1與T2中有一個(gè)截止，T4與T3中有一個(gè)導(dǎo)通, 輸出Y 為高電平,20. 4. 2 CMOS與非門(mén)電路,1. 電路,2. 工作原理,當(dāng) AB 中有一個(gè)是高電平時(shí)，T1 與 T2 中有一個(gè)導(dǎo)通，T4 與 T3 中有一個(gè)

25、截止，輸出 Y 為低電平,當(dāng)AB都是低電平時(shí)，T1 與 T2 同時(shí)截止，T4 與 T3 同時(shí)導(dǎo)通；輸出 Y 為高電平,20. 4. 3 CMOS或非門(mén)電路,1. 電路,2. 工作原理,20.4. 4 CMOS傳輸門(mén)電路,1. 電路,2. 工作原理,設(shè),可見(jiàn)ui在010V連續(xù)變化時(shí)，至少有一個(gè)管子導(dǎo)通，傳輸門(mén)打開(kāi)，（相當(dāng)于開(kāi)關(guān)接通） ui可傳輸?shù)捷敵龆?，即uO= ui，所以COMS傳輸門(mén)可以傳輸模擬信號(hào)，也稱為模擬開(kāi)關(guān),07V,導(dǎo)通,310V,導(dǎo)通,可見(jiàn)ui在010V連續(xù)變 化時(shí)，兩管子均截止， 傳輸門(mén)關(guān)斷，（相當(dāng)于 開(kāi)關(guān)斷開(kāi)） ui不能傳輸 到輸出端,010V,20.4. 4 CMOS傳輸門(mén)電

26、路,1. 電路,開(kāi)關(guān)電路,20.4. 4 CMOS傳輸門(mén)電路,20.4.5. CMOS三態(tài)非門(mén) 圖20-4.6所示為CMOS三態(tài)非門(mén)電路。兩個(gè)NMOS管V1和V2串聯(lián)，另外兩個(gè)PMOS管V3和V4也串聯(lián)。兩組串聯(lián)MOS管構(gòu)成等效互補(bǔ)電路，V2和V3一對(duì)互補(bǔ)管構(gòu)成CMOS反相器(非門(mén))，其柵極相接作為三態(tài)非門(mén)的信號(hào)輸入端，V1和V4一對(duì)互補(bǔ)管構(gòu)成控制電路，兩者的柵極反相連接后作為控制端(也叫選通端,圖 20 4.6 CMOS三態(tài)非門(mén)電路,當(dāng)G=1時(shí)，V1和V4均不產(chǎn)生導(dǎo)電溝道，不論A為何值，F(xiàn)端均處于高阻態(tài)，相當(dāng)于F端懸空，稱為禁止?fàn)顟B(tài)。 當(dāng)G=0時(shí)，V1和V4均產(chǎn)生導(dǎo)電溝道，處于導(dǎo)通狀態(tài)。此時(shí)

27、若把V1和V4近似用短路線代替，則該電路就與圖2-26所示的反相器一樣，完成非運(yùn)算F=A。 可見(jiàn)該電路是一個(gè)低電平選通的三態(tài)非門(mén)。CMOS三態(tài)門(mén)的邏輯符號(hào)與TTL三態(tài)門(mén)相同,CMOS電路優(yōu)點(diǎn),1) 靜態(tài)功耗低（每門(mén)只有0.01mW, TTL每門(mén)10mW,2) 抗干擾能力強(qiáng),3) 扇出系數(shù)大,4) 允許電源電壓范圍寬 ( 3 18V,1) 速度快,2) 抗干擾能力強(qiáng),3) 帶負(fù)載能力強(qiáng),20.5 邏輯代數(shù),邏輯代數(shù)（又稱布爾代數(shù)），它是分析設(shè)計(jì)邏輯電路的數(shù)學(xué)工具。雖然它和普通代數(shù)一樣也用字母表示變量，但變量的取值只有“0”，“1”兩種，分別稱為邏輯“0”和邏輯“1”。這里“0”和“1”并不表示數(shù)

28、量的大小，而是表示兩種相互對(duì)立的邏輯狀態(tài),邏輯代數(shù)所表示的是邏輯關(guān)系，而不是數(shù)量關(guān)系。這是它與普通代數(shù)的本質(zhì)區(qū)別,基本的邏輯運(yùn)算,從三種基本的邏輯關(guān)系，可以得到以下邏輯運(yùn)算,0 0 = 0 1 = 1 0 = 0,1 1 = 1,0 + 0 = 0,0 + 1 = 1 + 0 = 1 + 1 = 1,1. 常量與變量的關(guān)系,20. 5. 1 邏輯代數(shù)運(yùn)算法則,2. 邏輯代數(shù)的基本運(yùn)算法則,自等律,0-1律,重疊律,還原律,互補(bǔ)律,交換律,2. 邏輯代數(shù)的基本運(yùn)算法則,普通代數(shù) 不適用,證,結(jié)合律,分配律,A+1=1,反演律(摩根定律,列狀態(tài)表證明,對(duì)偶關(guān)系： 將某邏輯表達(dá)式中的與( )換成或

29、(+)，或(+)換成與( )，得到一個(gè)新的邏輯表達(dá)式，即為原邏輯式的對(duì)偶式。若原邏輯恒等式成立，則其對(duì)偶式也成立,證明,A+AB = A,利用吸收律可以對(duì)邏輯式進(jìn)行化簡(jiǎn),例,DC,20. 5. 2 邏輯函數(shù)的表示方法,下面舉例說(shuō)明這四種表示方法,例：有一T形走廊，在相會(huì)處有一路燈, 在進(jìn)入走廊的A、B、C三地各有控制開(kāi)關(guān)，都能獨(dú)立進(jìn)行控制。任意閉合一個(gè)開(kāi)關(guān)，燈亮；任意閉合兩個(gè)開(kāi)關(guān)，燈滅；三個(gè)開(kāi)關(guān)同時(shí)閉合，燈亮。設(shè)A、B、C代表三個(gè)開(kāi)關(guān)（輸入變量）；Y代表燈（輸出變量,1. 列邏輯狀態(tài)表,2. 邏輯式,取 Y=“1”( 或Y=“0” ) 列邏輯式,用“與”“或”“非”等運(yùn)算來(lái)表達(dá)邏輯函數(shù)的表達(dá)式

30、,1)由邏輯狀態(tài)表寫(xiě)出邏輯式,各組合之間 是“或”關(guān)系,2). 由狀態(tài)表寫(xiě)出邏輯式,反之，也可由邏輯式列出狀態(tài)表,3. 邏輯圖,20. 5. 3 邏輯函數(shù)的化簡(jiǎn),1. 用 “與非”門(mén)構(gòu)成基本門(mén)電路,2)應(yīng)用“與非”門(mén)構(gòu)成“或”門(mén)電路,1) 應(yīng)用“與非”門(mén)構(gòu)成“與”門(mén)電路,由邏輯代數(shù)運(yùn)算法則,由邏輯代數(shù)運(yùn)算法則,3) 應(yīng)用“與非”門(mén)構(gòu)成“非”門(mén)電路,4) 用“與非”門(mén)構(gòu)成“或非”門(mén),由邏輯代數(shù)運(yùn)算法則,例1,化簡(jiǎn),2. 應(yīng)用邏輯代數(shù)運(yùn)算法則化簡(jiǎn),1）并項(xiàng)法,2）配項(xiàng)法,例3,化簡(jiǎn),3）加項(xiàng)法,4）吸收法,吸收,例5,化簡(jiǎn),吸收,吸收,吸收,吸收,3.應(yīng)用卡諾圖化簡(jiǎn),卡諾圖:是與變量的最小項(xiàng)對(duì)應(yīng)的

31、按一定規(guī)則排列的方格圖，每一小方格填入一個(gè)最小項(xiàng),1）最小項(xiàng)： 對(duì)于n輸入變量有2n種組合, 其相應(yīng)的乘積項(xiàng)也有2n個(gè)，則每一個(gè)乘積項(xiàng)就稱為一個(gè)最小項(xiàng)。其特點(diǎn)是每個(gè)輸入變量均在其中以原變量和反變量形式出現(xiàn)一次，且僅一次,如：三個(gè)變量，有8種組合，最小項(xiàng)就是8個(gè)，卡諾圖也相應(yīng)有8個(gè)小方格,在卡諾圖的行和列分別標(biāo)出變量及其狀態(tài),下式中的每一項(xiàng)都是最小項(xiàng),邏輯相鄰項(xiàng)可以合 并，消去一個(gè)因子,若兩個(gè)最小項(xiàng)只有一個(gè)變量以原、反區(qū)別，稱它們邏輯相鄰,2)邏輯相鄰,3) 卡諾圖,二進(jìn)制數(shù)對(duì) 應(yīng)的十進(jìn)制 數(shù)編號(hào),3)卡諾圖,a)根據(jù)狀態(tài)表畫(huà)出卡諾圖,如,將輸出變量為“1”的填入對(duì)應(yīng)的小方格,為“0”的可不填,

32、b)根據(jù)邏輯式畫(huà)出卡諾圖,將邏輯式中的最小項(xiàng)分別用“1”填入對(duì)應(yīng)的小方格。如果邏輯式中最小項(xiàng)不全，可不填,如,注意：如果邏輯式不是由最小項(xiàng)構(gòu)成，一般應(yīng)先化為最小項(xiàng)，或按例20.5.6方法填寫(xiě),F( A , B , C )=( 1 , 2 , 4 , 7,1,2,4,7單元取1，其它取0,卡諾圖的填充另外一法,1,1,1,1,F( A , B , C )=( 1 , 2 , 4 , 7,1,2,4,7單元取1，其它取0,3)應(yīng)用卡諾圖化簡(jiǎn)邏輯函數(shù),例20.5.3,用卡諾圖表示并化簡(jiǎn),解,a)將取值為“1”的相鄰小方格圈成圈,b)所圈取值為“1”的相鄰小方格的個(gè)數(shù)應(yīng)為2n，(n=0,1,2,三個(gè)圈

33、最小項(xiàng)分別為,合并最小項(xiàng),寫(xiě)出簡(jiǎn)化邏輯式,卡諾圖化簡(jiǎn)法：保留一個(gè)圈內(nèi)最小項(xiàng)的相同變量，而消去相反變量,2）圈的個(gè)數(shù)應(yīng)盡可能的少，每個(gè)圈應(yīng)盡可能的大。每個(gè)“圈”至少要包含一個(gè)未被圈過(guò)的最小項(xiàng),3）各個(gè)“1”可以重復(fù)使用,4）所有的“1”必須全部圈完,5）化簡(jiǎn)后的邏輯式是各個(gè)“圈”的邏輯和,總結(jié)：卡諾圖化簡(jiǎn)的規(guī)則,1）各合并圈中“1”的個(gè)數(shù)必須是2N個(gè)，并組成矩形,卡諾圖化簡(jiǎn)法,卡諾圖化簡(jiǎn)法,解,寫(xiě)出簡(jiǎn)化邏輯式,多余,例20.5.4(5). 應(yīng)用卡諾圖化簡(jiǎn)邏輯函數(shù),1,2,解,寫(xiě)出簡(jiǎn)化邏輯式,1,例20.5.6. 應(yīng)用卡諾圖化簡(jiǎn)邏輯函數(shù),1,補(bǔ)充例1,1,1,刷項(xiàng),填公因子包含的項(xiàng),F=1的項(xiàng)全部

34、填完即可，不填者為“0,A,B,D,C,1 1 1 1,1 1 1 1,1 1,1 1,D,補(bǔ)充例2：化簡(jiǎn)F(A,B,C,D)=m(0,1,2,5,6,7,8,10,11,12,13,15,1,1,1,1,1,1,1,1,1,1,1,1,F(A,B,C,D)=m(0,1,2,5,6,7,8,10,11,12,13,15,F(A,B,C,D)=m(0,1,2,5,6,7,8,10,11,12,13,15,化簡(jiǎn)結(jié)果不唯一,F(A,B,C,D)=m(0,1,2,5,6,7,8,10,11,12,13,15,可以圈 F = 0 的項(xiàng),應(yīng)寫(xiě)成反函數(shù),另外一種卡諾圖化簡(jiǎn)法,例：化簡(jiǎn),1,1,填圖,課 堂

35、練 習(xí),用公式化簡(jiǎn)法得到下式，問(wèn)是否最簡(jiǎn)，若不是請(qǐng)化簡(jiǎn)之,劃圈,另一種劃圈法,邏輯代數(shù)：數(shù)字電路分析和設(shè)計(jì)的理論工具,一、邏輯函數(shù)的表示方法（五種,應(yīng)能相互轉(zhuǎn)換,真值表，邏輯式，卡諾圖，邏輯圖，波形圖 (沒(méi)有講,小 結(jié),小 結(jié),二、邏輯代數(shù)的基本定理、規(guī)則,1.基本運(yùn)算法則：結(jié)合律、交換律、 分配律等,2.幾種形式的吸收律,3.定理：德 摩根定理,三、邏輯函數(shù)的化簡(jiǎn)方法,1. 公式法布爾代數(shù),2. 圖形法卡諾圖(n 4),小 結(jié),20. 6 組合邏輯電路的分析與設(shè)計(jì),組合邏輯電路框圖,功能：輸出只取決于當(dāng)前的輸入,邏輯電路,組成：門(mén)電路，不存在記憶元件,功能,輸出取決于,當(dāng)前的輸入,原來(lái)的狀態(tài)

36、,組成,組合電路,記憶元件,邏輯電路的分類,組合邏輯電路的分析與設(shè)計(jì),任務(wù),分析,設(shè)計(jì),給 定 邏輯圖,得 到 邏輯功能,分析,給 定 邏輯功能,畫(huà) 出 邏輯圖,設(shè)計(jì),20. 6. 1 組合邏輯電路的分析,1) 由邏輯圖寫(xiě)出輸出端的邏輯表達(dá)式,2) 運(yùn)用邏輯代數(shù)或卡諾圖化簡(jiǎn)或變換,3) 列邏輯狀態(tài)表,4) 分析邏輯功能,已知邏輯電路,確定,邏輯功能,分析步驟,例 1：分析下圖的邏輯功能,1) 寫(xiě)出邏輯表達(dá)式,2) 應(yīng)用邏輯代數(shù)化簡(jiǎn),反演律,反演律,3) 列邏輯狀態(tài)表,邏輯式,1) 寫(xiě)出邏輯式,例 2：分析下圖的邏輯功能,化簡(jiǎn),2) 列邏輯狀態(tài)表,3) 分析邏輯功能 輸入相同輸出為“1”,輸入相

37、異輸出為“0”,稱為“判一致電路”(“同或門(mén)”) ,可用于判斷各輸入端的狀態(tài)是否相同,邏輯式,例3：分析下圖的邏輯功能,Y,1,B,A,C,1,0,1,A,設(shè)：C=1,封鎖,打開(kāi),選通A信號(hào),B,Y,1,B,A,C,0,1,1,設(shè)：C=0,封鎖,選通B信號(hào),打開(kāi),例 3：分析下圖的邏輯功能,1、逐級(jí)寫(xiě)邏輯式,課 堂 練 習(xí),分析下圖的邏輯功能,2、對(duì)邏輯式進(jìn)行化簡(jiǎn),A B S C,0 0 0 0,0 1 1 0,1 0 1 0,1 1 0 1,3、列真值表,半加器,邏輯功能,課 堂 練 習(xí),兩個(gè)一位二進(jìn)制數(shù)相加，只求本位的和及向高位的進(jìn)位，不考慮低位送來(lái)的進(jìn)位,二進(jìn)制加法不同于邏輯加,1 +

38、1,0,本位加數(shù),S:本位和,1,C :進(jìn)位,半 加 器,20. 6. 2 組合邏輯電路的設(shè)計(jì),設(shè)計(jì)步驟如下,例1：設(shè)計(jì)一個(gè)三人(A、B、C)表決電路。每人有一按鍵，如果贊同，按鍵，表示“1”；如不贊同，不按鍵，表示 “0”。表決結(jié)果用指示燈表示，多數(shù)贊同，燈亮為“1”，反之燈不亮為“0,1) 列邏輯狀態(tài)表,2) 寫(xiě)出邏輯表達(dá)式,取 Y=“1”( 或Y=“0” ) 列邏輯式,3) 用“與非”門(mén)構(gòu)成邏輯電路,在一種組合中，各輸入變量之間是“與”關(guān)系,各組合之間是“或”關(guān)系,三人表決電路,例2：設(shè)計(jì)一個(gè)三變量奇偶檢驗(yàn)器。 要求: 當(dāng)輸入變量A、B、C中有奇數(shù)個(gè)同時(shí)為“1”時(shí)，輸出為“1”，否則為

39、“0”。用“與非”門(mén)實(shí)現(xiàn),1) 列邏輯狀態(tài)表,2) 寫(xiě)出邏輯表達(dá)式,3) 用“與非”門(mén)構(gòu)成邏輯電路,解,4) 邏輯圖,Y,C,B,A,0,1,0,1,0,例 3: 某工廠有A、B、C三個(gè)車(chē)間和一個(gè)自備電站，站內(nèi)有兩臺(tái)發(fā)電機(jī)G1和G2。G1的容量是G2的兩倍。如果一個(gè)車(chē)間開(kāi)工，只需G2運(yùn)行即可滿足要求；如果兩個(gè)車(chē)間開(kāi)工，只需G1運(yùn)行，如果三個(gè)車(chē)間同時(shí)開(kāi)工，則G1和 G2均需運(yùn)行。試畫(huà)出控制G1和 G2運(yùn)行的邏輯圖,設(shè)：A、B、C分別表示三個(gè)車(chē)間的開(kāi)工狀態(tài)： 開(kāi)工為“1”，不開(kāi)工為“0”； G1和 G2運(yùn)行為“1”，不運(yùn)行為“0,1) 根據(jù)邏輯要求列狀態(tài)表,首先假設(shè)邏輯變量、邏輯函數(shù)取“0”、“1

40、”的含義,邏輯要求：如果一個(gè)車(chē)間開(kāi)工，只需G2運(yùn)行即可滿足要求；如果兩個(gè)車(chē)間開(kāi)工，只需G1運(yùn)行，如果三個(gè)車(chē)間同時(shí)開(kāi)工，則G1和 G2均需運(yùn)行,開(kāi)工,1,不開(kāi)工,0,運(yùn)行,1,不運(yùn)行,0,1) 根據(jù)邏輯要求列狀態(tài)表,2) 由狀態(tài)表寫(xiě)出邏輯式,或由卡圖諾可得相同結(jié)果,3) 化簡(jiǎn)邏輯式可得,4) 用“與非”門(mén)構(gòu)成邏輯電路,畫(huà)出邏輯圖 P264,例4】試用2輸入與非門(mén)和反相器設(shè)計(jì)一個(gè)3輸入、3輸出的信號(hào)排隊(duì)電路。它的功能是,當(dāng)輸入I0為0且I1為1時(shí)，無(wú)論I2為何值，輸出L1為1，L0、L2均為0,當(dāng)輸入I0為1時(shí)，無(wú)論I1、I2為何值，輸出L0為1，L1、L2均為0,當(dāng)輸入I0、I1均為0且I2為1

41、時(shí)，輸出L2為1，L0、L1均為0,當(dāng)輸入I0、I1 、I2均為0時(shí)，輸出也均為0,0 0 0 0 0 0,1 1 0 0,0 1 0 1 0,0 0 1 0 0 1,解】（1）根據(jù)題意列出真值表,L0 = I0,2）根據(jù)真值表寫(xiě)出邏輯表達(dá)式,L0 = I0,3）根據(jù)要求變換為2輸入與非形式,4）畫(huà)出邏輯電路圖,例5】試設(shè)計(jì)一個(gè)在樓上、樓下均能開(kāi)關(guān)路燈的控制邏輯電路，要求全用與非門(mén)實(shí)現(xiàn),設(shè)樓上開(kāi)關(guān)為A 、樓下開(kāi)關(guān)為B，路燈為Y。并設(shè)A、B閉合時(shí)為1，斷開(kāi)時(shí)為0；燈亮?xí)r為1，燈滅時(shí)為0,解】（1）列真值表,2）寫(xiě)表達(dá)式,3）畫(huà)邏輯圖：P259,注意：最簡(jiǎn)單的邏輯式 在用集成器件實(shí)現(xiàn)時(shí)， 電路結(jié)構(gòu)

42、不一定是最簡(jiǎn)單的,當(dāng)A=1、B=C=0時(shí)，紅綠燈亮； 當(dāng)B=1、A=C=0時(shí)，綠藍(lán)燈亮； 當(dāng)C=1、A=B=0時(shí)，紅藍(lán)燈亮； 當(dāng)A = B = C = 0時(shí)，三個(gè)燈全亮； A、B、C其它情況，三個(gè)燈全滅,課 堂 練 習(xí),試設(shè)計(jì)一個(gè)三輸入三輸出的邏輯電路，并全用與非門(mén)實(shí)現(xiàn)。邏輯功能如下,0 0 0 1 1 1,1 0 0 1 1 0,0 1 0 0 1 1,0 0 1 1 0 1,1、由給定的邏輯功能，列出真值表,1,1,1,2、由真值表填卡諾圖,并化為最簡(jiǎn)與或式,最簡(jiǎn)與或式,3、用與非門(mén)實(shí)現(xiàn),最簡(jiǎn)與或式,與非與非式,20. 7 加法器,20. 7 .1 二進(jìn)制,十進(jìn)制：09十個(gè)數(shù)碼，“逢十進(jìn)一

43、,在數(shù)字電路中，常用的組合電路有加法器、編碼器、譯碼器、數(shù)據(jù)分配器和多路選擇器等。下面幾節(jié)分別介紹這幾種典型組合邏輯電路的基本結(jié)構(gòu)、工作原理和使用方法,在數(shù)字電路中，為了把電路的兩個(gè)狀態(tài) (“1”態(tài)和“0”態(tài))與數(shù)碼對(duì)應(yīng)起來(lái)，采用二進(jìn)制,二進(jìn)制：0，1兩個(gè)數(shù)碼，“逢二進(jìn)一,加法器: 實(shí)現(xiàn)二進(jìn)制加法運(yùn)算的電路,進(jìn)位,不考慮低位 來(lái)的進(jìn)位,要考慮低位 來(lái)的進(jìn)位,20. 7. 1 半加器,半加：實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)相加，不考慮來(lái)自低位的進(jìn)位,邏輯符號(hào),半加器,半加器邏輯狀態(tài)表,邏輯表達(dá)式,20. 7. 2 全加器,全加：實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)相加，且考慮來(lái)自低位的進(jìn)位,邏輯符號(hào),全加器,1) 列邏輯狀

44、態(tài)表,2) 寫(xiě)出邏輯式,邏輯圖（P267為標(biāo)準(zhǔn),1,1,Ai,Ci,Si,Ci-1,Bi,邏輯符號(hào) 全加器演示,邏輯式另外一種表達(dá),邏輯圖,應(yīng)用例題20.7.1P267,串行進(jìn)位,20. 8 編碼器,把二進(jìn)制碼按一定規(guī)律編排，使每組代碼具有一特定的含義，稱為編碼。 具有編碼功能的邏輯電路稱為編碼器,n 位二進(jìn)制代碼有 2n 種組合，可以表示 2n 個(gè)信息,要表示N個(gè)信息所需的二進(jìn)制代碼應(yīng)滿足 2n N,20. 8. 1 二進(jìn)制編碼器,將輸入信號(hào)編成二進(jìn)制代碼的電路稱二進(jìn)制代碼器,2n個(gè),n位,設(shè)八個(gè)輸入端為I1I8，八種狀態(tài)，與之對(duì)應(yīng)的輸出設(shè)為Y1、Y2、Y3，共三位二進(jìn)制碼,設(shè)計(jì)編碼器的過(guò)程

45、與設(shè)計(jì)一般的組合邏輯電路相同，首先要列出狀態(tài)表，然后寫(xiě)出邏輯表達(dá)式并進(jìn)行化簡(jiǎn)，最后畫(huà)出邏輯圖,8 線3 線 編 碼 器,1) 分析要求： 輸入有8個(gè)信號(hào)，即 N=8，根據(jù) 2n N 的關(guān)系，即 n=3，即輸出為三位二進(jìn)制代碼。8線3線編碼器,例：設(shè)計(jì)一個(gè)編碼器，滿足以下要求： (1) 將 I0、I1、I7 8個(gè)信號(hào)編成二進(jìn)制代碼。 (2) 編碼器每次只能對(duì)一個(gè)信號(hào)進(jìn)行編碼，不 允許兩個(gè)或兩個(gè)以上的信號(hào)同時(shí)有效。 (3) 設(shè)輸入信號(hào)高電平有效,解,2) 列編碼表,狀態(tài)表的另一種表達(dá),3) 寫(xiě)出邏輯式并轉(zhuǎn)換成“與非”式,Y2 = I4 + I5 + I6 +I7,Y1 = I2+I3+I6+I7,

46、Y0 = I1+ I3+ I5+ I7,4) 畫(huà)出邏輯圖,將十進(jìn)制數(shù) 09 編成二進(jìn)制代碼的電路,20. 8. 2 二 十進(jìn)制編碼器,表示十進(jìn)制數(shù),列編碼表： 四位二進(jìn)制代碼可以表示十六種不同的狀態(tài)，其中任何十種狀態(tài)都可以表示09十個(gè)數(shù)碼，最常用的是8421碼,8421BCD碼編碼表,寫(xiě)出邏輯式并化成 “與非”門(mén),十鍵8421碼編碼器的邏輯圖,0 1 0 0,低,高,電路圖,1,2,9,0,E,R10,低,高,電路圖,1 1 1 0,當(dāng)有兩個(gè)或兩個(gè)以上的信號(hào)同時(shí)輸入編碼電路，電路只能對(duì)其中一個(gè)優(yōu)先級(jí)別高的信號(hào)進(jìn)行編碼,即允許幾個(gè)信號(hào)同時(shí)有效，但電路只對(duì)其中優(yōu)先級(jí)別高的信號(hào)進(jìn)行編碼，而對(duì)其它優(yōu)先

47、級(jí)別低的信號(hào)不予理睬,20. 8. 3 優(yōu)先編碼器,普通編碼器雖然簡(jiǎn)單，但當(dāng)同時(shí)有兩個(gè)以上開(kāi)關(guān)按下時(shí)，輸出將是混亂的,常用的集成電路優(yōu)先編碼器有74147和74148,重點(diǎn)應(yīng)掌握對(duì)功能表的理解與運(yùn)用,1 、會(huì)認(rèn)引腳（數(shù)據(jù)端、控制端、電源端,2 、看懂功能表,3 、會(huì)正確使用控制端,注意：對(duì)集成電路組件的要求,74LS4147 編碼器功能表,例: 74LS147集成優(yōu)先編碼器(10線-4線,74LS147引腳圖,低電平 有效,20.9 譯碼器和數(shù)字顯示,譯碼是編碼的反過(guò)程，它是將代碼的組合譯成一個(gè)特定的輸出信號(hào),20. 9. 1 二進(jìn)制譯碼器,譯碼是編碼的逆過(guò)程，即將某二進(jìn)制碼翻譯成電路的某種狀

48、態(tài),3線8線譯碼器,2線4線,74LS139譯碼器功能表,74LS139型譯碼器雙2線4線譯碼器,雙 2/4 線譯碼器,A0、A1是輸入端,狀 態(tài) 表,例：三位二進(jìn)制譯碼器（輸出高電平有效,74LS138型3-8線譯碼器輸出低電平有效，功能表與上圖相反,寫(xiě)出邏輯表達(dá)式,Y0=A B C,Y7=A B C,邏輯圖,分析,例：利用譯碼器分時(shí)將采樣數(shù)據(jù)送入計(jì)算機(jī),先看看2線4線譯碼器狀態(tài)表,表示低電平有效,工作原理：(以A0A1= 00為例,0,脫離總線,全為“1,全加器邏輯狀態(tài)表,譯碼器的應(yīng)用,例：用譯碼器及與非門(mén)設(shè)計(jì)一位二進(jìn)制全加器,狀 態(tài) 表,三位二進(jìn)制譯碼器（輸出低電平有效,無(wú)須化簡(jiǎn),圖示為

49、用譯碼器設(shè)計(jì)一位二進(jìn)制全加器,20. 9. 2 二-十進(jìn)制顯示譯碼器,在數(shù)字電路中，常常需要把運(yùn)算結(jié)果用十進(jìn)制 數(shù)顯示出來(lái)，這就要用顯示譯碼器,1 1 0 1 1 0 1,低電平時(shí)發(fā)光,高電平時(shí)發(fā)光,2. 七段譯碼顯示器,七段顯示譯碼器狀態(tài)表,20. 10 數(shù)據(jù)分配器和數(shù)據(jù)選擇器,在數(shù)字電路中，當(dāng)需要進(jìn)行遠(yuǎn)距離多路數(shù)字 傳輸時(shí)，為了減少傳輸線的數(shù)目，發(fā)送端常通過(guò) 一條公共傳輸線，用多路選擇器分時(shí)發(fā)送數(shù)據(jù)到 接收端，接收端利用多路分配器分時(shí)將數(shù)據(jù)分配 給各路接收端，其原理如圖所示,使能端,多路選擇器,多路分配器,20. 10. 1 數(shù)據(jù)分配器,將一個(gè)數(shù)據(jù)分時(shí)分送到多個(gè)輸出端輸出,數(shù)據(jù)輸入,使能端

50、,D,Y0,Y1,Y2,Y3,S,數(shù)據(jù)輸出端,確定芯片是否工作,數(shù)據(jù)分配器的功能表,Y3 Y2 Y1 Y0,作為2-4線譯碼器,2-4線譯碼器74LS139,數(shù)據(jù)分配器由譯碼器 改接而成，不單獨(dú)生產(chǎn),74LS139譯碼器功能表,74LS139型譯碼器,作為4路數(shù)據(jù)分配器,2-4線譯碼器74LS139,20. 10. 2 數(shù)據(jù)選擇器,從多路數(shù)據(jù)中選擇其中所需要的 一路數(shù)據(jù)輸出,例：四選一數(shù)據(jù)選擇器,輸出數(shù)據(jù),使能端,數(shù)據(jù)選擇器類似一個(gè)多投開(kāi)關(guān)。選擇哪一路信號(hào)由相應(yīng)的一組控制信號(hào)控制,1,1,1,1,1,1,Y,D0,D1,D2,D3,A0,A1,1,0,0,與”門(mén)被封鎖，選擇器不工作,74LS1

51、53型4選1數(shù)據(jù)選擇器,1,1,1,1,1,1,Y,D0,D1,D2,D3,A0,A1,0,1,與”門(mén)打開(kāi)，選擇器工作,由控制端決定選擇哪一路數(shù)據(jù)輸出,選中,D0,74LS153型4選1數(shù)據(jù)選擇器,邏輯表達(dá)式,由邏輯圖寫(xiě)出邏輯表達(dá)式,多路選擇器廣泛應(yīng)用于多路模擬量的采集及 A/D 轉(zhuǎn)換器中,用74LS153多路選擇器選擇8路信號(hào),若A2A1A0=010, 輸出選中1D2路的數(shù)據(jù)信號(hào),A0,A1,A2,74LS151功能表,8選1數(shù)據(jù)選擇器,用2片74LS151型8選1數(shù)據(jù)選擇器構(gòu)成具有 16選1功能的數(shù)據(jù)選擇器,例,用74LS151型8選1數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)式 Y=AB+BC+CA,解：將

52、邏輯函數(shù)式用最小項(xiàng)表示,將輸入變量A、B、C分別對(duì)應(yīng)地接到數(shù)據(jù)選擇器的選擇端 A2 、A1 、 A0。由狀態(tài)表可知, 將數(shù)據(jù)輸入端D3 、D5 、 D6 、 D7 接“1”,其余輸入端接“0”,即可實(shí)現(xiàn)輸出Y, 如圖所示,74LS151功能表,課 堂 練 習(xí),試用八選一數(shù)據(jù)選擇器實(shí)現(xiàn)三變量多數(shù)表決器,課 堂 練 習(xí),用八選一數(shù)據(jù)選擇器實(shí)現(xiàn),比較八選一的功能表,令,課 堂 練 習(xí),用八選一數(shù)據(jù)選擇器實(shí)現(xiàn),接線圖,20. 11. 1 交通信號(hào)燈故障檢測(cè)電路,燈亮 “1”表示，燈滅 “0”表示,故障 “1”表示，正常 “0”表示,20. 11 應(yīng)用舉例,1) 列邏輯狀態(tài)表,2) 寫(xiě)出邏輯表達(dá)式,3)

53、 化簡(jiǎn)可得,為減少所用門(mén)數(shù),將上式變換為,4) 畫(huà)邏輯圖,發(fā)生故障時(shí)，F(xiàn)=1，晶體管導(dǎo)通, 繼電器KA通電，其觸點(diǎn)閉合, 故障指示燈亮,正常工作時(shí), ABCD = 1111, T1 導(dǎo)通, M 轉(zhuǎn)動(dòng), T2 截止,20. 11. 2 故障報(bào)警器,20. 11. 3 兩地控制一燈的電路,邏輯表達(dá)式,當(dāng)A、B取值不同時(shí)，Y=1，燈亮； 當(dāng)A、B取值相同時(shí)，Y=0，燈滅,當(dāng)水箱無(wú)水時(shí), AD與 U端斷開(kāi), G1 G4 的輸入端 為低電平,發(fā)光二極管微亮。 水注滿G4 輸出低電平，G5 輸出高電平, T1、T2 導(dǎo)通， 電機(jī)停轉(zhuǎn), 并發(fā)出報(bào)警聲響,20. 11. 4 水位檢測(cè)電路,G2,G3,G4,G

54、5,D,T1,12V,DL,12 V,T2,G1,6 V,U,A,B,C,D,檢測(cè)桿銅箍,第21章 觸發(fā)器和時(shí)序邏輯電路,21.1 雙穩(wěn)態(tài)觸發(fā)器,21.2 寄存器,21.3 計(jì)數(shù)器,21.4 555定時(shí)器及其應(yīng)用,21.5 應(yīng)用舉例,本章要求,1. 掌握 RS、JK、D 觸發(fā)器的邏輯功能及 不同結(jié)構(gòu)觸發(fā)器的動(dòng)作特點(diǎn); 2. 掌握寄存器、移位寄存器、二進(jìn)制計(jì)數(shù)器、 十進(jìn)制計(jì)數(shù)器的邏輯功能，會(huì)分析時(shí)序邏輯 電路; 3. 學(xué)會(huì)使用本章所介紹的各種集成電路; 4. 了解集成定時(shí)器及由它組成的單穩(wěn)態(tài)觸發(fā)器 和多諧振蕩器的工作原理,第21章 觸發(fā)器和時(shí)序邏輯電路,在前面所學(xué)習(xí)的組合邏輯電路中,構(gòu)成組合邏輯

55、電路的基本單元是門(mén)電路,觸 發(fā) 器 的 引 入,而在“時(shí)序邏輯電路”中,這就要求時(shí)序邏輯電路必須具有記憶功能,實(shí)現(xiàn)記憶功能的邏輯部件就是觸發(fā)器,形象地說(shuō)，觸發(fā)器具有“一觸即發(fā)”的功能。在輸入觸發(fā)信號(hào)的作用下，它能夠從一種狀態(tài) ( 0 或 1 )轉(zhuǎn)變成另一種狀態(tài) ( 1 或 0,觸發(fā)器的輸出狀態(tài)不僅和當(dāng)時(shí)的輸入有關(guān)，還與它的歷史狀態(tài)有關(guān)。觸發(fā)器具有記憶功能,按邏輯功能劃分,R - S 觸發(fā)器,D 觸發(fā)器,J - K 觸發(fā)器等,按觸發(fā)方式劃分,電平觸發(fā)方式,邊沿觸發(fā)方式,觸 發(fā) 器 的 分 類,電路的輸出狀態(tài)不僅取決于當(dāng)時(shí)的輸入信號(hào)，而且與電路原來(lái)的狀態(tài)有關(guān)，當(dāng)輸入信號(hào)消失后，電路狀態(tài)仍維持不變。

56、這種具有存貯記憶功能的電路稱為時(shí)序邏輯電路,時(shí)序邏輯電路的特點(diǎn),下面介紹雙穩(wěn)態(tài)觸發(fā)器，它是構(gòu)成時(shí)序電路的基本邏輯單元,21.1 雙穩(wěn)態(tài)觸發(fā)器,特點(diǎn)： 1. 有兩個(gè)穩(wěn)定狀態(tài)“0”態(tài)和“1”態(tài)； 2. 能根據(jù)輸入信號(hào)將觸發(fā)器置成“0”或“1”態(tài)； 3. 輸入信號(hào)消失后，被置成的“0”或“1”態(tài)能保存 下來(lái)，即具有記憶功能,雙穩(wěn)態(tài)觸發(fā)器： 是一種具有記憶功能的邏輯單元電路，它能儲(chǔ)存一位二進(jìn)制碼,21.1.1 RS 觸發(fā)器,兩互補(bǔ)輸出端,1. 基本 RS 觸發(fā)器,兩輸入端,反饋線,正是由于引入反饋，才使電路具有記憶功能,觸發(fā)器輸出與輸入的邏輯關(guān)系,設(shè)觸發(fā)器原態(tài)為“1”態(tài),1,0,1,0,設(shè)原態(tài)為“0”

57、態(tài),1,1,0,觸發(fā)器保持“0”態(tài)不變,復(fù)位,0,設(shè)原態(tài)為“0”態(tài),1,1,0,0,設(shè)原態(tài)為“1”態(tài),0,0,1,觸發(fā)器保持“1”態(tài)不變,置位,1,設(shè)原態(tài)為“0”態(tài),0,0,1,1,設(shè)原態(tài)為“1”態(tài),0,0,1,觸發(fā)器保持“1”態(tài)不變,1,1,0,若G1先翻轉(zhuǎn)，則觸發(fā)器為“0”態(tài),1”態(tài),若先翻轉(zhuǎn),Q n ：輸入信號(hào)到來(lái)前觸發(fā)器的狀態(tài)， 簡(jiǎn)稱現(xiàn)態(tài),Q n + 1 ：輸入信號(hào)到來(lái)后觸發(fā)器的狀態(tài) ， 簡(jiǎn)稱次態(tài),0 0 0 X,0 0 1 X,輸出狀態(tài)不定,1 1 0 0,1 1 1 1,基 本 R S 觸 發(fā) 器,基本 RS 觸發(fā)器狀態(tài)表,邏輯符號(hào),二、或非門(mén)構(gòu)成的基本RS觸發(fā)器,圖4.2.3 或

58、非門(mén)構(gòu)成的基本RS-FF的邏輯圖和圖形符號(hào),表422 或非門(mén)構(gòu)成的基本RS-FF的真值表（特性表,保持,置1,置0,不定,課 堂 練 習(xí),在數(shù)字系統(tǒng)中，為協(xié)調(diào)各部分的動(dòng)作，常要求某些觸發(fā)器于同一時(shí)刻動(dòng)作。為此，必須引入同步信號(hào)，使這些觸發(fā)器只有在同步信號(hào)到達(dá)時(shí)才按輸入信號(hào)改變狀態(tài)。通常把這個(gè)同步信號(hào)叫做時(shí)鐘脈沖，或稱為時(shí)鐘信號(hào)，簡(jiǎn)稱時(shí)鐘，用CP（Clock Pulse）表示。 同步觸發(fā)器又稱為“時(shí)鐘觸發(fā)器”，即時(shí)鐘控制的電平觸發(fā)器,2 可控（同步） RS 觸發(fā)器,基本R-S觸發(fā)器,導(dǎo)引電路 （控制電路,時(shí)鐘脈沖,當(dāng)CP=0時(shí),0,R，S 輸入狀態(tài) 不起作用。 觸發(fā)器狀態(tài)不變,當(dāng) CP = 1

59、時(shí),1,打開(kāi),觸發(fā)器狀態(tài)由R，S 輸入狀態(tài)決定,打開(kāi),當(dāng) CP = 1 時(shí),1,打開(kāi),1) S=0, R=0,觸發(fā)器狀態(tài)由R，S 輸入狀態(tài)決定,打開(kāi),1,1,0,2) S = 0, R= 1,3) S =1, R= 0,1,Q=1,Q=0,4) S =1, R= 1,可控RS狀態(tài)表,CP高電平時(shí)觸發(fā)器狀態(tài)由R、S確定,例：畫(huà)出可控 RS 觸發(fā)器的輸出波形,可控 RS狀態(tài)表,CP高電平時(shí)觸發(fā)器狀態(tài)由R、S確定,例：畫(huà)出同步RS觸發(fā)器的輸出端波形圖,假設(shè)Q的初始狀態(tài)為 0,在CP = 0 期間，觸發(fā)器的狀態(tài)“ 保持,不定,同步 R-S 觸發(fā)器的小結(jié),1.當(dāng)CP = 0 時(shí),無(wú)論R、S 為何種取值組

60、合，輸出端均“保持原態(tài),2.只有當(dāng)CP=1時(shí),將c門(mén)和d門(mén)打開(kāi)，控制端R、S的取值組合才會(huì)在輸出端有所反映，即有所謂“功能表,存在問(wèn)題,時(shí)鐘脈沖不能過(guò)寬，否則出現(xiàn)空翻現(xiàn)象，即在一個(gè)時(shí)鐘脈沖期間觸發(fā)器翻轉(zhuǎn)一次以上,克服辦法：采用 JK 觸發(fā)器或 D 觸發(fā)器,21.1.2 主從JK觸發(fā)器,1.電路結(jié)構(gòu),從觸發(fā)器,主觸發(fā)器,反饋線,2. 工作原理,主觸發(fā)器打開(kāi),主觸發(fā)器狀態(tài)由J、K決定，接收信號(hào)并暫存,從觸發(fā)器封鎖,從觸發(fā)器狀態(tài)保持不變,CP,CP,狀態(tài)保持不變,從觸發(fā)器的狀態(tài)取決于主觸發(fā)器，并保持主、從狀態(tài)一致，因此稱之為主從觸發(fā)器,從觸發(fā)器打開(kāi),主觸發(fā)器封鎖,CP,CP高電平時(shí)觸發(fā)器接收信號(hào)并暫