(完整版)計(jì)算機(jī)組成原理考點(diǎn)總結(jié)終結(jié)版匯總,推薦文檔

1、內(nèi)部資料，轉(zhuǎn)載請(qǐng)注明出處，謝謝合作。一、計(jì)算機(jī)系統(tǒng)概述（一） 計(jì)算機(jī)發(fā)展歷程（了解） 知識(shí)點(diǎn)一：第一臺(tái)計(jì)算機(jī) eniac知識(shí)點(diǎn)二：馮諾依曼（vanneumann）首次提出存儲(chǔ)程序的概念，將數(shù)據(jù)和程序一起放在存儲(chǔ)器中，使得編程更加方便。50 多年來，雖然對(duì)馮諾依曼機(jī)進(jìn)行了很多改革， 但結(jié)構(gòu)變化不大，仍然稱為馮諾依曼機(jī)。知識(shí)點(diǎn)三：一般把計(jì)算機(jī)的發(fā)展分為四個(gè)階段：第一代（1946-50s 后期）：電子管計(jì)算機(jī)時(shí)代；第二代（50s 中期-60s 后期）：晶體管計(jì)算機(jī)時(shí)代； 第三代（60s 中期-70s 前期）：集成電路計(jì)算機(jī)時(shí)代； 第四代（70s 初-）：大規(guī)模集成電路計(jì)算機(jī)時(shí)代。知識(shí)點(diǎn)四：馮諾依曼計(jì)

2、算機(jī)的特點(diǎn)馮諾依曼體系計(jì)算機(jī)的核心思想是“存儲(chǔ)程序”的概念。它的特點(diǎn)如下：(1) 計(jì)算機(jī)由運(yùn)算器、存儲(chǔ)器、控制器和輸入設(shè)備、輸出設(shè)備五大部件組成；(2) 指令和數(shù)據(jù)都用二進(jìn)制代碼表示；(3) 指令和數(shù)據(jù)都以同等地位存放于存儲(chǔ)器內(nèi)，并可按地址尋訪；(4) 指令是由操作碼和地址碼組成，操作碼用來表示操作的性質(zhì)，地址碼用來表示操作數(shù)所在存儲(chǔ)器中的位置；(5) 指令在存儲(chǔ)器內(nèi)是順序存放的；(6) 機(jī)器以運(yùn)算器為核心，輸入輸出設(shè)備與存儲(chǔ)器的數(shù)據(jù)傳送通過運(yùn)算器。（二） 計(jì)算機(jī)系統(tǒng)層次結(jié)構(gòu)（了解）計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)，通常可有五個(gè)以上的層次，在每一個(gè)層次上都能進(jìn)行程序設(shè)計(jì)。由下自上可排序?yàn)椋旱谝患?jí)微程序機(jī)器

3、級(jí)，微指令由機(jī)器直接執(zhí)行，第二級(jí)傳統(tǒng)機(jī)器級(jí)，用微程序解釋機(jī)器指令，第三級(jí)操作系統(tǒng)級(jí)，一般用機(jī)器語言程序解釋作業(yè)控制語句，第四級(jí)匯編語言機(jī)器級(jí)，這一級(jí)由匯編程序支持和執(zhí)行，第五級(jí)高級(jí)語言機(jī)器級(jí)，采用高級(jí)語言，由各種高級(jí)語言編譯程序支持和執(zhí)行。還可以有第六級(jí)應(yīng)用語言機(jī)器級(jí)，采用各種面向問題的應(yīng)用語言。1. 計(jì)算機(jī)硬件的基本組成圖中實(shí)線為控制線，虛線為反饋線，雙線為數(shù)據(jù)線。圖中各部件的功能是：(1) 運(yùn)算器用來完成算術(shù)運(yùn)算和邏輯運(yùn)算，并將運(yùn)算的中間結(jié)果暫存在運(yùn)算器內(nèi)；(2) 存儲(chǔ)器用來存放數(shù)據(jù)和程序；(3) 控制器用來控制、指揮程序和數(shù)據(jù)的輸入、運(yùn)行及處理運(yùn)算結(jié)果；(4) 輸入設(shè)備用來將人們熟悉的信

4、息形式轉(zhuǎn)換為機(jī)器能識(shí)別的信息形式，常見的有鍵盤、鼠標(biāo)等；(5) 輸出設(shè)備可將機(jī)器運(yùn)算結(jié)果轉(zhuǎn)換為人們熟悉的信息形式如打印機(jī)輸出、顯示器輸出等。計(jì)算機(jī)的五大部件在控制器的統(tǒng)一指揮下，有條不紊地自動(dòng)工作。由于運(yùn)算器和控制器在邏輯關(guān)系和電路結(jié)構(gòu)上聯(lián)系十分緊密，尤其在大規(guī)模集成電路制作工藝出現(xiàn)后，這兩大部件往往制作在同一芯片上，因此，通常將他們合起來統(tǒng)稱為中央處理器，簡稱 cpu。把輸入設(shè)備與輸出設(shè)備簡稱為 i/o 設(shè)備。因此，現(xiàn)代計(jì)算機(jī)可認(rèn)為由三大部分組成：cpu、i/o 設(shè)備及主存儲(chǔ)器 mm。cpu與 mm 合起來稱為主機(jī)，i/o 設(shè)備叫作外設(shè)。存儲(chǔ)器分為主存儲(chǔ)器 mm 和輔助存儲(chǔ)器。主存可直接與

5、cpu 交換信息，輔存又叫外存。2. 計(jì)算機(jī)軟件的分類計(jì)算機(jī)的軟件通常又分為兩大類：系統(tǒng)軟件和應(yīng)用軟件。系統(tǒng)軟件又稱為系統(tǒng)程序，主要用來管理整個(gè)計(jì)算機(jī)系統(tǒng)，監(jiān)視服務(wù)，使系統(tǒng)資源得到合理調(diào)度，確保高效運(yùn)行。它包括：標(biāo)準(zhǔn)程序庫、語言處理程序、操作系統(tǒng)、服務(wù)性程序、數(shù)據(jù)庫管理系統(tǒng)、網(wǎng)絡(luò)軟件等等。應(yīng)用軟件又稱為應(yīng)用程序，它是用戶根據(jù)任務(wù)所編制的各種程序。3. 計(jì)算機(jī)的工作過程1. 運(yùn)算器運(yùn)算器包括三個(gè)寄存器和一個(gè)算邏單元 alu。其中 acc 為累加器，mq 為乘商寄存器，x 為操作數(shù)寄存器。這三個(gè)寄存器在完成不同運(yùn)算時(shí)，所存放在操作數(shù)類別也各不相同。2. 存儲(chǔ)器主存儲(chǔ)器包括存儲(chǔ)體、各種邏輯部件及控制

6、電路等。主存的工作方式就是按存儲(chǔ)單元的地址號(hào)來實(shí)現(xiàn)對(duì)存儲(chǔ)字各位的存（寫入）、?。ㄗx出）。這種存取方式叫做按地址存取，也即按地址訪問存儲(chǔ)器（簡稱訪存）。為了能實(shí)現(xiàn)按地址訪問的方式，主存中還必須配置兩個(gè)寄存器 mar 和mdr。mar 是存儲(chǔ)器地址寄存器,用來存放欲訪問的存儲(chǔ)單元的地址，其位數(shù)對(duì)應(yīng)存儲(chǔ)單元的個(gè)數(shù)。mdr 是存儲(chǔ)器數(shù)據(jù)寄存器,用來存放從存儲(chǔ)體某單元取出的代碼或者準(zhǔn)備往某存儲(chǔ)單元存入的代碼，其位數(shù)與存儲(chǔ)字長相等。要想完整地完成一個(gè)取或存操作。3. 控制器控制器是計(jì)算機(jī)組成的神經(jīng)中樞，由它指揮全機(jī)各部件自動(dòng)、協(xié)調(diào)地工作。具體而言，它首先要命令存儲(chǔ)器讀出一條指令，這叫取指過程。接著對(duì)這條指

7、令進(jìn)行分析，指出該指令要完成什么樣的操作，并按尋址特征指明操作數(shù)的地址，這叫分析指令過程。最后根據(jù)操作數(shù)所在的地址，取出操作數(shù)并完成某種操作，這叫作執(zhí)行過程。以上就是通常所說的完成一條指令操作的取指、分析和執(zhí)行三階段。 控制器由程序計(jì)數(shù)器 pc， 指令寄存器 ir 以及控制單元 cu 幾部分組成。pc 用來存放當(dāng)前欲執(zhí)行指令的地址， 它與主存的 mar 之間有一條直接通路，且具有自動(dòng)加 1 的功能， 即可自動(dòng)形成下一條指令的地址。ir 用來存放當(dāng)前的指令， ir 的內(nèi)容來自主存的 mdr。ir 中的操作碼送到cu，用來分析指令；其地址碼作為操作數(shù)的地址送至存儲(chǔ)器的 mar。 cu 用來分析當(dāng)前

8、指令所需完成的操作，并發(fā)出各種微操作命令序列，用以控制所有被控對(duì)象。4. i/oi/o 子系統(tǒng)包括各種外部設(shè)備及相應(yīng)的接口。每一種設(shè)備都是由 i/o 接口與主機(jī)聯(lián)系的，它接受 cu 發(fā)出的各種控制命令完成相應(yīng)的操作。計(jì)算機(jī)的解題過程如下：首先把構(gòu)成程序的有序指令和數(shù)據(jù)，通過鍵盤輸入到主存單元中，并置 pc 的初值為 0（即令程序的首地址為 0）。啟動(dòng)機(jī)器后，計(jì)算機(jī)便自動(dòng)按存儲(chǔ)器中所存放的指令順序，有序地逐條完成取指令、分析指令和執(zhí)行指令，直至執(zhí)行到程序的最后一條指令為止。（三） 計(jì)算機(jī)性能指標(biāo)1. 吞吐量、響應(yīng)時(shí)間（1) 吞吐量：單位時(shí)間內(nèi)的數(shù)據(jù)輸出數(shù)量。（2) 響應(yīng)時(shí)間：從事件開始到事件結(jié)束

9、的時(shí)間，也稱執(zhí)行時(shí)間。2. cpu 時(shí)鐘周期、主頻、cpi、cpu 執(zhí)行時(shí)間（1） cpu 時(shí)鐘周期：機(jī)器主頻的倒數(shù)，tc（2） 主頻：cpu 工作主時(shí)鐘的頻率，機(jī)器主頻 rc（3） cpi：執(zhí)行一條指令所需要的平均時(shí)鐘周期（4） cpu 執(zhí)行時(shí)間：tcpu=incpitcin 執(zhí)行程序中指令的總數(shù)cpi 執(zhí)行每條指令所需的平均時(shí)鐘周期數(shù)tc 時(shí)鐘周期時(shí)間的長度3. mips、mflops（1） mips：mips(million instructions per second) mips = in/(te106)= in/(incpitc106)= rc/(cpi106)te：執(zhí)行該程序的總

10、時(shí)間in：執(zhí)行該程序的總指令數(shù)rc：時(shí)鐘周期 tc 的到數(shù)mips 只適合評(píng)價(jià)標(biāo)量機(jī)，不適合評(píng)價(jià)向量機(jī)。標(biāo)量機(jī)執(zhí)行一條指令，得到一個(gè)運(yùn)行結(jié)果。而向量機(jī)執(zhí)行一條指令，可以得到多個(gè)運(yùn)算結(jié)果。（2） mflops：mflops(million floating point operations per second) mflops=ifn/(te106)ifn：程序中浮點(diǎn)數(shù)的運(yùn)算次數(shù)mflops 測量單位比較適合于衡量向量機(jī)的性能。一般而言，同一程序運(yùn)行在不同的計(jì)算機(jī)上時(shí)往往會(huì)執(zhí)行不同數(shù)量的指令數(shù)，但所執(zhí)行的浮點(diǎn)數(shù)個(gè)數(shù)常常是相同的。二、數(shù)據(jù)的表示和運(yùn)算（一） 數(shù)制與編碼1. 進(jìn)位計(jì)數(shù)制及其相互轉(zhuǎn)換2

11、. 真值和機(jī)器數(shù)3. bcd 碼4. 字符與字符串5. 校驗(yàn)碼（二） 定點(diǎn)數(shù)的表示和運(yùn)算1. 定點(diǎn)數(shù)的表示無符號(hào)數(shù)的表示；有符號(hào)數(shù)的表示。2. 定點(diǎn)數(shù)的運(yùn)算定點(diǎn)數(shù)的位移運(yùn)算；原碼定點(diǎn)數(shù)的加/減運(yùn)算；補(bǔ)碼定點(diǎn)數(shù)的加/減運(yùn)算；定點(diǎn)數(shù)的乘/除運(yùn)算；溢出概念和判別方法。（三） 浮點(diǎn)數(shù)的表示和運(yùn)算1. 浮點(diǎn)數(shù)的表示浮點(diǎn)數(shù)的表示范圍；ieee754 標(biāo)準(zhǔn)2. 浮點(diǎn)數(shù)的加/減運(yùn)算（四） 算術(shù)邏輯單元 alu1. 串行加法器和并行加法器2. 算術(shù)邏輯單元 alu 的功能和機(jī)構(gòu)三、存儲(chǔ)器層次機(jī)構(gòu)（cache-主存-外存的層次結(jié)構(gòu)、cache 的三種不同映象方式、主存芯片的子擴(kuò)展和位擴(kuò)展方案設(shè)計(jì)以及續(xù)存相關(guān)地址轉(zhuǎn)

12、換的內(nèi)容是重點(diǎn)）（一） 存儲(chǔ)器的分類1按存儲(chǔ)介質(zhì)分（1）半導(dǎo)體存儲(chǔ)器。存儲(chǔ)元件由半導(dǎo)體器件組成的叫半導(dǎo)體存儲(chǔ)器。其優(yōu)點(diǎn)是體積小、功耗低、存取時(shí)間短。其缺點(diǎn)是當(dāng)電源消失時(shí)，所存信息也隨即丟失，是一種易失性存儲(chǔ)器。2）磁表面存儲(chǔ)器。按載磁體形狀的不同，可分為磁盤、磁帶和磁鼓。現(xiàn)代計(jì)算機(jī)已很少采用磁鼓。由于用具有矩形磁滯回線特性的材料作磁表面物質(zhì)，它們按其剩磁狀態(tài)的不同而區(qū)分“0”或“1”，而且剩磁狀態(tài)不會(huì)輕易丟失，故這類存儲(chǔ)器具有非易失性的特點(diǎn)。3) 磁芯存儲(chǔ)器 不用了4） 光盤存儲(chǔ)器。光盤存儲(chǔ)器是應(yīng)用激光在記錄介質(zhì)(磁光材料)上進(jìn)行讀寫的存儲(chǔ)器，具有非易失性的特點(diǎn)。光盤記錄密度高、耐用性好、可靠

13、性高和可互換性強(qiáng)等。 2按存取方式分類按存取方式可把存儲(chǔ)器分為隨機(jī)存儲(chǔ)器、只讀存儲(chǔ)器、順序存儲(chǔ)器和直接存取存儲(chǔ)器四類。（1） 隨機(jī)存儲(chǔ)器 ram(random access memory)。ram 是一種可讀寫存儲(chǔ)器， 其特點(diǎn)是存儲(chǔ)器的任何一個(gè)存儲(chǔ)單元的內(nèi)容都可以隨機(jī)存取，而且存取時(shí)間與存儲(chǔ)單元的 物理位置無關(guān)。計(jì)算機(jī)系統(tǒng)中的主存都采用這種隨機(jī)存儲(chǔ)器。由于存儲(chǔ)信息原理的不同， ram 又分為靜態(tài) ram ( 以觸發(fā)器原理寄存信息)和動(dòng)態(tài) ram(以電容充放電原理寄存信 息)。（2） 只讀存儲(chǔ)器 rom(read only memory)。只讀存儲(chǔ)器是能對(duì)其存儲(chǔ)的內(nèi)容讀出， 而不能對(duì)其重新寫入的

14、存儲(chǔ)器。這種存儲(chǔ)器一旦存入了原始信息后，在程序執(zhí)行過程中， 只能將內(nèi)部信息讀出，而不能隨意重新寫入新的信息去改變?cè)夹畔?。因此，通常用它存放固定不變的程序、常?shù)以及漢字字庫，甚至用于操作系統(tǒng)的固化。它與隨機(jī)存儲(chǔ)器可共同作為主存的一部分，統(tǒng)一構(gòu)成主存的地址域。只讀存儲(chǔ)器分為掩膜型只讀存儲(chǔ)器 mrom（masked rom）、可編程只讀存儲(chǔ)器 prom(programmable rom)、可擦除可編程只讀存儲(chǔ)器 eprom(erasable programmable rom)、用電可擦除可編程的只讀存儲(chǔ)器 eeprom(electrically erasable programmable rom)

15、。以及近年來出現(xiàn)了的快擦型存儲(chǔ)器 flash memory，它具有 eeprom 的特點(diǎn)，而速度比 eeprom 快得多。（3） 串行訪問存儲(chǔ)器。如果對(duì)存儲(chǔ)單元進(jìn)行讀寫操作時(shí)，需按其物理位置的先后順序?qū)ふ业刂?，則這種存儲(chǔ)器叫做串行訪問存儲(chǔ)器。顯然這種存儲(chǔ)器由于信息所在位置不同，使得讀寫時(shí)間均不相同。如磁帶存儲(chǔ)器，不論信息處在哪個(gè)位置，讀寫時(shí)必須從其介質(zhì)的始端開始按順序?qū)ふ?，故這類串行訪問的存儲(chǔ)器又叫順序存取存儲(chǔ)器。還有一種屬于部分串行訪問的存儲(chǔ)器，如磁盤。在對(duì)磁盤讀寫時(shí)，首先直接指出該存儲(chǔ)器中的某個(gè)小區(qū)域(磁道)，然后再順序?qū)ぴL，直至找到位置。故其前段是直接訪問，后段是串行訪問，叫直接存取存儲(chǔ)

16、器。3. 按在計(jì)算機(jī)中的作用分類按在計(jì)算機(jī)系統(tǒng)中的作用不同，存儲(chǔ)器又可分為主存儲(chǔ)器、輔助存儲(chǔ)器、緩沖存儲(chǔ)器。（二） 存儲(chǔ)器的層次化結(jié)構(gòu) 主要是為了解決速度匹配問題存儲(chǔ)器有 3 個(gè)重要的指標(biāo)：速度、容量和每位價(jià)格，一般來說，速度越快，位價(jià)越高； 容量越大，位價(jià)越低，容量大，速度就越低。上述三者的關(guān)系用下圖表示：寄存器緩存主存磁盤磁帶存儲(chǔ)系統(tǒng)層次結(jié)構(gòu)主要體現(xiàn)在緩存-主存-輔存這兩個(gè)存儲(chǔ)層次上，如下圖所示：緩存cpu主存輔存（三） 半導(dǎo)體隨機(jī)存取存儲(chǔ)器1. sram 存儲(chǔ)器的工作原理 靜態(tài) ram由于靜態(tài) ram 是觸發(fā)器存儲(chǔ)信息，因此即使信息讀出后，它仍保持其原狀態(tài)，不需要再生。但電源掉電時(shí)，原存

17、信息丟失，故它屬易失性半導(dǎo)體存儲(chǔ)器2. dram 存儲(chǔ)器的工作原理（四） 只讀存儲(chǔ)器（五） 主存儲(chǔ)器與 cpu 的連接（六） 雙口 ram 和多模塊存儲(chǔ)器（七） 高速緩沖存儲(chǔ)器（cache）1. 程序訪問的局部2. cache 的基本工作原理3. cache 和主存之間的映射方式4. cache 中主存塊的替換算法5. cache 寫策略（八） 虛擬存儲(chǔ)器1. 虛擬存儲(chǔ)器的基本概念2. 頁式虛擬存儲(chǔ)器3. 段式虛擬存儲(chǔ)器4. 段頁式虛擬存儲(chǔ)器5. tlb（快表）四、指令系統(tǒng)（一） 指令格式1. 指令的基本格式2. 定長操作碼指令格式3. 擴(kuò)展操作碼指令格式（二） 指令的尋址方式1. 有效地址的

18、概念2. 數(shù)據(jù)尋址和指令尋址3. 常見尋址方式（三） cisc 和 risc 的基本概念五、中央處理器（cpu）（一） cpu 的功能和基本結(jié)構(gòu)（二） 指令執(zhí)行過程（三） 數(shù)據(jù)通路的功能和基本結(jié)構(gòu)（四） 控制器的功能和工作原理1. 硬布線控制器2. 微程序控制器微程序、微指令和微命令；微指令的編碼方式；微地址的形式方式。（五） 指令流水線1. 指令流水線的基本概念（一） 總線（二） 總線概述（三） 總線的基本概念2. 超標(biāo)量和動(dòng)態(tài)流水線的基本概念總線是連接計(jì)算機(jī)內(nèi)部多個(gè)部件之間的信息傳輸線，是各部件共享的傳輸介質(zhì)。多個(gè)部件和總線相連，在某一時(shí)刻，只允許有一個(gè)部件向總線發(fā)送信號(hào)，而多個(gè)部件可以同

19、時(shí)從總線上接收相同的信息?？偩€是由許多傳輸線或通路組成，每條線可傳輸一位二進(jìn)制代碼，如 16 條傳輸線組成的總線，可同時(shí)傳輸 16 位二進(jìn)制代碼。 （四） 總線的分類按數(shù)據(jù)傳送方式：并行傳輸總線和串行傳輸總線按總線的適用范圍：計(jì)算機(jī)總線，測控總線，網(wǎng)絡(luò)通信總線按連接部件不同：（重點(diǎn)）片內(nèi)總線：片內(nèi)總線是指芯片內(nèi)部的總線，如在 cpu 芯片內(nèi)部，寄存器與寄存器之間、寄存器與算術(shù)邏輯單元之間都有總線連接。系統(tǒng)總線：系統(tǒng)總線是指 cpu、主存、i/o 各大部件之間的信息傳輸線。按傳輸信息的不同，可分為三類：數(shù)據(jù)總線、地址總線和控制總線。數(shù)據(jù)總線用來傳輸各功能部件之間的數(shù)據(jù)信息，它是雙向傳輸總線，其位

20、數(shù)與機(jī)器字長、存儲(chǔ)字長有關(guān)。數(shù)據(jù)總線的條數(shù)稱為數(shù)據(jù)總線寬度，它是衡量系統(tǒng)性能的一個(gè)重要參數(shù)。例子：總線寬 8 位，指令字長 16 位，cpu 需要兩次訪主存地址總線主要用來指出數(shù)據(jù)總線上的源數(shù)據(jù)或目的數(shù)據(jù)在主存單元的地址或在 i/o 設(shè)備上的地址。它是單向傳輸?shù)?。地址線的位數(shù)與存儲(chǔ)單元的個(gè)數(shù)有關(guān)， 如地址線為 20 根，則對(duì)應(yīng)的存儲(chǔ)單元個(gè)數(shù)為 220。控制總線是用來發(fā)出各種控制信號(hào)的傳輸線。對(duì)單一控制線來說，傳輸單向；對(duì)控制總線，是雙向的。對(duì) cpu 而言，控制信號(hào)既有輸入又有輸出。通信總線：這類總線用于計(jì)算機(jī)系統(tǒng)之間或計(jì)算機(jī)系統(tǒng)與其他系統(tǒng)（如控制儀表、移動(dòng)通訊等）之間的通信。（五） 總線的組

21、成及性能指標(biāo)總線的組成：總線組成包括信號(hào)線、總線控制器、附屬電路。信號(hào)線包括數(shù)據(jù)線、地址線和控制線總線性能指標(biāo)：（1） 總線寬度：它是指數(shù)據(jù)總線的根數(shù)， 用 bit（位）表示，如 8 位、16 位、32位、64 位。（2） 總線帶寬：總線的數(shù)據(jù)傳輸速率即單位時(shí)間內(nèi)總線上傳輸數(shù)據(jù)的位數(shù)，通常用每秒傳輸信息的字節(jié)數(shù)來衡量，單位為 mbps（兆每秒）。例如，總線頻率 33mhz，總線寬度 32 位（4b），則總線帶寬 33*4=132mbps。（3） 時(shí)鐘同步/異步：總線上的數(shù)據(jù)與時(shí)鐘同步工作的總線稱同步總線，與時(shí)鐘不同步工作的總線稱為異步總線。（4） 總線復(fù)用： 通常地址總線與數(shù)據(jù)總線在物理上是分

22、開的兩種總線。地址總線傳輸?shù)刂反a，數(shù)據(jù)總線傳輸數(shù)據(jù)信息。為了提高總線的利用率，優(yōu)化設(shè)計(jì)，特將地址總線和數(shù)據(jù)總線共用一條物理線路，只是某一時(shí)刻該總線傳輸?shù)刂沸盘?hào)，另一時(shí)刻傳輸數(shù)據(jù)信號(hào)或命令信號(hào)。這叫總線的多路復(fù)用。（5） 信號(hào)線數(shù)： 即地址總線、數(shù)據(jù)總線和控制總線三種總線數(shù)的總和。（6） 總線控制方式： 包括并發(fā)工作、自動(dòng)配置、仲裁方式、邏輯方式、計(jì)數(shù)方式等。（7） 其他指標(biāo)：如負(fù)載能力問題等?？偩€結(jié)構(gòu)的三種形式：以 cpu 為中心的雙總線結(jié)構(gòu)：這種結(jié)構(gòu)在 i/o 設(shè)備與主存交換信息時(shí)仍然要占用cpu，因此會(huì)影響 cpu 的工作效率。單總線結(jié)構(gòu)：它是將 cpu、主存、i/o 設(shè)備都掛在一組總線上

23、，允許 i/o 之間、i/o 與主存之間直接交換信息。因?yàn)橹挥幸唤M總線，當(dāng)某一時(shí)刻各部件都要占用時(shí)，就會(huì)出現(xiàn)爭奪現(xiàn)象。雙總線結(jié)構(gòu)的特點(diǎn)是將速度較低的 i/o 設(shè)備從單總線上分離出來，形成主存總線與i/o 總線分開的結(jié)構(gòu)。三總線結(jié)構(gòu)中，主存總線用于 cpu 與主存之間的傳輸；i/o 總線供 cpu 與各類i/o 之間傳遞信息；dma 總線用于高速外設(shè)（磁盤、磁帶等）與主存之間直接交換信息。在三總線結(jié)構(gòu)中，任一時(shí)刻只能使用一種總線。（六） 總線仲裁（總線控制）總線控制主要包括判優(yōu)控制和通信控制?？偩€判優(yōu)控制可分集中式和分布式兩種，前者將控制邏輯集中在一處(如在 cpu 中)，后者將控制邏輯分散在與

24、總線連接的各個(gè)部件或設(shè)備上。集中仲裁方式常見的集中控制有三種優(yōu)先權(quán)仲裁方式：1. 鏈?zhǔn)讲樵儯ň栈ㄦ湥﹫D中控制總線中有三根線用于總線控制（bs 總線忙；br 總線請(qǐng)求、bg 總線同意），其中總線同意信號(hào) bg 是串行地從一個(gè) i/o 接口送到下一個(gè) i/o 接口。如果 bg 到達(dá)的接口有總線請(qǐng)求，bg 信號(hào)就不再往下傳。意味著該接口獲得了總線使用權(quán)，并建立總線忙bs 信號(hào)，表示它占用了總線?？梢娫诓樵冩溨校x總線控制部件最近的設(shè)備具有最高的優(yōu)先級(jí)。這種方式的特點(diǎn)是：只需很少幾根線就能按一定優(yōu)先次序?qū)崿F(xiàn)總線控制，并且很容易擴(kuò)充設(shè)備，但對(duì)電路故障很敏感。2. 計(jì)數(shù)器定時(shí)查詢計(jì)數(shù)器定時(shí)查詢方式如下圖所

25、示。它與鏈?zhǔn)讲樵兎绞较啾龋嗔艘唤M設(shè)備地址線，少了一根總線同意線bg。總線控制部件接到由 br 送來的總線請(qǐng)求信號(hào)后，在總線未被使用(bs0)的情況下，由計(jì)數(shù)器開始計(jì)數(shù)， 向各設(shè)備發(fā)出一組地址信號(hào)。當(dāng)某個(gè)有總線請(qǐng)求的設(shè)備地址與計(jì)數(shù)值一致時(shí)，便獲得總線使用權(quán)，此時(shí)終止計(jì)數(shù)查詢。這種方式的特點(diǎn)是：計(jì)數(shù)可以從“0”開始，此時(shí)設(shè)備的優(yōu)先次序是固定的；計(jì)數(shù)也可以從終止點(diǎn)開始，即是一種循環(huán)方法，此時(shí)設(shè)備使用總線的優(yōu)先級(jí)相等；計(jì)數(shù)器的初始值還可由程序設(shè)置，故優(yōu)先次序可以改變。此外，對(duì)電路故障不如鏈?zhǔn)讲樵兎绞矫舾?，但增加了主控制線(設(shè)備地址)數(shù)，控制也較復(fù)雜。3. 獨(dú)立請(qǐng)求方式獨(dú)立請(qǐng)求方式如下圖所示。由圖可見

26、，每一設(shè)備均有一對(duì)總線請(qǐng)求線 bri 和總線同意線 bgi。當(dāng)設(shè)備要求使用總線時(shí)，便發(fā)出該設(shè)備的請(qǐng)求信號(hào)。總線控制部件中有一排隊(duì)電路，可根據(jù)優(yōu)先次序確定響 應(yīng)哪一設(shè)備的請(qǐng)求。這種方式的特點(diǎn)是：響應(yīng)速度快，優(yōu)先次序控制靈活(通過程序改變)， 但控制線數(shù)量多，總線控制更復(fù)雜。線，其中 n 是允許接納的最大設(shè)備數(shù)，而獨(dú)立請(qǐng)求方式需采用 2n 根線。鏈?zhǔn)讲樵冎袃H用兩根線確定總線使用權(quán)屬于哪個(gè)設(shè)備，在計(jì)數(shù)查詢中大致用 1og2n 根總線通信控制（沒要求）分布仲裁方式同集中式仲裁相比，分布式仲裁不需要中央仲裁器，而是讓各個(gè)主設(shè)備功能模塊都有自己的仲裁號(hào)和仲裁電路。需要使用總線時(shí)，各個(gè)設(shè)備的功能模塊將自己唯

27、一的仲裁號(hào)發(fā)送到共享的總線上，各自的仲裁電路再將從仲裁總線上獲得的仲裁號(hào)和自己的仲裁號(hào)相對(duì)比，獲勝的仲裁號(hào)將保留在仲裁總線上，相應(yīng)設(shè)備的總線請(qǐng)求獲得響應(yīng)。分布式仲裁不需要中央仲裁器，每個(gè)潛在的主方功能模塊都有自己的仲裁號(hào)和仲裁器。當(dāng)它們有總線請(qǐng)求時(shí)，把它們唯一的仲裁號(hào)發(fā)送到共享的仲裁總線上，每個(gè)仲裁器將仲裁總線上得到的號(hào)與自己的號(hào)進(jìn)行比較。如果仲裁總線上的號(hào)大，則它的總線請(qǐng)求不予響應(yīng)， 并撤消它的仲裁號(hào)。最后，獲勝者的仲裁號(hào)保留在仲裁總線上。顯然，分布式仲裁是以優(yōu)先級(jí)仲裁策略為基礎(chǔ)b7bi0競爭w7cniwi設(shè)備競爭號(hào)w0設(shè)備競爭號(hào)cn7cn0接其它設(shè)備a仲裁 ab總線a（七） 總線操作和定時(shí)

28、總線操作目前在總線上的操作主要有以下幾種：1） 讀和寫讀是將從設(shè)備（如存儲(chǔ)器）中的數(shù)據(jù)讀出并經(jīng)總線傳輸?shù)街髟O(shè)備（如 cpu）；寫是主設(shè)備到從設(shè)備的數(shù)據(jù)傳輸過程。2） 塊傳送主設(shè)備給出要傳輸?shù)臄?shù)據(jù)塊的起始地址后，就可以利用總線對(duì)固定長度的數(shù)據(jù)一個(gè)接一個(gè)的讀出或?qū)懭搿?） 寫后讀或讀后寫主設(shè)備給出地址一次，就可以進(jìn)行先寫后讀或者先讀后寫操作，先讀后寫往往用于校驗(yàn)數(shù)據(jù)的正確性，先寫后讀往往用于多道程序的對(duì)共享存儲(chǔ)資源的保護(hù)。4） 廣播和廣集主設(shè)備同時(shí)向多個(gè)從設(shè)備傳輸數(shù)據(jù)的操作模式稱為廣播。廣集操作和廣播操作正好相反，它將從多個(gè)從設(shè)備的數(shù)據(jù)在總線上完成 and 或 or 操作，常用于檢測多個(gè)中斷源。定

29、時(shí)：事件出現(xiàn)在總線上的時(shí)序關(guān)系。1、同步定時(shí)在同步定時(shí)協(xié)議中，事件出現(xiàn)在總線上的時(shí)刻由總線時(shí)鐘信號(hào)來確定。（所以包含始終信號(hào)線）由于采用了公共時(shí)鐘，每個(gè)功能模塊什么時(shí)候發(fā)送或接收信息都由統(tǒng)一時(shí)鐘規(guī)定， 因此，同步定時(shí)具有較高的傳輸頻率。同步定時(shí)適用于總線長度較短、各功能模塊存取時(shí)間比較接近的情況。2. 異步定時(shí)在異步定時(shí)協(xié)議中，后一事件出現(xiàn)在總線上的時(shí)刻取決于前一事件的出現(xiàn)，即建立在應(yīng)答式或互鎖機(jī)制基礎(chǔ)上。在這種系統(tǒng)中，不需要統(tǒng)一的共公時(shí)鐘信號(hào)?？偩€周期的長度是可變的。（八） 總線標(biāo)準(zhǔn)六、輸入輸出（i/o）系統(tǒng)（一） i/o 系統(tǒng)基本概念（二） 外部設(shè)備1. 輸入設(shè)備：鍵盤、鼠標(biāo)2. 輸出設(shè)備

30、：顯示器、打印機(jī)3. 外存儲(chǔ)器：硬盤存儲(chǔ)器、磁盤陣列、光盤存儲(chǔ)器（三） i/o 接口（i/o 控制器）1. i/o 接口的功能和基本結(jié)構(gòu)2. i/o 端口及其編址（四） i/o 方式1. 程序查詢方式2. 程序中斷方式中斷的基本概念；中斷響應(yīng)過程；中斷處理過程；多重中斷和中斷屏蔽的概念。3. dma 方式dma 控制器的組成；dma 傳送過程。4. 通道方式七、計(jì)算機(jī)系統(tǒng)概述（四） 計(jì)算機(jī)發(fā)展歷程（五） 計(jì)算機(jī)系統(tǒng)層次結(jié)構(gòu)4. 計(jì)算機(jī)硬件的基本組成5. 計(jì)算機(jī)軟件的分類6. 計(jì)算機(jī)的工作過程（六） 計(jì)算機(jī)性能指標(biāo)吞吐量、響應(yīng)時(shí)間；cpu 時(shí)鐘周期、主頻、cpi、cpu 執(zhí)行時(shí)間；mips、mf

31、lops。八、數(shù)據(jù)的表示和運(yùn)算（五） 數(shù)制與編碼6. 進(jìn)位計(jì)數(shù)制及其相互轉(zhuǎn)換7. 真值和機(jī)器數(shù)8. bcd 碼9. 字符與字符串10. 校驗(yàn)碼（六） 定點(diǎn)數(shù)的表示和運(yùn)算3. 定點(diǎn)數(shù)的表示無符號(hào)數(shù)的表示；有符號(hào)數(shù)的表示。4. 定點(diǎn)數(shù)的運(yùn)算定點(diǎn)數(shù)的位移運(yùn)算；原碼定點(diǎn)數(shù)的加/減運(yùn)算；補(bǔ)碼定點(diǎn)數(shù)的加/減運(yùn)算；定點(diǎn)數(shù)的乘/除運(yùn)算；溢出概念和判別方法。（七） 浮點(diǎn)數(shù)的表示和運(yùn)算3. 浮點(diǎn)數(shù)的表示浮點(diǎn)數(shù)的表示范圍；ieee754 標(biāo)準(zhǔn)4. 浮點(diǎn)數(shù)的加/減運(yùn)算（八） 算術(shù)邏輯單元 alu3. 串行加法器和并行加法器4. 算術(shù)邏輯單元 alu 的功能和機(jī)構(gòu)九、存儲(chǔ)器層次機(jī)構(gòu)（九） 存儲(chǔ)器的分類（十） 存儲(chǔ)器的層

32、次化結(jié)構(gòu)（十一）半導(dǎo)體隨機(jī)存取存儲(chǔ)器3. sram 存儲(chǔ)器的工作原理4. dram 存儲(chǔ)器的工作原理（十二）只讀存儲(chǔ)器（十三）主存儲(chǔ)器與 cpu 的連接（十四）雙口 ram 和多模塊存儲(chǔ)器（十五）高速緩沖存儲(chǔ)器（cache）6. 程序訪問的局部7. cache 的基本工作原理8. cache 和主存之間的映射方式9. cache 中主存塊的替換算法10. cache 寫策略（十六）虛擬存儲(chǔ)器6. 虛擬存儲(chǔ)器的基本概念7. 頁式虛擬存儲(chǔ)器8. 段式虛擬存儲(chǔ)器9. 段頁式虛擬存儲(chǔ)器10. tlb（快表）十、指令系統(tǒng)（四） 指令格式4. 指令的基本格式5. 定長操作碼指令格式6. 擴(kuò)展操作碼指令格式（五） 指令的尋址方式4. 有效地址的概念5. 數(shù)據(jù)尋址和指令尋址6. 常見尋址方式（六） cisc 和 risc 的基本概念十一、 中央處理器（cpu）（六） cpu 的功能和基本結(jié)構(gòu)（七） 指令執(zhí)行過程（八） 數(shù)據(jù)通路的功能和基本結(jié)構(gòu)（九） 控制器的功能和工作原理3. 硬布線控制器4. 微程序控制器微程序、微指令和微命令；微指令的編碼方式；微地址的形式方式。（十） 指令