Qsys系統(tǒng)設(shè)計指南

1、Q s y s 系 統(tǒng) 設(shè) 計 指 南Chi.緒論軟硬件需求概述 下載、安裝設(shè)計實例 打開實例工程Ch2.建立Qsys系統(tǒng) 建立數(shù)據(jù)模式發(fā)生器( DataPatternGenerato)r 建立新的帶有時鐘源的 Qsys 系統(tǒng) 加入管道橋( PipelineBridge) 加入定制模式發(fā)生器( CustomPatternGenerato)r 加入 PRBS 模式發(fā)生器 加入 2-1 流復(fù)用器( Two-to-OneStreamingMultiplexer ) 校驗存儲器地址映射( MemoryAddressMap) 連接復(fù)位信號(ResetSignalS和插入適配器(Adapters) 建立數(shù)

2、據(jù)模式校驗器( DataPatternChecker 建立新的Qsys系統(tǒng)并設(shè)置時鐘源 加入管道橋( PipelineBridge)加入 1-2 流解復(fù)用器( One-to-TwoStreamingDemultiplexer) 加入定制模式校驗器( CustomPatternC)加入PRBS模式校驗器 校驗存儲器地址映射( MemoryAddressMap) 連接復(fù)位信號Ch3.裝配層級系統(tǒng)(AssemblingHierarchicalSystems 建立層級存儲器檢測器( HierarchicalMemoryTester) 加入數(shù)據(jù)模式發(fā)生器( DataPatternGenerator 加入

3、模式校驗器( DataPatternChecker 加入存儲器主元件( MemoryMasterComponents) 連接復(fù)位信號指定存儲器地址映射( MemoryAddressMap) 完成頂層系統(tǒng)( Top-LevelSystem) 編譯并下載軟件到開發(fā)板Ch.4在系統(tǒng)控制臺(SystemConsoie驗證硬件 理解腳本( UnderstandingtheScripts) 打開實例工程( TutorialProject) 加入 JTAG-to-Avalon 主橋( MasterBridge) 編譯并使用系統(tǒng)控制臺控制開發(fā)板Ch5.仿真定制元件(CustomComponents在Qsys中

4、產(chǎn)生Testbench系統(tǒng) 打開實例工程( TutorialProject)為設(shè)計測試(DesignUnderTes)建立一個新的Qsys系統(tǒng) 導(dǎo)出所有設(shè)計測試接口( DesignUnderTestInterfaces) 產(chǎn)生一個QsysTestbench系統(tǒng)產(chǎn)生QsysTestbench系統(tǒng)仿真模型在 ModelSim-Altera 軟件中執(zhí)行仿真 設(shè)置仿真環(huán)境執(zhí)行仿真附加信息文檔版本歷史如何聯(lián)系 AlteraCh1. 緒論本指南介紹可在 QuartusII 軟件中使用的 Qsys 系統(tǒng)集成工具。本指南介紹了 如何設(shè)計一個使用不同的測試模式來測試一個外部存儲器件的系統(tǒng)。 通過系統(tǒng)需 求分析，

5、硬件設(shè)計任務(wù)，以及系統(tǒng)性能分析，重點在于構(gòu)架系統(tǒng)。在理解 Qsys 開發(fā)流程的基礎(chǔ)上，可以進一步設(shè)計自己的Qsys系統(tǒng)。1.1 軟硬件需求本指南需要下面的軟件支持：AlteraQuartusIIV11.0 以上軟件 系統(tǒng)需求及安裝指令請參考 AlteraSoftwareInstallationandLicensing NiosIIEDSV11.0 以上Tt_qsys_desig n.zip 設(shè)計實例文件，可以從 QsysTutorialDesig nExample 網(wǎng) 站下載。該設(shè)計實例文件包括可設(shè)置選擇 Altera 開發(fā)板的工程文件。如果滿足下面的要求， 可以根據(jù)本指南建立任何 Alter

6、a 開發(fā)板或自定制板的 Qsys 系統(tǒng)。板上必須包括 Altera 的 Arria、Cyclone 或 Stratix 系列 FPGA。FPGA必須包括至少12K邏輯單元（LEs）或自適應(yīng)查找表（ALUTs ）。 FPGA 必須包括至少 150Kb 嵌入式存儲器。板上必須有JTAG接口，用于主機監(jiān)控板上FPGA內(nèi)部存儲器程序執(zhí)行。 板上必須包括用于設(shè)計測試的存儲器。 例如，任意具有 Avalon-MM 從接 口的基于Qsys控制器的存儲器。為了在開發(fā)板上完成本指南，請參考開發(fā)板文檔中對時鐘頻率和引腳描述。 對于 Altera 開發(fā)板，可以在相關(guān)參考手冊中找到對應(yīng)信息。1.2概述本指南中建立的Q

7、sys系統(tǒng)用來測試一個同步動態(tài)隨機存儲器（SDRAM ）。 最終的系統(tǒng)在層級子系統(tǒng)中包括 SDRAM控制器，一個NiosII處理器和一些嵌入 式外設(shè)。通過添加不同的 Qsys元件來產(chǎn)生測試數(shù)據(jù)，訪問存儲器以及驗證返回 數(shù)據(jù)，從而完成Qsys系統(tǒng)。最終系統(tǒng)包括下面的元件：基于 NiosII/e 的處理器子系統(tǒng)（包含在 Altera 完整的設(shè)計套件中） SDRAM 控制器（包含在 Altera 完整的設(shè)計套件中）偽隨機二進制序列（Pseudo-randombinarysequenc，PRBS）模式發(fā)生器 和校驗器定制模式發(fā)生器和校驗器模式選擇復(fù)用器（ Multiplexer ）和解復(fù)用器（ Dem

8、ultiplexer） 模式讀寫器（ Patternwriterandreade）r存儲器測試控制器無需license即可在硬件中應(yīng)用本最終系統(tǒng)。通過Altera免費的OpenCorePlus 評估特性，可以進一步完成下面的工作：仿真系統(tǒng)行為以及驗證其功能產(chǎn)生時限的器件編程文件器件編程并進行硬件驗證 設(shè)計實例文件包含了在任何設(shè)計中均可免費使用的元件。 NiosII/e 處理器核 和 DDRSDRAMIP 核可以免費在 QuartusII 訂購 license 中使用。為了匹配開發(fā)板 上的存儲器，設(shè)計文件對于不同的開發(fā)板使用不同的 DDRSDRAM 控制器。關(guān)于OpenCorePlus更多信息，

9、請參考AN320 :OpenCorePlusEvaluationofMegafunctions.圖1-1給出了設(shè)計實例完整的頂層系統(tǒng)。圖1-1給出了作為一個Qsys系統(tǒng)，在存儲器測試器系統(tǒng)中的元件，具有三個主要設(shè)計功能，如圖中虛線框內(nèi)所示。 本指南采用層級結(jié)構(gòu)表示將數(shù)據(jù)模式發(fā)生器和數(shù)據(jù)模式校驗器分別例化為 兩個獨立系統(tǒng)，然后包含在存儲器檢測器(MemoryTester)系統(tǒng)中。在一個高層 系統(tǒng)中，層次表示可以例示某個系統(tǒng)作為一個元件。圖 1-1 頂層系統(tǒng)結(jié)構(gòu)1.2.1 下載、安裝設(shè)計實例按照下面的步驟下載并安裝本指南設(shè)計實例:(1) 從 QsysTutorialDesignExample 網(wǎng)站

10、下載 QsysTutorialDesignExample (.zip)文件；(2) 解壓縮文件中所有內(nèi)容到某個目錄中，注意在目錄路徑名種不要使用 空格。1.2.2打開實例工程本指南設(shè)計實例文件提供必需的定制IP設(shè)計模塊和工程文件用于開始工作， 并包括部分完成的QuartusII工程和Qsys系統(tǒng)。設(shè)計實例文件包括下面全部工程：QuartusII工程I/O引腳分配，指定的Synopsys設(shè)計約束(.sdc)時序分 配。參數(shù)化的NiosII處理器核，可與主PC機通訊來控制存儲器測試系統(tǒng)。 參數(shù)化的 DDRSDRAM 控制器，用于開發(fā)板上的存儲器。 按照下面的步驟打開實例工程：(1) 打開 Quar

11、tusII 軟件。(2) 對應(yīng)所用的開發(fā)板，打開 QuartusII 工程文件( .qpf)：a在File菜單中，點擊 OpenProjec。b. 瀏覽目錄“”目錄。c. 選擇相關(guān)開發(fā)板.qpf文件，點擊Open。 設(shè)計中的定制存儲器測試元件是 VerilogHDL 元件，隨同硬件元件描述文件(_hw.tcl )描述了每個元件的接口和參數(shù)。這些文件在tt_qsys_designmemory_tester_ip目錄中。在 Qsys 中查看這些元件，在 ComponentLibray標(biāo)簽上展開 MemoryTestMicrocores，如下圖中紅色圓圈所示。 一個IP索引(.ipx)文件為包含這些

12、存儲器測試元件的 memory_tester_ip目錄提 供了參考。圖展開 MemoryTestMicrocoresCh2.建立Qsys系統(tǒng)本章介紹如何例化(Instantiate)、參數(shù)化(Parameterize以及連接元件到 新建的 Qsys 系統(tǒng)。本章建立如圖1-1所示的Qsys系統(tǒng)，包括下列設(shè)計模塊：數(shù)據(jù)模式發(fā)生器( DataPatternGenerator 數(shù)據(jù)模式校驗器( DataPatternChecker如果已經(jīng)熟悉創(chuàng)建Qsys系統(tǒng)的過程，可以跳過本章直接進入第三章。實例 設(shè)計文件包括了本章完整的系統(tǒng)。數(shù)據(jù)模式校驗器產(chǎn)生高速流數(shù)據(jù)，完成 PRBS 或者軟可編程序列，例如，“w

13、alkingones”。設(shè)計通過Avalon-ST連接發(fā)送數(shù)據(jù)到存儲器主控器的模式寫入 器和控制邏輯。數(shù)據(jù)模式發(fā)生器根據(jù)控制邏輯發(fā)出的命令將數(shù)據(jù)寫入存儲器。 當(dāng)設(shè)計將數(shù)據(jù) 寫入存儲器時，模式讀邏輯讀回內(nèi)容并將它們發(fā)送給數(shù)據(jù)模式驗證邏輯。數(shù)據(jù)模式校驗器接收由模式讀出器從 Avalon-ST 連接讀回的數(shù)據(jù)。設(shè)計驗證 數(shù)據(jù)模式(DataPatterr)，確保其寫入存儲器的模式與其讀回的數(shù)據(jù)相同。當(dāng)在系統(tǒng)中加入元件并產(chǎn)生連接時，QsysMessages標(biāo)簽中的錯誤和警告信息 指明了在系統(tǒng)完成之前必須要完成的步驟。 某些錯誤信息不能立即解決， 可能需 要在后續(xù)步驟中得以解決。2.1 建立數(shù)據(jù)模式發(fā)生器

14、( DataPatternGenerator )本節(jié)將建立數(shù)據(jù)模式發(fā)生器系統(tǒng)，包括兩個用來產(chǎn)生測試模式的元件，以及 一個用來處理器控制的數(shù)據(jù)多路復(fù)用的第三個元件。 數(shù)據(jù)模式發(fā)生器可以配置成 匹配不同的存儲器接口寬度。 由于數(shù)據(jù)模式發(fā)生器在每個時鐘周期可以提供一個 完整字的數(shù)據(jù)， 配置該元件來匹配存儲器寬度可以提供足夠的帶寬來快速訪問存 儲器。在建立該Qsys系統(tǒng)之前，確保已經(jīng)下載并安裝了本指南實例文件，并打開QuartusII 工程。2.1.1建立新的帶有時鐘源的 Qsys系統(tǒng)請按照下面的步驟來建立一個新的 Qsys系統(tǒng)，并設(shè)置時鐘源：(1) 在Quartusll軟件中，選擇Tools菜單，并

15、點擊 Qsy&(2) 在Qsys，選擇File菜單，點擊NewSystem。Qsys打開并顯示一個新的 空系統(tǒng)。在SystemContents標(biāo)簽，Qsys顯示出一個時鐘源實例，clk_0。(3) 右鍵點擊clk_0并選擇Edit，或在clk_0實例上雙擊即可打開時鐘源的 設(shè)置。( 4)在建立系統(tǒng)時，關(guān)掉 Clockfrequencyisknown 選項，意味著由例化該子 系統(tǒng)的高層系統(tǒng)提供時鐘頻率。( 5)點擊 Finish。( 6)保存并命名系統(tǒng)：a. 在File菜單，點擊SaveAsob. 輸入文件名pattern_generator_system并點擊Sava確保輸入的系統(tǒng)名無 誤，因

16、為本指南腳本被配置為使用該名稱。2.1.2 加入管道橋( PipelineBridge ) 構(gòu)建該系統(tǒng)的元件包括幾個 Avalon-MM 從接口。為了讓高層系統(tǒng)通過讀和 寫一個單獨從接口來訪問所有 Avalon-MM 從接口，可以在 Avalon-MM 管道橋(Avalon-MMpipelinebridge )后面合并(consolidate)從接口，從該系統(tǒng)中引出 一個單獨的 Avalon-MM 從接口。該橋也加入一級流水線( pipelining) ，可以改 善時序性能。按照下面的步驟來加入管道橋：(1) 在 ComponentLibrary 標(biāo)簽中，展開 BridgesandAdapte

17、rs 然后展開 Memory Map ped。另外一種方法是，在查找框中輸入 bridge，會顯示只有橋元件 的列表。點擊查找框右邊的“ x ”，即可清除查找濾波條件。(2) 點擊Avalon-MMPipelineBridge元件并點擊 Add。也可以雙擊 Avalon-MMPipelineBridge 。即可打開參數(shù)編輯框。(3) 在參數(shù)編輯框，Addresswidth輸入11，即設(shè)定了在該系統(tǒng)中映射存儲 器元件的范圍。(4) 點擊Finish。默認(rèn)橋加入了系統(tǒng)中，該橋的例化名為mm_bridge_O。(5) 設(shè)置 mm_bridge_0 的時鐘域為 clk_0：在Clock列對應(yīng)mm_br

18、idge_O的clk接口，從下拉列表中選擇 clk_0。 也可以在Connections列設(shè)置連接。點擊clk_0的clkoutput和 mm_bridge_0的clkinput之間的圓點，使圓點填充即可。也可以在mm_bridge_0的clkinput上點擊右鍵，鼠標(biāo)指向 mm_bridge_0.clkConnection,并選擇 clk_0.clk。(6) 用名字slave導(dǎo)出mm_bridge_0s0接口。點擊 Export列并輸入slaveo 2.1.3加入定制模式發(fā)生器( CustomPatternGenerator ) 通過配置定制模式發(fā)生器可以產(chǎn)生多種測試模式。用模式(樣本)數(shù)據(jù)

19、和模式(樣本)長度對元件進行編程。當(dāng)達到樣本結(jié)尾時，定制模式發(fā)生器循環(huán)回樣 本的第一個元素。該元件產(chǎn)生下面的樣本：WalkingonesWalkingzerosLowfrequencyAlternatinglowfrequencyHighfrequencyAlternatinghighfrequency SynchronousPRBS同步PRBS樣本是最長的樣本，包括256個元素。存儲器的寬度規(guī)定了 walki ngones或walk in gzeros樣本的長度。例如，當(dāng)測試32位存儲器時，walki ngo nes 或walkingzeros樣本長度即為32個元素。High和lowfreq

20、uency樣本僅包含2個定制模式發(fā)生器包括三個接口，其中兩個控制產(chǎn)生的樣本。另外一個控制定 制模式產(chǎn)生的方式。處理器訪問 pattern_access接 口(只能寫)，編程要發(fā)送到 樣本記錄器核的定制樣本元素。St_pattern_output是流源接口，該接口發(fā)送數(shù)據(jù) 到樣本記錄器核。按照下面的步驟加入定制模式發(fā)生器：(1) 在 ComponentLibrary 標(biāo)簽頁，在 Project 下方展開MemoryTestMicrocores,并且雙擊 CustomPatternGenerato,參數(shù)編輯窗口出現(xiàn)。(2) 接受默認(rèn)參數(shù)設(shè)置，點擊 Finish 按鈕。(3) 在SystemCont

21、ents標(biāo)簽頁，重命名定制模式產(chǎn)生器為custom_pattern_generato：ra. 在 Name歹U，右鍵單擊 custom_pattern_generator_0 并且選擇 Renamesb. 從名字中去掉_0字符。(4) 設(shè)置 custom_pattern_generatoi時鐘域為 clk_0。(5) 連接 custom_pattern_generatorcs接口至U mm_bridge_0m0接口：在 Connections列，點擊 custom_pattern_generatorcs接口和 mm_bridge_0m0接口之間的圓點，使之填充。也可以，在 custom_pat

22、tern_generator.cs止點擊鼠標(biāo)右鍵，在右鍵菜 單中點擊 custom_pattern_generator.csrConnection,s 并且選擇mm_bridge_0.m0。( 6 )口。連接 custom_pattern_generatorpattern_acces接 口至U mm_bridge_0m0 接(7) 分配 custom_pattern_generatorcs接 口的基地址為 0400： a.在Base列，在地址0x00000000上雙擊鼠標(biāo)左鍵。b.輸入十六進制格式的基地址400。分配該基地址比pattern_access接 口的終止地址高，是為了避免與patt

23、ern_access接 口的地址空間沖突。(8) 保持 custom_pattern_generatorpattern_acces接 口的基地址 0000。2.1.4加入PRBS模式發(fā)生器PRBS模式發(fā)生器的輸出是一個定義為靜態(tài)(statically-defined) PRBS樣本。 在參數(shù)編輯器中，在樣本重復(fù)之前可以指定樣本長度。樣本長度定義為2A(數(shù)據(jù)寬度)-1。例如，一個32位的PRBS模式發(fā)生器，在發(fā)送2A32=個元素后開始重 復(fù)該樣本。根據(jù)開發(fā)板上存儲器的數(shù)據(jù)寬度來設(shè)置 PRBS發(fā)生器的寬度。PRBS模式發(fā)生器有兩個接口。Csr接口控制產(chǎn)生PRBS樣本的方式。St_pattern_o

24、utput流源接口發(fā)送數(shù)據(jù)到樣本記錄器元件。按照下面的步驟加入 PRBS 模式發(fā)生器：(1) 在 MemoryTestMicrocores 組雙擊 PRBSPatternGenerato,即可出現(xiàn)參數(shù) 編輯器。( 2)采用默認(rèn)參數(shù)設(shè)置，點擊 Finish。(3) 重命名為 prbs_pattern_generator(4) 設(shè)置 prbs_pattern_generato時鐘域為 clk_0。(5) 連接 prbs_pattern_generatorcs接口至U mm_bridge_0m0接口。(6) 分配 prbs_pattern_generatorcs接口的基地址為 0x0420 (高于

25、custom_pattern_generatorcs接口的基地址 0x0400)。2.1.5加入 2-1 流復(fù)用器( Two-to-OneStreamingMultiplexer ) 由于系統(tǒng)有兩個樣本源(patternsources，并且樣本記錄器(writer)元件只 能從一個流源(streamingsourc接收數(shù)據(jù)，因此需要在模式發(fā)生器和模式寫入 器之間加入一個 2-1流復(fù)用器。 2-1流軟件可編程多路復(fù)用器 IP 核允許處理器選 擇某個樣本發(fā)送到樣本記錄器元件。元件具有下面的接口：兩個流輸入端： st_input_A 和 st_input_B。 一個流輸出端： st_output。一

26、個 csr 從接口，由處理器控制選擇輸入 A 或輸入 B 發(fā)送到流輸出 端。定制模式發(fā)生器連接到A輸入端；PRBS模式發(fā)生器連接到B輸入端。按照 下面的步驟加入 2-1 流復(fù)用器：（1）在 MemoryTestMicrocores 組雙擊 Two-to-oneStreamingMux 即可出現(xiàn)參 數(shù)編輯窗口。（2）采用默認(rèn)參數(shù)，點擊 Finish。（3）重命名為 two_to_one_st_mux。（4）設(shè)置 two_to_one_st_mux 的時鐘域為 clk_0 。（5）連接 two_to_one_st_muxst_input_A 接口至U custom_pattern_ge nerat

27、orst_pattern_outpi接 口。（6）連接 two_to_one_st_muxst_input_B 接口至U prbs_pattern_ge neratorst_pattern_outpi接 口。（7）連接 two_to_one_st_muxcsr接口至U mm_bridge_OmO接口。（8）用 st_data_out導(dǎo)出 two_to_one_st_muxst_output接口。（9）分配 two_to_one_st_muxcsr接口基地址為 0x0440 （高于 prbs_pattern_generatorcs接口的基地址 0x0420）。2.1.6 校驗存儲器地址映射（ M

28、emoryAddressMap ） 為了確保建立系統(tǒng)的存儲器映射與本指南其它部分所使用的存儲器映射匹 配，需要校驗系統(tǒng)中的基地址。點擊AddressMap標(biāo)簽，確認(rèn)表中的入口（entries） 與表 2-1中的值匹配。紅色感嘆號標(biāo)志表示地址范圍重疊。修改地址映射，確保 沒有重疊地址，保證映射與本指南匹配。2.1.7連接復(fù)位信號（ResetSignals）和插入適配器（Adapters ）必須連接所有的復(fù)位信號，從而消除Messages標(biāo)簽中的某些錯誤信息。Qsys 運行系統(tǒng)有多個復(fù)位域（resetdomain9，或者一個復(fù)位信號。本設(shè)計中，我們 連接所有的復(fù)位信號到引入的復(fù)位信號上，以至于我們

29、可以使用Qsys自動連接特性。為了將所有的復(fù)位信號連接在一起，在System菜單，選擇CreateGlobalResetNetwork。在Messages標(biāo)簽中剩下的錯誤信息與模式發(fā)生器和多路復(fù)用器之間的準(zhǔn)備 延遲（readylatency）不匹配有關(guān)。為了消除流源（Source）與接收器（Sink）時 序特性之間的不匹配，在 System菜單選擇InsertAvalon-STAdapters，從而 Qsys 自動插入流時序適配器到適當(dāng)?shù)臄?shù)據(jù)路徑。Qsys顯示沒有剩余的錯誤或警告信息。如果在Messages標(biāo)簽中還有任何錯誤信息，回顧前面建立系統(tǒng)的過程，確保沒有錯過任何步驟?？梢栽?Syste

30、mCo nte nts標(biāo)簽查看復(fù)位連接和時序適配器。保存系統(tǒng)，在 File 菜單選擇 Save。 現(xiàn)在已經(jīng)為設(shè)計（如圖圖 1-1）建立了包括數(shù)據(jù)模式發(fā)生器的一個系統(tǒng)。在 整個系統(tǒng)中，2-1流復(fù)用器的輸出加載定制模式發(fā)生器或PRBS模式發(fā)生器的模 式數(shù)據(jù)到模式記錄器（writer）。從2-1流復(fù)用器輸出的數(shù)據(jù)可以達到每個時鐘 周期一個字的吞吐量。2.2 建立數(shù)據(jù)模式校驗器（ DataPatternChecker ）本節(jié)將建立數(shù)據(jù)模式校驗器系統(tǒng)，和數(shù)據(jù)模式發(fā)生器系統(tǒng)類似。系統(tǒng)從SDRAM 讀回樣本， 并發(fā)送到模式校驗器來根據(jù)數(shù)據(jù)模式發(fā)生器產(chǎn)生的樣本進行 校驗。樣本閱讀器（reader）發(fā)送數(shù)據(jù)到1

31、-2流解復(fù)用器，進而將數(shù)據(jù)路由到定制模 式校驗器或PRBS模式校驗器。1-2流解復(fù)用器是軟件可編程的，處理器可以選 擇哪一個模式校驗器 IP 核校驗樣本閱讀器讀出的數(shù)據(jù)。定制模式校驗器也是軟 件可編程的，可以配置為與定制模式發(fā)生器相匹配的相同的樣本。2.2.1 建立新的 Qsys 系統(tǒng)并設(shè)置時鐘源按照下面的步驟來建立一個新的 Qsys系統(tǒng)并設(shè)置時鐘源：（1）在File菜單，點擊NewSystem, Qsys打開并顯示一個新的空系統(tǒng)。在SystemContents標(biāo)簽，Qsys顯示一個時鐘源，clk_0。（ 2）雙擊該時鐘源并編輯時鐘源設(shè)置。（3）在建立新系統(tǒng)時，關(guān)閉 Clockfrequenc

32、yisknown 表明調(diào)用該模塊的高層 系統(tǒng)來提供時鐘頻率。（ 4）點擊 Finish。（ 5）保存模式校驗器系統(tǒng)：a在File菜單，點擊SaveAb.輸入文件名 pattern_checker_system并點擊 Sava2.2.2加入管道橋（ PipelineBridge ） 根據(jù)下面的步驟來加入管道橋合并從接口：（1）在 ComponentLibrary 標(biāo)簽，展開 BridgesandAdapters 展開 MemoryMapped。（2）點擊Avalon-MMPipelineBridge元件并點擊 Add，出現(xiàn)參數(shù)編輯窗口。（3）在參數(shù)編輯器，輸入 Addresswidth為11，滿

33、足系統(tǒng)中的存儲器映射元 件寬度。（4）點擊Finish，默認(rèn)的名稱為 mm_bridge_0。（ 5）設(shè)置 mm_bridge_0 時鐘域為 clk_0。（6）導(dǎo)出 mm_bridge_0s0接口，名稱為 slaveo2.2.3加入 1-2流解復(fù)用器（ One-to-TwoStreamingDemultiplexer ）1-2 流解復(fù)用器完成 2-1 流復(fù)用器相反的操作。解復(fù)用器具有一個流輸入接 口，st_input，從樣本閱讀器接收數(shù)據(jù)，兩個流輸出接口，st_output_A和st_output_B,連接定制模式發(fā)生器和PRBS模式發(fā)生器。為了允許處理器對通過 元件的數(shù)據(jù)進行編程，系統(tǒng)還包括

34、一個從接口，csr。按照下面的步驟添加1-2流解復(fù)用器：（1）在 MemoryTestMicrocores 組中雙擊 One-to-twoStreamingDemux，出現(xiàn) 參數(shù)編輯窗口。（ 2）接受默認(rèn)參數(shù)，點擊 Finish。（3）在 SystemContents標(biāo)簽，重命名為 one_to_two_st_demux（4）設(shè)置 one_to_two_st_demux時鐘域為 clk_0。(5) 導(dǎo)出 one_to_two_st_demuxst_input接口，名稱為 st_data_ir。(6) 連接 one_to_two_st_demuxcsr接口至U mm_bridge_OmO接口。(

35、7) 分配 one_to_two_st_demuxcsr接 口基地址為 0x0400。2.2.4 加入定制模式校驗器( CustomPatternC ) 定制模式校驗器完成定制模式發(fā)生器的相反操作。具有一個流輸入接口，st_patternnput,從1-2流解復(fù)用器接收數(shù)據(jù)。一個 Avalon-MM 從接口，csr,用 于處理器控制元件。還有一個存儲器映射從接口， pattern_access用于處理器編 程與定制模式發(fā)生器元件相同的模式。按照下面的步驟添加定制模式校驗器：(1)在 MemoryTestMicrocores 組雙擊 CustomPatternChecke，出現(xiàn)參數(shù)編輯 窗口。(

36、 2)接收默認(rèn)參數(shù)，點擊 Finish。(3) 重命名為 custom_pattern_checke。(4) 設(shè)置 custom_pattern_checke的時鐘域為 clk_0。(5) 連接 custom_pattern_checkercs和 pattern_access接 口至U mm_bridge_0m0 接口。(6) 連接 custom_pattern_checkerst_patternnpu接 口至Uon e_to_two_st_demuxst_output_A 接口。(7) 分配 custom_pattern_checkercs接口基地址為 0x0420。(8) 分配 custo

37、m_pattern_checkerpattern_acces接 口的基地址為 0x0000。2.2.5加入 PRBS 模式校驗器PRBS模式校驗器完成PRBS模式發(fā)生器的相反操作。具有一個存儲器映射 從接口，csr,處理器可以訪問控制元件。還有一個流輸入，st_pattern_inpu,接收1-2流解復(fù)用器數(shù)據(jù)。按照下面的步驟添加PRBS模式校驗器：( 1 )在 MemoryTestMicrocores 組雙擊 PRBSPatternChecke，r 出現(xiàn)參數(shù)編輯 窗口。( 2)接收默認(rèn)設(shè)置，點擊 Finish。(3) 重命名為 prbs_pattern_checke。(4) 設(shè)置 prbs_

38、pattern_checke的時鐘域為 clk_0。(5) 連接 prbs_pattern_checkercs接口至U mm_bridge_0m0接口。(6) 連接 prbs_pattern_checkerst_patternnpu接 口至Uon e_to_two_st_demuxst_output_B 接 口。(7) 分配 prbs_pattern_checkercs接口基地址為 0x0440。2.2.6 校驗存儲器地址映射( MemoryAddressMap ) 為了確保所建立系統(tǒng)的存儲器映射與本指南其它部分的存儲器映射相匹配， 需要校驗系統(tǒng)中的基地址。點擊AddressMap標(biāo)簽，確認(rèn)表

39、中內(nèi)容與表2-2一致。2.2.7連接復(fù)位信號必須連接所有的復(fù)位信號。在 System菜單，選擇 CreateGlobalResetNetwork 將所有復(fù)位信號連接在一起。Qsys顯示沒有錯誤或警告信息。如果在Messages標(biāo)簽中還有其它錯誤信息， 檢查建立系統(tǒng)的過程，確保沒有錯過任何步驟。在SystemContents標(biāo)簽中可以查 看復(fù)位連接及時序適配器。保存系統(tǒng)?，F(xiàn)在已經(jīng)建立了驗證從存儲器讀回數(shù)據(jù)的系統(tǒng)。 頂層系統(tǒng)經(jīng)過流接口發(fā)送來 自于模式閱讀器元件的數(shù)據(jù)。數(shù)據(jù)進入 1-2 流解復(fù)用器，路由到定制模式校驗器 或 PRBS 模式校驗器。用于存儲器測試的下一級子系統(tǒng)已經(jīng)完成了。下面進入第三章，裝配層級系 統(tǒng)，在層級系統(tǒng)設(shè)計中使用這些系統(tǒng)模塊。Ch3. 裝配層級系統(tǒng)( AssemblingHierarchicalSystems ) 本指南描述了在 Qsys 中層級系統(tǒng)的設(shè)計。通過將大的系統(tǒng)分解成小的子系 統(tǒng)，層級系統(tǒng)可用建立充分使用的模塊化系統(tǒng)元件， 也可以很容易的形成大系統(tǒng)。 本指南使用第二章建立的 Qsys 系統(tǒng)(或設(shè)計文件完成的系統(tǒng)版本)作為存 儲器測試器系統(tǒng)中的層級子系統(tǒng)， 然后在頂層系統(tǒng)中例示存儲器測試器系統(tǒng)。 在 頂層系統(tǒng)中也包括一個處理器系統(tǒng)和一個 SDRAM 控制器。圖 3-1 所示為頂層系 統(tǒng)中的高層接口。3.1 建立層級存儲器檢測器( H