卷積碼程序(Verilog)_第1頁
卷積碼程序(Verilog)_第2頁
卷積碼程序(Verilog)_第3頁
卷積碼程序(Verilog)_第4頁
全文預覽已結(jié)束

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、in put reset;/使能端口定義，高電平有效module conv_en c(clk,reset,x,y);in put clk;/時鐘端口定義in put x;/碼元輸出端/碼元輸入端output y;reg y;parameter s0=2b00, s1=2b01, s2=2b10, s3=2b11;狀態(tài)機定義的 4 種狀態(tài)reg clk1;reg 1:0 state, n ext_state;reg 1:0 en c_out;/使能端進行狀態(tài)初始化always (posedge clk) beg in if(!reset) beg instate = s0;clk1= 0;n e

2、xt_state = s0;en c_out = 2b00;endelse beg inclk1= !clk1 ;每一個時鐘產(chǎn)生一次可能的狀態(tài)變化if(clk1=1)begi nstate = n ext_state;y = en c_out1;endelse beg instate = state;y = en c_out0;endcase(state)/產(chǎn)生輸出狀態(tài)轉(zhuǎn)換組合邏輯s0: if(x=O)else beg inn ext_state = s2; en c_out = 2b11; ends1:if(x=0) beg inn ext_state = sO; en c_out = 2b

3、11; endelse beg inn ext_state = s2; en c_out = 2b00; ends2:if(x=0) beg inn ext_state=s1; en c_out = 2b10; endelse beg inn ext_state = s3; en c_out = 2b01; ends3:if(x=0) beg inn ext_state = s1; en c_out = 2b01; endelse beg inn ext_state = s3; en c_out = 2b10; enddefault : if(x=O) begi n n ext_state = sO; en c_out = 2b10;endelse beg inn ext_state

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論