技術(shù)標(biāo)格式內(nèi)容(優(yōu).選)

1、施工招標(biāo)投標(biāo)文件項(xiàng)目名稱(chēng)：投標(biāo)文件內(nèi)容： 技術(shù)部分投標(biāo)人： （蓋章）法定代表人或其委托代理人： （簽字或蓋 章）日期:年月日目錄示例 :（黑體小二號(hào)空一行 ）目錄 （黑體小二加粗居中）（黑體小二號(hào)空一行 ）1 緒論（目錄按三級(jí)標(biāo)題編寫(xiě)，且要與正文標(biāo)題一致。各章的名稱(chēng)黑體四號(hào)加粗，其余宋體小 4。）1.1 研究背景 1.1.2 圖像處理領(lǐng)域的研究現(xiàn)狀3.1.3 本課題的研究?jī)?nèi)容 7.1.3.1 Altera MegaCore 管理和使用 8.3關(guān)于海量圖像無(wú)級(jí)縮放3.1 概述1.53.2無(wú)級(jí)縮放算法原理183.3無(wú)級(jí)縮放算法的PC模擬204結(jié)論24.正文示例:1 前言 （黑體三號(hào)加粗，1級(jí)標(biāo)題段

2、前為0.8行、段后為0.5行）1.1 概述（黑體小三號(hào)加粗） IP （Intellectual Property）就是常說(shuō)的知識(shí)產(chǎn)權(quán)，IPCore （知識(shí)產(chǎn)權(quán)核）則是指用于產(chǎn)品應(yīng)用的專(zhuān)用集成電路（ASIC）或者可編程邏輯器件（PGA）的邏輯 塊或數(shù)據(jù)塊。（中文正文宋體小四，英文正文用Times New Roman，正文行間距為1.5倍）1. 4. 1 DDR IP Core的時(shí)序性描述（黑體四號(hào)加粗）1. 4. 1. 1 對(duì)DDR SDRAM初始化時(shí)序（黑體小四號(hào)加粗） 通過(guò)DDR IPCore對(duì)DDR和DDR2 SDRAM進(jìn)行初始化是有分別的，由于 在本次項(xiàng)目設(shè)計(jì)過(guò)程中實(shí)際采用的是 DDR SDRAM，因此本文僅僅對(duì)前者的初 始化時(shí)序進(jìn)行討論。普通表示例:表1.1 Altera可提供的基本宏功能單元類(lèi)型描述算術(shù)組件包括累加器、加法器、乘法器和LPM算術(shù)函數(shù)門(mén)包括多路復(fù)用器和 LPM門(mén)函數(shù)I/O組件包括時(shí)鐘數(shù)據(jù)恢復(fù)（CDR ）、鎖相環(huán)（PLL ）、雙數(shù)據(jù)速率（DDR ）、 千兆位收發(fā)器塊（GXB ）、LVDS收發(fā)器和發(fā)送器、PLL重新配置和 遠(yuǎn)程更新宏功能模塊存儲(chǔ)器包括FIFO Partitioner、RAM 和ROM宏功能模塊存儲(chǔ)組件存儲(chǔ)器、移位寄存器宏模塊和LPM存儲(chǔ)器函數(shù)（表標(biāo)題中文黑體小四號(hào)，數(shù)字及字母Time New Roma n小四號(hào)加粗，表內(nèi)容宋