DSP芯片的基本結(jié)構(gòu)和特征

1、第 2 章 DSP 芯片的基本結(jié)構(gòu)和特征2.1 引 言可編程 DSP 芯片是一種具有特殊結(jié)構(gòu)的微處理器，為了達到快速進行數(shù)字信號處理的 目的， DSP 芯片一般都具有程序和數(shù)據(jù)分開的總線結(jié)構(gòu)、流水線操作功能、單周期完成乘 法的硬件乘法器以及一套適合數(shù)字信號處理的指令集。本章將首先介紹 DSP 芯片的基本結(jié) 構(gòu)，然后介紹 TI 公司的各種 DSP 芯片的特征，最后簡要介紹其他公司的 DSP 芯片的特點。2.2 DSP芯片的基本結(jié)構(gòu)為了快速地實現(xiàn)數(shù)字信號處理運算， DSP 芯片一般都采用特殊的軟硬件結(jié)構(gòu)。下面以 TMS320 系列為例介紹 DSP 芯片的基本結(jié)構(gòu)。TMS320 系列 DSP 芯片的

2、基本結(jié)構(gòu)包括： （1）哈佛結(jié)構(gòu)；（2）流水線操作； （3）專用 的硬件乘法器； （ 4）特殊的 DSP 指令；（5）快速的指令周期。這些特點使得 TMS320 系列 DSP 芯片可以實現(xiàn)快速的 DSP 運算， 并使大部分運算 （例 如乘法）能夠在一個指令周期內(nèi)完成。由于 TMS320 系列 DSP 芯片是軟件可編程器件，因 此具有通用微處理器具有的方便靈活的特點。下面分別介紹這些特點是如何在TMS320 系列 DSP 芯片中應(yīng)用并使得芯片的功能得到加強的。2.2.1 哈佛結(jié)構(gòu)哈佛結(jié)構(gòu)是不同于傳統(tǒng)的馮諾曼（ Von Neuman）結(jié)構(gòu)的并行體系結(jié)構(gòu)，其主要特點 是將程序和數(shù)據(jù)存儲在不同的存儲空間

3、中，即程序存儲器和數(shù)據(jù)存儲器是兩個相互獨立的 存儲器，每個存儲器獨立編址，獨立訪問。與兩個存儲器相對應(yīng)的是系統(tǒng)中設(shè)置了程序總 線和數(shù)據(jù)總線兩條總線，從而使數(shù)據(jù)的吞吐率提高了一倍。而馮諾曼結(jié)構(gòu)則是將指令、 數(shù)據(jù)、地址存儲在同一存儲器中，統(tǒng)一編址，依靠指令計數(shù)器提供的地址來區(qū)分是指令、 數(shù)據(jù)還是地址。取指令和取數(shù)據(jù)都訪問同一存儲器，數(shù)據(jù)吞吐率低。在哈佛結(jié)構(gòu)中，由于程序和數(shù)據(jù)存儲器在兩個分開的空間中，因此取指和執(zhí)行能完全 重疊運行。為了進一步提高運行速度和靈活性， TMS320 系列 DSP 芯片在基本哈佛結(jié)構(gòu)的 基礎(chǔ)上作了改進，一是允許數(shù)據(jù)存放在程序存儲器中，并被算術(shù)運算指令直接使用，增強 了芯片

4、的靈活性；二是指令存儲在高速緩沖器（Cache ）中，當(dāng)執(zhí)行此指令時，不需要再從存儲器中讀取指令，節(jié)約了一個指令周期的時間。如 TMS320C30 具有 64 個字的 Cache。2.2.2 流水線與哈佛結(jié)構(gòu)相關(guān)， DSP 芯片廣泛采用流水線以減少指令執(zhí)行時間，從而增強了處理器 的處理能力。 TMS320 系列處理器的流水線深度從 26級不等。 第一代 TMS320 處理器采用二級流水線，第二代采用三級流水線，而第三代則采用四級流水線。也就是說，處理器可 以并行處理26條指令，每條指令處于流水線上的不同階段。圖2.1所示為一個三級流水線操作的例子。圖2.1三級流水線操作在三級流水線操作中，取指

5、、譯碼和執(zhí)行操作可以獨立地處理，這可使指令執(zhí)行能完 全重疊。在每個指令周期內(nèi)，三個不同的指令處于激活狀態(tài)，每個指令處于不同的階段。 例如，在第N個指令取指時，前一個指令即第N-1個指令正在譯碼，而第 N-2個指令則正在執(zhí)行。一般來說，流水線對用戶是透明的。2.2.3 專用的硬件乘法器在一般形式的FIR濾波器中，乘法是 DSP的重要組成部分。對每個濾波器抽頭，必須 做一次乘法和一次加法。乘法速度越快，DSP處理器的性能就越高。在通用的微處理器中，乘法指令是由一系列加法來實現(xiàn)的，故需許多個指令周期來完成。相比而言，DSP芯片的特征就是有一個專用的硬件乘法器。在TMS320系列中，由于具有專用的硬件

6、乘法器，乘法可在一個指令周期內(nèi)完成。從最早的TMS32010實現(xiàn)FIR的每個抽頭算法可以看出，濾波器每個抽頭需要條乘法指令MPY :LT;裝乘數(shù)到T寄存器DMOV；在存儲器中移動數(shù)據(jù)以實現(xiàn)延遲MPY；相乘APAC;將乘法結(jié)果加到 ACC中其他三條指令用來將乘數(shù)裝入到乘法器電路（LT），移動數(shù)據(jù)（DMOV ）以及將乘法結(jié)果（存在乘積寄存器 P中）加到ACC中（APAC）。因此，若采用256抽頭的FIR濾波器， 這四條指令必須重復(fù)執(zhí)行 256次，且256次乘法必須在一個抽樣間隔內(nèi)完成。在典型的通 用微處理器中，每個抽頭需要30 40個指令周期，而TMS32010只需4條指令。如果采用特殊的DSP指

7、令或采用 TMS320C54X等新一代的DSP芯片，可進一步降低 FIR抽頭的計 算時間。2.2.4 特殊的DSP指令DSP芯片的另一個特征是采用特殊的指令。2.2.3節(jié)中介紹的DMOV就是一個特殊的DSP指令，它完成數(shù)據(jù)移位功能。在數(shù)字信號處理中，延遲操作非常重要，這個延遲就是 由DMOV來實現(xiàn)的。TMS32010中的另一個特殊指令是 LTD，它在一個指令周期內(nèi)完成 LT、DMOV和APAC三條指令。LTD和MPY指令可以將FIR濾波器抽頭計算從 4條指令降為 2條指令。在第二代處理器中，如TMS320C25 ,增加了 2條更特殊的指令，即RPT和MACD 指令，采用這2條特殊指令，可以進一

8、步將每個抽頭的運算指令數(shù)從2條降為1條：RPTK 255;重復(fù)執(zhí)行下條指令 256次MACD； LT, DMOV , MPY 及 APAC2.2.5 快速的指令周期哈佛結(jié)構(gòu)、流水線操作、專用的硬件乘法器、特殊的DSP指令再加上集成電路的優(yōu)化設(shè)計，可使DSP芯片的指令周期在 200ns以下。TMS320系列處理器的指令周期已經(jīng)從第 一代的200ns降低至現(xiàn)在的20ns以下?？焖俚闹噶钪芷谑沟肈SP芯片能夠?qū)崟r實現(xiàn)許多DSP應(yīng)用。2.3 TI定點DSP芯片自1982年TI推出第一個定點 DSP芯片TMS32010以來，TI的定點DSP芯片已經(jīng)經(jīng)歷 了 TMS320C1X、TMS320C2X/C2X

9、X、TMS320C5X、TMS320C54X、TMS320C62X 等幾 代產(chǎn)品，產(chǎn)品的性能價格比不斷提高，應(yīng)用越來越廣泛。下面分別介紹這些芯片的主要特 征。2.3.1 TMS320C1X2.3.1.1 基本特點第一代 TMS320 系列 DSP 芯片包括：TMS32010、TMS32011、TMS320C10、 TMS320C15/E15 和 TMS320C17/E17。其中，TMS32010 和 TMS32011 采用 2.4m 的 NMOS 工藝，而其他幾種則采用 1.8m CMOS工藝。這些芯片的典型工作頻率為 20MHz o TMS320 第一代DSP芯片的主要特點如下：指令周期：1

10、60ns/200ns/280ns 片內(nèi) RAM : 144 字/256 字(TMS320C15/E15/C17/E17 )* 片內(nèi) ROM : 1.5K 字/4K 字(TMS320C15/C17 )* 4K 字片內(nèi)程序 EPROM (TMS320E15/E17 )* 4K字外部全速存儲器擴展并行乘法器：乘積為 32位*桶形移位器：將數(shù)據(jù)從存儲器移到ALU并行移位器允許文本交換的4X 12位堆棧*兩個間接尋址的輔助寄存器雙通道串行口( TMS32011,TMS320C17/E17 )片內(nèi)壓擴硬件(TMS32011,TMS320C17/E17 )協(xié)處理器接口( TMS320C17/E17 )器件封

11、裝：40腳雙列直插(DIP) /44腳塑封(PLCC)2.3.1.2 TMS320C10TMS320 DSP芯片的第一代產(chǎn)品是基于TMS32010和它的CMOS版本TMS320C10的結(jié)構(gòu)。TMS32010于1982年推出，是第一個能夠達到5個MIPS的微處理器。TMS32010采用改進的哈佛結(jié)構(gòu)，即程序和數(shù)據(jù)空間相互獨立。程序存儲器可在片內(nèi) (1.5K字)或片外(4K字)。片內(nèi)數(shù)據(jù)RAM為144字。有四個基本的算術(shù)單元：算術(shù)邏 輯單元(ALU )、累加器(ACC )、乘法器和移位器。(1) ALU : 32位數(shù)據(jù)操作的通用算術(shù)邏輯單元。ALU可進行加、減和邏輯運算；(2) ACC :累加器存

12、儲 ALU的輸出，也是 ALU的一個輸入。它采用 32位字長操作，分高16位和低16位兩部分。處理器提供高16位和低16位的專門指令：SACH (高16位)和SACL (低16位)；(3) 乘法器：16X 16位并行乘法器由三個單元組成：T寄存器、P寄存器和乘法器陣列。T寄存器存儲被乘數(shù)，P寄存器存儲32位乘積。為了使用乘法器，被乘數(shù)首先必須從數(shù)據(jù) RAM中裝入到T寄存器，可用LT、LTA和LTD指令。然后執(zhí)行 MPY (乘)或MPYK (乘 立即數(shù))指令。乘和累加器操作可用LTA、LTD和MPY、MPYK指令在兩個指令周期內(nèi)完成；(4) 移位器：有兩個移位器可用于數(shù)據(jù)移位。一個是桶形移位器，

13、另一個是并行移位器。 桶形移位器又稱定標移位器。當(dāng)數(shù)據(jù)存儲器的數(shù)據(jù)送入累加器或與累加器中的數(shù)據(jù)進行運算時，先通過這個移位器進行016位左移，然后再進行運算。并行移位器即輸出移位器，其作用是將累加器中的數(shù)據(jù)左移0、1或4位后再送入數(shù)據(jù)存儲器中，以實現(xiàn)小數(shù)運算或小數(shù)乘積的調(diào)整。在TMS32010/C10基礎(chǔ)上又派生了多個處理器，它們可提供不同的處理器速度、存儲 器擴展和各種I/O集成。2.3.1.3 TMS320C1X 的其他芯片1 . TMS320C15/E15TMS320C15/E15與TMS32010的代碼和管腳全兼容，提供256字的片內(nèi) RAM 和4K字的片內(nèi) ROM (C15)或 EPR

14、OM ( E15)。TMS320C15 的指令周期有 200ns 和 160ns (TMS320C15-25 )兩種。2. TMS320C17/E17TMS320C17/E17是一個專用的微處理器。 它有4K字的片內(nèi)程序 ROM ( C17 )或EPROM (E17), 一個全雙工串行通信的雙通道串行口，片內(nèi)硬件壓擴器(卩律/A律),一個用于串行通信的串行口定時器，及一個協(xié)處理器接口。協(xié)處理器接口可以在處理器和4/8/16位微處理器之間提供直接接口。TMS320C17/E17與TMS32010目標代碼兼容，且可用相同的開發(fā)工具。該處理器是基于TMS320C10的CPU內(nèi)核，外加片內(nèi)的外設(shè)存儲器

15、和I/O模塊。TMS320C17/E17可認為是半定制的 DSP芯片。表2.1是TMS320第一代產(chǎn)品的比較表。表2.1 TMS320第一代處理器DSP 芯片指令周期（ns）制造工藝片內(nèi)程序ROM（字）片內(nèi)程序EPROM （字）片內(nèi)數(shù)據(jù)RAM（字）片外程序（字）TMS32010200NMOS1.5K1444KTMS32010-25160NMOS1.5K1444KTMS32010-14280NMOS1.5K1444KTMS32011200NMOS1.5K144TMS320C10200CMOS1.5K1444KTMS320C10-25160CMOS1.5K1444KTMS320C15200CMOS

16、4K2564KTMS320C15-25160CMOS4K2564KTMS320E15200CMOS4K2564KTMS320C17200CMOS4K256TMS320C17-25160CMOS4K256TMS320E17200CMOS4K2562.3.2 TMS320C2X第二代 TMS320 DSP 芯片包括 TMS32020、TMS320C25/E25、TMS320C26 及TMS320C28。在這些芯片中，TMS32020是一個過渡的產(chǎn)品，其指令周期為200ns，與TMS32010相當(dāng)，而其硬件結(jié)構(gòu)則與 TMS320C25 一致。在第二代 DSP芯片中，TMS320C25 是一個典型的代

17、表， 其他芯片都是由 TMS320C25派生出來的。其中TMS320E25將內(nèi)部4K 字的ROM改為EPROM ； TMS320C26去掉了內(nèi)部的 4K字ROM，而將片內(nèi) RAM 增加到 1.5K字；TMS320C28則將內(nèi)部 ROM增加到8K字。由于 TMS320C25的典型性，下面就 討論TMS320C25的基本特征和結(jié)構(gòu)。2.3.2.1 TMS320C25 的基本特征指令周期： TMS320C25 : 100ns, TMS320C25-33 : 120ns, TMS320C25-50 : 80ns片內(nèi)掩膜ROM : 4K字片內(nèi)RAM : 544字，分B0、B1和B2三塊*程序和數(shù)據(jù)空間均

18、為 64K字*具有8級硬件堆棧、8個輔助寄存器具有全靜態(tài)雙緩沖串行口，可與許多串行器件直接接口*與低速片外存儲器通信的等待狀態(tài)插入*采用HOLD操作的DMA* FFT變換用的比特反轉(zhuǎn)尋址擴展精度算術(shù)和自適應(yīng)濾波支持*從外部存儲器全速執(zhí)行的MAC/MACD指令*具有在多處理器之間進行同步的能力，支持多處理器共享存儲器1.8卩m CMOS工藝，68腳PGA或PLCC封裝2.322TMS320C25 的結(jié)構(gòu)TMS320C25是第二代 TMS320中與TMS32020管腳全兼容的 CMOS版本，但指令執(zhí) 行速度是TMS32020的2倍，且增加了硬件和軟件資源。指令集是TMS32010和TMS32020

19、的超集，在源代碼級與它們兼容。此外，在代碼級與TMS32020兼容，因此，TMS32020的程序可不用修改直接在 TMS320C25上運行。100ns的指令周期可提供較強的運算能力。由于大部分指令在一個指令周期內(nèi)執(zhí)行，處理器在1秒內(nèi)可執(zhí)行1000萬條指令（10MIPS ）。運算能力的增加主要得益于乘累加指令（MAC ）和帶數(shù)據(jù)移位的乘累加指令（ MACD ）、具有專用算術(shù)單元的 8個輔助寄存器、適 合于自適應(yīng)濾波和擴展精度運算的指令集支持、比特反轉(zhuǎn)尋址、快速的I/O支持等。指令集中提供在兩個存儲空間中進行數(shù)據(jù)移動的指令。在外部，程序和數(shù)據(jù)存儲空間 在同一總線上復(fù)用，從而使得在盡量減少芯片引腳的

20、情況下最大程度地擴大兩個空間的地 址范圍。在內(nèi)部，TMS320C25結(jié)構(gòu)通過保持程序和數(shù)據(jù)總線結(jié)構(gòu)分離以使指令全速執(zhí)行來 獲得最大的處理能力。芯片內(nèi)部的程序執(zhí)行采用三級流水線形式。流水線對用戶來說是透明的。但是，在某 些情況下流水線可能被打斷（如跳轉(zhuǎn)指令），在這種情況下，指令執(zhí)行時間要考慮流水線必須清空和重新填充。兩塊大的片內(nèi)RAM在系統(tǒng)設(shè)計時提供了很大的靈活性，其中一塊既可配置為程序存儲器也可配置為數(shù)據(jù)存儲器。片外64K字的數(shù)據(jù)空間可直接尋址，從而使DSP算法實現(xiàn)更為方便。片內(nèi) 4K字的掩膜ROM可用來降低系統(tǒng)成本，若程序不超過4K字，可使TMS320C25不用擴展片外程序存儲器。剩下的64

21、K字程序空間在片外，大量的程序可在片外存儲器中全速運行。程序也可從片外慢速 EPROM中裝入到片內(nèi)高速 RAM中全速 運行。此外，還有硬件定時器、串行口和數(shù)據(jù)塊搬移功能。下面介紹TMS320C25的存儲器分配、中央算術(shù)邏輯單元（ CALU ）、硬件乘法器、控 制操作、串行口和I/O接口。1 存儲器分配TMS320C25具有4K字的片內(nèi)程序 ROM和544字的片內(nèi) RAM。RAM 分為三塊：B0、 B1、B2。其中，B0塊（256字）既可配置為數(shù)據(jù)存儲器（用 CNFD指令），也可配置為程 序存儲器（用 CNFP指令）。其余288字（B1和B2塊）只能是數(shù)據(jù)存儲器。544字的片內(nèi)RAM可使C25能

22、處理512字的數(shù)據(jù)陣列，如可進行 256點復(fù)數(shù)FFT運算，且尚有32字用 作中間結(jié)果的暫存。TMS320C25提供片外可直接尋址的程序和數(shù)據(jù)空間各64K字。寄存器組包含8個輔助寄存器（AR0AR7 ），它們可用作數(shù)據(jù)存儲器的間接尋址和暫存， 從而增加芯片的靈活性和效率。這些寄存器既可用指令直接尋址，也可用3比特的輔助寄存器指針（ARP）間接尋址。輔助寄存器和ARP既可從數(shù)據(jù)存儲器裝數(shù)，也可裝入立即數(shù)。 寄存器的內(nèi)容也可存入數(shù)據(jù)存儲器中。輔助寄存器組與輔助寄存器算術(shù)單元（ARAU ）相連接，用ARAU訪問信息表無需 CALU參與地址操作，這樣可讓CALU進行其他操作。2 中央算術(shù)邏輯單元CALU

23、包含一個16位的定標移位器（Sealing）, 一個16X 16位的并行乘法器， 一個32 位的累加器和一個 32位的算術(shù)邏輯單元（ALU ）。移位器根據(jù)指令要求提供0到16位的數(shù) 據(jù)左移。累加器和乘法器輸出端的移位器適合于數(shù)值的歸一化、比特提取、擴展精度算術(shù) 和溢出保護。典型的 ALU 指令實現(xiàn)包含以下三步：（1） 數(shù)據(jù)在數(shù)據(jù)總線上從 RAM 中獲??；（2）數(shù)據(jù)移交給完成算術(shù)運算的定標移位器和 ALU ；（3）結(jié)果送回累加器。32位累加器可分為2個16位以進行數(shù)據(jù)存儲：SACH （高16位）和ACCL （低16位）。 累加器有一個進位位可方便加法和減法的多精度運算。3硬件乘法器TMS320C

24、25具有一個16X 16位的硬件乘法器，它能在一個指令周期內(nèi)計算一個32位乘積。有兩個寄存器與乘法器相關(guān)：16位暫存寄存器TR，用于保存乘法器的一個操作數(shù)；32位乘積寄存器 PR,用于保存乘積。乘積寄存器的輸出可左移 1 位或 4 位，這對于實現(xiàn)小數(shù)算術(shù)運算或調(diào)整小數(shù)乘積很有 用。PR的輸出也可右移6位，這樣可連續(xù)執(zhí)行 128次乘/加而無溢出。無符號乘（MPYU） 指令可方便擴展精度乘法。4 I/O 接口I/O 空間由 16個輸入口和 16個輸出口組成。這些口可提供全 16位并行 I/O 接口。輸 入（IN ）和輸出（OUT ）操作典型的是 2個周期，但若用重復(fù)指令，可變成單周期指令。I/O

25、器件映射到 I/O 地址空間,其方式與存儲器映射方式相同。與不同速度的存儲器或I/O器件接口采用 READY 線完成。TMS320C25 也支持外部程序 /數(shù)據(jù)存儲器的 DMA ,其他處理器通過置 HOLD 為低后 可完全控制 TMS320C25 的外部存儲器, 使 C25 將其地址、 數(shù)據(jù)和控制線呈高阻狀態(tài)。 外部 處理器和 C25 的通信可通過中斷來完成。 TMS320C25 芯片提供兩種 DMA 方式,一種是加 上 HOLD 后停止執(zhí)行；另一種是 C25 繼續(xù)執(zhí)行,但執(zhí)行是在片內(nèi) ROM 和 RAM 中進行, 這可大大提高性能。2.3.2.3 TMS320C25 的軟件TMS320C25

26、 的指令總共有 133條,其中 97條是單周期指令。在另外 36條指令中, 21 條包括跳轉(zhuǎn)、調(diào)用、返回等,這些指令需重新裝入程序計數(shù)器,使執(zhí)行流水線中斷。另外7條指令是雙字和長立即數(shù)指令。剩下的8條指令（IN，OUT，BLKD，BLKP，TBLR，TBLW，MAC ，MACD ）支持 I/O 操作、存儲器之間的數(shù)據(jù)交換或提供處理器內(nèi)部額外的并行操作， 而且這 8 條指令與重復(fù)計數(shù)器配合使用時可成為單周期指令。這主要利用了處理器的并行 機制,使得復(fù)雜的計算可用很少的幾條指令來完成。由于大多數(shù)指令用單 16位字編碼,故可在一個周期內(nèi)完成。存儲器尋址方式有三種： 直接尋址、間接尋址和立即數(shù)尋址。直

27、接尋址和間接尋址都用來訪問數(shù)據(jù)存儲器,立即數(shù) 尋址利用由程序計數(shù)器確定的存儲器內(nèi)容。使用直接尋址方式時， 指令字的7位和9位數(shù)據(jù)存儲器頁指針 （DP）構(gòu)成16位的數(shù)據(jù) 存儲器地址。其中,每頁長 128 字,共有 512 頁,故可尋址 64K 的數(shù)據(jù)空間。間接尋址借 助于 8個輔助寄存器 （AR0AR7 ）。表 2.2 列出了 7種間接尋址方式。 其中的比特反轉(zhuǎn)尋址可大大提高 FFT運算的I/O效率。其中，0P表示某種運算，NARP表示新的ARP。表22TMS320C25的尋址方式尋址方式操作OP A直接尋址OP * (,NARP)間接尋址；AR不變OP *+ (,NARP)間接尋址；當(dāng)前AR力

28、口 1OP *- (,NARP)間接尋址；當(dāng)前AR減1OP *0+ (,NARP)間接尋址；AR0加到當(dāng)前AROP *0- (,NARP )間接尋址；當(dāng)前AR減去AR0OP *BR0+ (,NARP)間接尋址；AR0加到AR （）OP *BR0- (,NARP)間接尋址；當(dāng)前AR減去AR0 （）2.3.3 TMS320C5XTMS320C5X 是TI公司的第五代產(chǎn)品，是繼TMS320C1X和TMS320C2X 之后的第三代定點DSP處理器。它的核心中央處理器（ CPU）以TMS320C25的核心CPU為基礎(chǔ)，增 強型結(jié)構(gòu)大幅度地提高了整體性能。TMS320C5X工作速度是TMS320C25的2

29、倍以上，對于TMS320C1X和TMS320C2X具有源代碼向上兼容特性。 這種兼容性保留了過去開發(fā)的軟 件，便于系統(tǒng)升級到更高性能的DSP系統(tǒng)。TMS320C5X 系列有TMS320C50/C51/C52/C53等多種產(chǎn)品，它們的主要區(qū)別是片內(nèi)RAM、ROM等資源的多少，如TMS320C50內(nèi)部具有10K字RAM和2K字ROM，其中2K字ROM已經(jīng)固化了引導(dǎo)程序；TMS320C51內(nèi)部具有2K字RAM 和8K字ROM ； TMS320C52內(nèi)部具有1K字RAM 和4K字ROM，減少了 一個串行口； TMS320C53內(nèi)部則有4K字RAM和16K字ROM。芯片的其他性能則是完全 相同的。下面以

30、 TMS320C50為例介紹 TMS320C5X DSP 芯片。2.3.3.1 TMS320C50 的基本特征TMS320C50的主要特點包括：* 25/35/50ns 的指令周期（20 40 MIPS ）* 224K X 16位最大可尋址外部存儲空間（ 64K程序、64K數(shù)據(jù)、64K I/O、32K全局） 算術(shù)邏輯單元（ALU ）, 32位累加器（ACC ）以及32位加法器的緩沖器（ACCB ） *并行邏輯單元（PLU ）結(jié)果具有32位的16 X 16位并行乘法器*單周期乘累加指令*具有一個專用算術(shù)單元的8個輔助寄存器，可用于間接尋址* 8級硬件堆棧016位數(shù)據(jù)左移和右移*兩個間接尋址的循環(huán)

31、緩沖器，用于循環(huán)尋址*程序代碼的單指令重復(fù)和程序塊重復(fù)全雙工同步串行口，用于完成TMS320C5X與其他串行器件之間的直接通信時分多址訪問（TDM ）串行口*內(nèi)部定時器，可用軟件控制64K并行I/O 口，其中16個有存儲器映像可軟件編程的等待狀態(tài)發(fā)生器擴展保持操作，用于并發(fā)外部DMA四級流水線操作，用于延遲跳轉(zhuǎn)、調(diào)用、返回指令比特反轉(zhuǎn)尋址方式，用于 FFT運算 JTAG掃描仿真接口（ IEEE標準，P1149.1）1 .核心CPUTMS320C5X CPU的增強功能在提高性能和通用性的同時，保持了對TMS320C1X和TMS320C2X源代碼的兼容性。硬件的改進包括：一個32位累加器緩沖器，附

32、加定標能力，利用附加硬件功能的新指令。新的控制功能包括：獨立的并行邏輯單元（PLU）和一組文本交換寄存器。數(shù)據(jù)管理方面的改進包括：采用新的塊搬移指令和存儲器映像寄存器指令。TMS320C50有28個存儲器映像寄存器和 16個存儲器映像的I/O 口。2 .片內(nèi)ROMTMS320C50擁有2K X 16位掩蔽ROM ,內(nèi)部固化了引導(dǎo)程序。 該存儲器把程序從外部ROM/EPROM、串行口或并行I/O 口引導(dǎo)至運行速度較快的SRAM中。這塊引導(dǎo) ROM可通過PMST狀態(tài)寄存器中的MP/MC位從程序存儲空間去除。如果該 ROM未選，則TMS320C50由片外存儲器啟動執(zhí)行。3 片內(nèi)數(shù)據(jù)RAMTMS320

33、C50具有1056字的片內(nèi)RAM，這塊RAM 可在每個機器周期內(nèi)訪問兩次（雙 尋址RAM ）,只要兩次訪問不是“寫”操作。這塊存儲空間主要用于存儲數(shù)據(jù)，但是如果 需要也可用于存儲程序和數(shù)據(jù)。其配置有兩種方式：所有的1056字都作為數(shù)據(jù)存儲區(qū)，或者將其中的544字作為數(shù)據(jù)存儲器，512字作為程序存儲區(qū)?？赏ㄟ^狀態(tài)寄存器ST1中的CNF位選擇設(shè)置。4 片內(nèi)程序/數(shù)據(jù)RAMTMS320C50還具有9K字的片內(nèi)RAM。這一存儲區(qū)可以由軟件設(shè)置映射到程序或數(shù)據(jù) 存儲空間。程序從片外存儲器引導(dǎo)后，可裝入到該存儲區(qū)全速運行。5 .片內(nèi)存儲器安全TMS320C50可以通過可屏蔽選擇來保護片內(nèi)存儲器的內(nèi)容。當(dāng)相

34、關(guān)比特置位時，外部 無法訪問片內(nèi)存儲空間。6 有地址映射的軟件等待狀態(tài)發(fā)生器軟件等待狀態(tài)邏輯不需要任何外部硬件就可以實現(xiàn)TMS320C50與速度較慢的片外存儲器和I/O設(shè)備接口。該電路系統(tǒng)擁有16個等待狀態(tài)發(fā)生器，其中可由用戶編程操作的有0, 1, 2, 3和7狀態(tài)。7 .并行I/O 口TMS320C50共有64K I/O 口，其中的16個可映射在數(shù)據(jù)存儲空間。這些口可由IN或OUT指令尋址。具有存儲器映像的I/O 口可按存儲器的讀寫方式訪問。I/O 口的訪問由線選通。增加簡單的片外地址譯碼電路，就可實現(xiàn)TMS320C50的I/O 口與外部I/O設(shè)備的 簡單連接。8串行 I/O 口TMS320

35、C50 有兩個高速串行口。串行口最快可按 1/4 機器周期（ CLKOUT1 ）操作。一 個是同步全雙工串行口，發(fā)送和接收都有緩沖，分別由可屏蔽外部中斷信號控制，數(shù)據(jù)可 按照 8或 16 位方式傳輸；另一個串行口為全雙工串口，可設(shè)置為同步方式，也可設(shè)置為時 分多址（ TDM ）方式， TDM 串行口一般用于多處理機系統(tǒng)。916 位硬件定時器16 位硬件定時器可由軟件進行控制，通過設(shè)置相應(yīng)的狀態(tài)位，定時器可工作在停止、 重啟動、復(fù)位或不工作等狀態(tài)。10用戶可屏蔽中斷TMS320C50 有 4 個外部中斷線。片內(nèi)的中斷鎖存電路可實現(xiàn)異步中斷操作。此外，還 有 5 個內(nèi)部中斷： 1 個定時器中斷和

36、4 個串行口中斷。11 JTAG 掃描邏輯JTAG 掃描邏輯電路用于仿真和測試，采用 JTAG 可實現(xiàn)在線仿真。2.3.3.2 TMS320C50 的結(jié)構(gòu)TMS320C50 采用了與 TMS320C25 類似的哈佛型總線結(jié)構(gòu)，通過兩個獨立的數(shù)據(jù)總線 和程序總線，最大限度地提高運算速度。指令支持在兩個存儲區(qū)之間的數(shù)據(jù)傳輸。TMS320C50 使用 32 位的 ALU 和累加器以實現(xiàn) 2 的補碼運算。 ALU 是一個通用的算術(shù) 單元，它所使用的運算數(shù)據(jù)（ 16 位）來自數(shù)據(jù) RAM 或來自立即數(shù)指令，也可以是乘積寄 存器中 32 位的乘積結(jié)果。除此之外， ALU 還可以執(zhí)行位操作。累加器保存 AL

37、U 的輸出， 也為 ALU 提供下一個輸入。字長為 32 位的累加器分為高字節(jié)和低字節(jié)。指令提供對低字 節(jié)和高字節(jié)的單獨存儲。 32 位的累加器緩沖器用于臨時快速地存儲累加器的內(nèi)容。除了 ALU 之外，并行邏輯單元（ PLU ）可以在不影響累加器內(nèi)容的情況下對數(shù)據(jù)進行 邏輯操作。 PLU 提供了高速控制器需要的位處理能力，并簡化了控制和狀態(tài)寄存器需要的 置位、清零和測試操作。乘法器以單指令周期完成 16 X 16位的乘法，結(jié)果為 32位。乘法器由三部分組成，分 別是乘法器陣列、PREG （乘積寄存器）、TREGO （臨時寄存器）。16位的TREGO存儲乘數(shù)， PREG 保 存 32 位 的 乘

38、 積 結(jié) 果 。 乘 法 器 中的 數(shù) 值 來 自 數(shù) 據(jù) 存 儲 器 ， 當(dāng) 使 用 MAC/MACD/MADS/MADD 指令時來自程序存儲器，或者來自乘立即數(shù)指令（ MPY #）。片 內(nèi)快速乘法器對執(zhí)行諸如卷積、相關(guān)和濾波等基本的 DSP 操作十分有效。TMS32OC5O 的定標移位器有一個 1 6位的輸入來自數(shù)據(jù)總線， 32位的輸出連接到 ALU 。 定標移位器依照指令的編程使輸入數(shù)據(jù)產(chǎn)生0到16位的左移。移位量取決于指令或移位計數(shù)寄存器（TREG1 ）中的定義值。輸出的最低有效位（ LSB ）補零，最高有效位補0或符號擴展（取決于狀態(tài)寄存器 ST1 的符號擴展模式位 SXM ）。附加

39、的移位能力使處理器能執(zhí) 行數(shù)值定標、二進制位提取、符號擴展運算和溢出防止等功能。8 級硬件堆棧用于在中斷及子程序調(diào)用時保存程序計數(shù)器的內(nèi)容。中斷發(fā)生時， 重要寄存器（ACC、ACCB、ARCR、INDX、PMST、PREG、STO、ST1 和 TREG ）壓入堆棧，中 斷返回時彈出，實現(xiàn)了無開銷的中斷文本切換。234 TMS320C2XXTMS320C2XX 是繼TMS320C2X和TMS320C5X之后出現(xiàn)的一種低價格、高性能定點 DSP芯片，主要包括 TMS320C20X、TMS320C24X 兩個子系列。 TMS320C2XX 系列 DSP 芯片具有如下特點：(1) 處理能力強。指令周期

40、最短為25ns,運算能力達40MIPS ；(2) 片內(nèi)具有較大的閃爍存儲器。TMS320C2XX是最早使用閃爍存儲器的 DSP芯片。閃爍存儲器具有比 ROM 靈活、比 RAM 便宜的特點。TMS320F206和TMS320F207片內(nèi)具 有32K字的閃爍存儲器和 4.5K字的RAM。利用閃爍存儲器存儲程序，不僅降低了成本， 減小了體積，同時系統(tǒng)升級也比較方便；(3) 功耗低。TMS320C2XX 系列DSP芯片在5V工作時每個 MIPS消耗1.9mA，在3.3V 工作時每個 MIPS消耗1.1mA。使用DSP核的省電模式可進一步降低功耗；(4) 資源配置靈活?，F(xiàn)有 10多種具有不同資源配置的芯

41、片。表2.3是TMS320C2XX系列DSP芯片比較表。此外，TMS320C24X系列芯片為數(shù)字控制系統(tǒng)的應(yīng)用做了優(yōu)化設(shè)計。表2.3 TMS320C2XX系列芯片的資源配置TMS320指令周期片內(nèi)ROM片內(nèi)RAM片內(nèi)FLM同步異步C2XX(ns)(字)(字)(字)串行口串行口C20325/35/5054411C20425/35/504K54411C20525/35/504.5K11F20625/35/504.5K32K11F20725/35/504.5K32K21C20935/504K4.5KC2405016K54411F2405054416K11C241508K54411F241505448

42、K11C242504K54411F243505448K112.3.5 TMS320C54XTMS320C54X是為實現(xiàn)低功耗、高性能而專門設(shè)計的定點DSP芯片，其主要應(yīng)用是無線通信系統(tǒng)等。該芯片的內(nèi)部結(jié)構(gòu)與TMS320C5X不同，因而指令系統(tǒng)與 TMS320C5X和TMS320C2X等是互不兼容的。TMS320C54X的主要特點包括：(1) 運算速度快。指令周期為25/20/15/12.5/10ns，運算能力為 40/50/66/80/100 MIPS ；(2) 優(yōu)化的CPU結(jié)構(gòu)。內(nèi)部有1個40位的算術(shù)邏輯單元，2個40位的累加器，2個40位加法器，1個17X 17的乘法器和1個40位的桶形移

43、位器。 有4條內(nèi)部總線和2個地址產(chǎn) 生器。此外，內(nèi)部還集成了維特比加速器，用于提高維特比編譯碼的速度。先進的DSP結(jié)構(gòu)可高效地實現(xiàn)無線通信系統(tǒng)中的各種功能，如用TMS320C54X實現(xiàn)全速率的GSM需12.7MIPS，實現(xiàn)半速率 GSM需26.2 MIPS，而實現(xiàn)全速率 GSM 語音編碼器僅需 2.3 MIPS，實 現(xiàn) IS-54/136 VSELP 語音編碼僅需 12.8 MIPS ；(3) 低功耗方式。TMS320C54X 可以在 3.3V或2.7V電壓下工作，三個低功耗方式 (IDLE1、IDLE2和IDLE3 )可以節(jié)省 DSP的功耗，TMS320C54X特別適合于無線移動設(shè)備。用TM

44、S320C54X實現(xiàn)IS54/136 VSELP語音編碼僅需 31.1mW，實現(xiàn)GSM 語音編碼器 僅需5.6mW ；(4) 智能外設(shè)。除了標準的串行口和時分復(fù)用( TDM )串行口外，TMS320C54X還提 供了自動緩沖串行口 BSP( auto-Buffered Serial Port)和與外部處理器通信的 HPI( Host Port In terface)接口。BSP可提供2K字數(shù)據(jù)緩沖的讀寫能力，從而降低處理器的額外開銷，指令周期為20ns時，BSP的最大數(shù)據(jù)吞吐量為50M bit/s，即使在IDLE方式下，BSP也可以全速工作。HPI可以與外部標準的微處理器直接接口。表2.4是T

45、MS320C54X 系列部分 DSP芯片比較表。表2.4 TMS320C54X的資源配置TMS320C54X指令周期(ns)工作電壓(V)片內(nèi)RAM (字)片內(nèi)ROM (字)串行口BSPHPIC54120/255/3.3/3.05K28K2個標準口C54220/255/3.3/3.010K2K1 個 TDM 口11C54320/253.3/3.010K2K1 個 TDM 口1C54520/253.3/3.06K48K1個標準口11C54620/253.3/3.06K48K1個標準口1C54815/20/253.3/3.032K2K1 個 TDM 口21LC/VC54910/12.5/153.3

46、/2.532K16K1 個 TDM 口21VC5402103.3/1.816K4K212.3.6 TMS320C62X這是TI公司于1997年開發(fā)的一種新型定點 DSP芯片。該芯片的內(nèi)部結(jié)構(gòu)與以前的 DSP 芯片不同，內(nèi)部集成了多個功能單元，可同時執(zhí)行8條指令，運算能力達 1600MIPS。其主要特點有：(1) 運行速度快。指令周期為 5ns,運算能力為1600MIPS ；(2) 內(nèi)部結(jié)構(gòu)不同于一般 DSP芯片。內(nèi)部同時集成了 2個乘法器和6個算術(shù)運算單元，且它們之間是高度正交的，使得在一個指令周期內(nèi)最大能支持8條32bit的指令；(3) 指令集不同。為充分發(fā)揮其內(nèi)部集成的各執(zhí)行單元的獨立運行

47、能力，TI公司使用了VelociTT超長指令字(VLIW )結(jié)構(gòu)。它在一條指令中組合了幾個執(zhí)行單元， 結(jié)合其獨特的 內(nèi)部結(jié)構(gòu)，可在一個時鐘周期內(nèi)并行執(zhí)行幾個指令；(4) 大容量的片內(nèi)存儲器和大范圍的尋址能力。片內(nèi)集成了 512K字程序存儲器和512K字數(shù)據(jù)存儲器，并擁有 32bit的外部存儲器界面；(5) 智能外設(shè)。內(nèi)部集成了4個DMA接口，2個多通道緩存串口，2個32bit計時器；(6) 低廉的使用成本。在一個無線基站的應(yīng)用中，每片TMS320C62X能同時完成30路的語音編解碼，每路成本為3美元，而以前的 DSP系列最大只能完成 5路，每路的成本為7美元。這種芯片適合于無線基站、無線PDA

48、、組合Modem、GPS導(dǎo)航等需要大運算能力的應(yīng)用場合。2.4 TI浮點DSP芯片2.4.1 TMS320C3XTMS320C3X 是TI的第三代產(chǎn)品，也是第一代浮點DSP芯片。TMS320C3X中目前具有 TMS320C30、TMS320C31 和 TMS320C32 三種。TMS320C31 是 TMS320C30 的簡化和改 進型，它在TMS320C30的基礎(chǔ)上去掉了一般用戶不常用的一些資源，降低了成本，是一個 性能價格比較高的浮點處理器，在國內(nèi)已得到了較廣泛的應(yīng)用。TMS320C32是TMS320C31的進一步簡化和改進。表 2.5示出了三種芯片的比較。表2.5 三種TMS320C3X

49、芯片的比較特征TMS320C30TMS320C31TMS320C32數(shù)據(jù)/程序總線主總線STRB:32位數(shù)據(jù)，24位地址擴展總線IOSTRB :32位數(shù)據(jù)，13位地址STRB :32位數(shù)據(jù)，24位地址STRB0 : 8/16/32 位STRB1: 8/16/32 位IOSTRB : 32 位內(nèi)部RAM2K字2K字512字串行I/O 口2個串行口1個串行口1個串行口用戶程序、數(shù)據(jù)ROM4K字/16K字節(jié)無無DMA控制器單通道單通道雙通道程序和數(shù)據(jù) 存儲器寬度32位32位程序16/32位可選 數(shù)據(jù)8/16/32位可選外部中斷觸發(fā)電平觸發(fā)電平觸發(fā)電平/邊沿可選中斷矢量表地址固定固定用戶可重定位程序引

50、導(dǎo)無用戶可選用戶可選TMS320C30 的指令周期為 50/60/74ns，TMS320C31 的指令周期為 33/40/50/60/74ns， TMS320C32的指令周期則為 33/40/50ns。2.4.1.1 TMS320C3X 的硬件資源TMS320C30的硬件資源相當(dāng)豐富。其內(nèi)部包含了2K X 32位的快速RAM塊。分開的程序總線、數(shù)據(jù)總線和DMA總線使得取指、讀寫數(shù)據(jù)和DMA操作可并行進行，如 CPU可以在一個周期內(nèi)完成下列操作：在一個RAM塊中存取兩個數(shù)據(jù)值，進行一次外部取指，DMA裝入到另一個 RAM塊。64 X 32位的指令Cache用來存儲經(jīng)常使用的代碼塊，這可大 大減少

51、片外訪問的次數(shù)，從而提高程序運行速度。由于主總線的地址總線是24位，因此TMS320C30可以訪問多達16M的32位字的存儲器空間，程序、數(shù)據(jù)和I/O空間都包含在TMS320C30這個16M字的空間中。TMS320C30 有一個 40/32 位的浮點 /整數(shù)乘法器，這個乘法器可以在單周期內(nèi)完成24位整數(shù)和 32 位浮點值的乘法，為了達到更高的性能，可以采用并行指令在單周期內(nèi)完成一 次乘法和 ALU 操作。當(dāng)乘法器進行浮點乘法時，輸入是 32 位單精度浮點值，而輸出則是 40 位的擴展精度浮點數(shù)。整數(shù)乘法時，輸入是24 位，而輸出則是 32 位。TMS320C30 的整數(shù) /浮點算術(shù)邏輯運算單元

52、 ALU 可以進行單周期的 32 位整數(shù)、 32 位 邏輯數(shù)和 40位的浮點數(shù)操作， ALU 的運算結(jié)果是 32 位整數(shù)或 40位浮點數(shù)。內(nèi)部的桶形移 位器可以在單周期內(nèi)進行高達 32 位的左移或右移。內(nèi)部總線 CPU1/CPU2 和 REG1/REG2 可從存儲器中取兩個操作數(shù)和從寄存器取兩個操作數(shù)，這就使得對四個操作數(shù)進行乘和加 / 減可以在單周期內(nèi)完成。TMS320C30 內(nèi)有兩個輔助寄存器算術(shù)單元 （ ARAU0 和 ARAU1 ）， 它們可以在單周期 內(nèi)產(chǎn)生兩個地址。 ARAU 的操作是和乘法器及 ALU 的操作并行進行的。 ARAU 支持多種 尋址方式。TMS320C30 提供 2

53、8 個寄存器，這些寄存器可以由乘法器和 ALU 操作，可以用作通用 的寄存器。但是，它們也有一些特殊的功能，如 8 個擴展精度的寄存器（ R0R7 ）可當(dāng)累加 器使用，特別適合用于存放擴展精度的浮點結(jié)果。 8 個輔助寄存器（ AR0AR7 ）支持一系 列間接尋址方式，并且可以用作通用的 32 位整數(shù)和邏輯寄存器。其他寄存器提供一些系統(tǒng) 功能，如尋址、堆棧管理、處理器狀態(tài)、中斷和塊重復(fù)等。TMS320C30 的外設(shè)是通過存儲器映射的寄存器對外設(shè)總線進行控制的， 外設(shè)總線由 32 位數(shù)據(jù)總線和 24 位地址總線組成，允許與外設(shè)直接通信。 TMS320C30 的外設(shè)包括兩個可 支持 8/16/24/

54、32 位數(shù)據(jù)交換的串行口和兩個 32 位定時器。串行口的時鐘可以由內(nèi)部產(chǎn)生也 可由外部提供，串行口的引腳可以配置為通用的 I/O 引腳，特殊的握手方式可保證 TMS320C30 與串行口的同步。定時器是通用的 32 位定時器或事件計數(shù)器，具有兩種信號 方式，可由內(nèi)部或外部提供時鐘， 每個定時器對應(yīng)有一個 I/O 引腳，可作為定時器的輸入時 鐘或輸出時鐘，也可配置為通用的 I/O 引腳。片內(nèi)的 DMA 功能使得 CPU 與 I/O 操作可同時進行。 DMA 控制器可以在存儲器的任何 地址進行讀寫操作而不干擾 CPU 的操作，因此 TMS320C30 可與外部的慢速存儲器或外設(shè) 接口而不降低 CP

55、U 的吞吐量。兩個通用的外部引腳（XFO, XF1 ）可由軟件設(shè)置為輸入或輸出，這兩個引腳也用作TMS320C30 的互鎖操作，用于多處理器之間的通信。除了主總線之外， TMS320C30 還有一條擴展總線。擴展總線的數(shù)據(jù)線為 24 位，地址 線為 13位，其操作可與主總線操作同時進行，也可獨立于主總線。與主總線相比，擴展總 線上的 I/O 口的讀寫周期為 2個 H1 周期， 即是主總線的 2倍。擴展總線通常用于 I/O 操作， 如 A/D 、 D/A 等。TMS320C30 內(nèi)部有 4K 字的 ROM ，在微計算機方式下，程序由內(nèi)部開始運行。TMS320C31 是 TMS320C30 的簡化和改進型，它去掉了擴展總線、一個串行口和內(nèi)部 的 4K 字 ROM ，增加了程序的引導(dǎo)功能。當(dāng)引腳為高電平時，工作于微計算機自引導(dǎo)方式， 在這