微電子技術(shù)新進(jìn)展

1、內(nèi)容簡介內(nèi)容簡介 微電子技術(shù)歷史簡要回顧微電子技術(shù)歷史簡要回顧 微電子技術(shù)發(fā)展方向微電子技術(shù)發(fā)展方向 增大晶圓尺寸和縮小特征尺寸面臨的挑戰(zhàn)和增大晶圓尺寸和縮小特征尺寸面臨的挑戰(zhàn)和 幾個(gè)關(guān)鍵技術(shù)幾個(gè)關(guān)鍵技術(shù) 集成電路集成電路(IC)發(fā)展成為系統(tǒng)芯片發(fā)展成為系統(tǒng)芯片(SOC) 可編程器件可能取代專用集成電路（可編程器件可能取代專用集成電路（ASIC） 微電子技術(shù)與其它領(lǐng)域相結(jié)合將產(chǎn)生新產(chǎn)業(yè)微電子技術(shù)與其它領(lǐng)域相結(jié)合將產(chǎn)生新產(chǎn)業(yè) 和學(xué)科和學(xué)科 19521952年年5 5月，英國科學(xué)家月，英國科學(xué)家G. W. A. DummerG. W. A. Dummer 第一次提出了集成電路的設(shè)想第一次提出了集成

2、電路的設(shè)想 19581958年以德克薩斯儀器公司的科學(xué)家基爾年以德克薩斯儀器公司的科學(xué)家基爾 比比(Clair Kilby)(Clair Kilby)為首的研究小組研制出了為首的研究小組研制出了 世界上第一塊集成電路，并于世界上第一塊集成電路，并于19591959年公布。年公布。 1958年第一塊集成電路：年第一塊集成電路： TI公司的公司的Kilby，12個(gè)器件，個(gè)器件，Ge晶片晶片 晶體管的發(fā)明晶體管的發(fā)明 1947年年12月月23日日 第一個(gè)晶體管第一個(gè)晶體管 NPN Ge晶體管晶體管 W. Schokley J. Bardeen W. Brattain The Moores Law M

3、oores Law: Quantitative 微電子技術(shù)是微電子技術(shù)是50年來發(fā)展最快的技術(shù)年來發(fā)展最快的技術(shù) 大?。洪L24m，寬6m，高2.5m 速度：5000次/sec；重量：30噸； 功率：140KW；平均無故障運(yùn)行時(shí)間：7min 8088 Intel 386 19711971年第一個(gè)年第一個(gè) 微處理器微處理器40044004 20002000多個(gè)晶體管多個(gè)晶體管 10m10m的的PMOSPMOS工藝工藝 19821982年年286286微處理器微處理器 13.413.4萬個(gè)晶體管萬個(gè)晶體管 頻率頻率6MHz6MHz、8MHz8MHz、10MHz10MHz和和12.5MHz12.5MH

4、z 40444044 Intel 486 Pentium P6 (Pentium Pro) in 1996 150 to 200 MHz clock rate 196 mm*2 5500K transistors (external cache) 0.35 micron 4 layers metal 3.3volt VDD 20W typical power Dissipation 387 pins 19991999年年2 2月，英特爾推出月，英特爾推出Pentium IIIPentium III處理處理 器，整合器，整合950950萬個(gè)晶體管，萬個(gè)晶體管，0.25m0.25m工藝制造工藝制造

5、 20022002年年1 1月推出的月推出的Pentium 4Pentium 4處理器，其整處理器，其整 合合55005500萬個(gè)晶體管，采用萬個(gè)晶體管，采用0.13m0.13m工藝生產(chǎn)工藝生產(chǎn) 20022002年年8 8月月1313日，英特爾開始日，英特爾開始90nm90nm制程的突制程的突 破，業(yè)內(nèi)首次在生產(chǎn)中采用應(yīng)變硅；破，業(yè)內(nèi)首次在生產(chǎn)中采用應(yīng)變硅；20052005年年 順利過渡到了順利過渡到了65nm65nm工藝。工藝。 20072007年英特爾推出年英特爾推出45nm45nm正式正式 量產(chǎn)工藝，量產(chǎn)工藝，45nm45nm技術(shù)是全新的技術(shù)是全新的 技術(shù)，可以讓摩爾定律至少再技術(shù)，可以

6、讓摩爾定律至少再 服役服役1010年年。 AMD四核四核“Barcelona”處理器處理器 采用采用300mm晶圓，晶圓， 45納米技術(shù)制造納米技術(shù)制造 二、微電子技術(shù)的主要發(fā)展方向二、微電子技術(shù)的主要發(fā)展方向(1) 電子信息類產(chǎn)品的開發(fā)明顯出現(xiàn)了兩個(gè)特點(diǎn)：電子信息類產(chǎn)品的開發(fā)明顯出現(xiàn)了兩個(gè)特點(diǎn)： (1)開發(fā)產(chǎn)品的復(fù)雜程度激增開發(fā)產(chǎn)品的復(fù)雜程度激增; (2)開發(fā)產(chǎn)品的上市時(shí)限緊迫（開發(fā)產(chǎn)品的上市時(shí)限緊迫（TTM) 集成電路在電子銷售額中的份額逐年提高集成電路在電子銷售額中的份額逐年提高 已進(jìn)入后已進(jìn)入后PC時(shí)代時(shí)代 計(jì)算機(jī)（計(jì)算機(jī)（PC)-Computer 通訊（通訊（Cell Telepho

7、ne )-Communication 消費(fèi)類電子消費(fèi)類電子(汽車電子）汽車電子）-Consumption 集成電路追求目標(biāo)集成電路追求目標(biāo)3G(G=109)-3T(T=1012) 存儲(chǔ)量（存儲(chǔ)量（GBTByte） 速度（速度（GHzTHz)、 數(shù)據(jù)傳輸率數(shù)據(jù)傳輸率(Gbps- Tbps, bits per second) 三個(gè)主要發(fā)展方向：三個(gè)主要發(fā)展方向： 繼續(xù)增大晶圓尺寸和縮小特征尺寸繼續(xù)增大晶圓尺寸和縮小特征尺寸 集成電路集成電路(IC)將發(fā)展成為系統(tǒng)芯片將發(fā)展成為系統(tǒng)芯片(SOC) 可編程器件可能取代專用集成電路（可編程器件可能取代專用集成電路（ASIC） 微電子技術(shù)與其它領(lǐng)域相結(jié)合將

8、產(chǎn)生新產(chǎn)業(yè)和新微電子技術(shù)與其它領(lǐng)域相結(jié)合將產(chǎn)生新產(chǎn)業(yè)和新 學(xué)科學(xué)科 二、微電子技術(shù)的主要發(fā)展方向二、微電子技術(shù)的主要發(fā)展方向(2)(2) 增大晶圓尺寸增大晶圓尺寸 集成電路制造工藝 Single die Going up to 12” (300mm) Wafer 大生產(chǎn)的硅片直徑已經(jīng)從大生產(chǎn)的硅片直徑已經(jīng)從200mm200mm轉(zhuǎn)入轉(zhuǎn)入300mm300mm。 20152015年左右有可能出現(xiàn)年左右有可能出現(xiàn)400mm-450mm400mm-450mm直徑的硅片。直徑的硅片。 縮小器件的特征尺寸 所謂特征尺寸是指器件中最小線條寬度所謂特征尺寸是指器件中最小線條寬度, ,常常作為常常作為 技術(shù)水平的

9、標(biāo)志。對(duì)技術(shù)水平的標(biāo)志。對(duì)MOSMOS器件而言，通常指器件柵電極器件而言，通常指器件柵電極 所決定的溝道幾何長度，是一條工藝線中能加工的最小所決定的溝道幾何長度，是一條工藝線中能加工的最小 尺寸，也是設(shè)計(jì)采用的最小設(shè)計(jì)尺寸單位（設(shè)計(jì)規(guī)則）尺寸，也是設(shè)計(jì)采用的最小設(shè)計(jì)尺寸單位（設(shè)計(jì)規(guī)則） 縮小特征尺寸從而提高集成度是提高產(chǎn)品性能縮小特征尺寸從而提高集成度是提高產(chǎn)品性能/ /價(jià)價(jià) 格比最有效手段之一。只有特征尺寸縮小了，在同等集格比最有效手段之一。只有特征尺寸縮小了，在同等集 成度的條件下，芯片面積才可以做得更小成度的條件下，芯片面積才可以做得更小, ,而且可以使而且可以使 產(chǎn)品的速度、可靠性都得

10、到提高，相應(yīng)成本可以降低產(chǎn)品的速度、可靠性都得到提高，相應(yīng)成本可以降低。 縮小器件的特征尺寸 集成電路最主要的特征參數(shù)的設(shè)計(jì)規(guī)則從集成電路最主要的特征參數(shù)的設(shè)計(jì)規(guī)則從 19591959年以來年以來4040年間縮小了年間縮小了140140倍。而平均晶體管價(jià)倍。而平均晶體管價(jià) 格降低了格降低了107107倍。倍。 特征尺寸：特征尺寸：1010微米微米-1.0-1.0微米微米- -0.80.8 （亞微米亞微米 ） 半微米半微米 0.5 0.5 深亞微米深亞微米 0.35, 0.25, 0.35, 0.25, 0.18, 0.130.18, 0.13 納米納米 90 nm 65 nm 45nm90 n

11、m 65 nm 45nm 微電子技術(shù)面臨的挑戰(zhàn)和關(guān)鍵技術(shù)微電子技術(shù)面臨的挑戰(zhàn)和關(guān)鍵技術(shù) （1 1）繼續(xù)增大晶圓尺寸）繼續(xù)增大晶圓尺寸 （2 2）Sub-100nmSub-100nm光刻技術(shù)光刻技術(shù) （3 3）互連線技術(shù)）互連線技術(shù) （4 4）新器件結(jié)構(gòu)與新材料）新器件結(jié)構(gòu)與新材料 INCREASE OF WAFER DIAMETER COMPARISON OF PRODUCTION COSTS (Cu/Low-K 65 nm) 第一個(gè)關(guān)鍵技術(shù)：第一個(gè)關(guān)鍵技術(shù)：Sub-100nmSub-100nm光刻光刻 193nm193nm（immersion)immersion) 光刻技術(shù)成為光刻技術(shù)成為

12、Sub-100nm(90nm-32/22nm)Sub-100nm(90nm-32/22nm)工藝的功臣工藝的功臣 新的一代曝光技術(shù)？新的一代曝光技術(shù)？ 傳統(tǒng)的鋁互聯(lián)（電導(dǎo)率低、易加工）傳統(tǒng)的鋁互聯(lián)（電導(dǎo)率低、易加工） 銅互連首先在銅互連首先在0.25/0.18m0.25/0.18m技術(shù)中使用技術(shù)中使用 在在0.13m0.13m以后，銅互連與低介電常數(shù)絕以后，銅互連與低介電常數(shù)絕 緣材料共同使用（預(yù)測(cè)可縮到緣材料共同使用（預(yù)測(cè)可縮到20nm20nm） 高速銅質(zhì)接頭和新型低高速銅質(zhì)接頭和新型低-k-k介質(zhì)材料介質(zhì)材料, ,探探 索碳納米管等替代材料索碳納米管等替代材料 第二個(gè)關(guān)鍵技術(shù)：多層互連技術(shù)

13、第二個(gè)關(guān)鍵技術(shù)：多層互連技術(shù) 器件及互連線延遲器件及互連線延遲 0 0 0.50.5 1 1 1.51.5 2 2 2.52.5 3 3 3.53.5 4 4 199719971999199920012001200320032006200620092009 延遲值延遲值(ns)(ns) 器件內(nèi)部延遲器件內(nèi)部延遲 2 2厘米連線延遲厘米連線延遲 （bottom layerbottom layer） 2 2厘米連線延遲厘米連線延遲 （top layertop layer） 2 2厘米連線延遲約束厘米連線延遲約束 互連技術(shù)與器件特征尺寸的縮小互連技術(shù)與器件特征尺寸的縮小 新型器件結(jié)構(gòu)新型器件結(jié)構(gòu)-

14、-高性能、低功耗晶體管高性能、低功耗晶體管 FinFET Nano Electronic Device 新型材料體系新型材料體系 SOI材料材料 應(yīng)變硅應(yīng)變硅 高高K介質(zhì)介質(zhì) 金屬柵電極金屬柵電極 第三個(gè)關(guān)鍵技術(shù)第三個(gè)關(guān)鍵技術(shù):新器件與新材料新器件與新材料 Challenges to CMOS Device Scaling 1.Electrostatics Double Gate - Retain gate control over channel - Minimize OFF-state drain-source leakage 2.Transport High Mobility Chann

15、el - High mobility/injection velocity - High drive current for low intrinsic delay 3.Parasitics Schottky S/D - Reduced extrinsic resistance 4. Gate leakage High-K Dielectrics - Reduced power consumption 5. Gate depletion Metal Gate 1 2 3 BULK 4 5 nSi CMOS is expected to dominate for at least the nex

16、t 10 - 15 years nwhile scaling of traditional FETs is expected to slow in the next 5-10 years, so finding ways to add function and improve performance of future ICs with new materials and device structures is crucial. SOI(Silicon-On-Insulator） 絕緣襯底上的硅技術(shù)絕緣襯底上的硅技術(shù) QUASI-PLANAR SOI FinFET 10 nm GATE LE

17、NGTH FinFET 隨著隨著 超薄柵超薄柵 氧化層氧化層 柵氧化層的勢(shì)壘柵氧化層的勢(shì)壘 G SD 直接隧穿的泄漏電流直接隧穿的泄漏電流 柵氧化層厚度小于柵氧化層厚度小于 3nm后后 tgate 大量的大量的 晶體管晶體管 重?fù)诫s多晶硅重?fù)诫s多晶硅 SiO2 硅化物硅化物 經(jīng)驗(yàn)關(guān)系經(jīng)驗(yàn)關(guān)系: L T ox Xj1/3 90nm90nm65nm65nm工藝：柵極柵介質(zhì)已經(jīng)縮小到工藝：柵極柵介質(zhì)已經(jīng)縮小到1.2nm1.2nm了了 （約等于（約等于5 5個(gè)原子厚度）柵極柵介質(zhì)太薄，就會(huì)造成漏電電流穿透?jìng)€(gè)原子厚度）柵極柵介質(zhì)太薄，就會(huì)造成漏電電流穿透 在在45nm45nm工藝中采用工藝中采用High

18、HighK K金屬柵極晶體管金屬柵極晶體管 使摩爾定律得到了延伸（可以到使摩爾定律得到了延伸（可以到35nm35nm、25nm25nm工藝）工藝） 隧穿效應(yīng)隧穿效應(yīng) SiO2的性質(zhì)的性質(zhì) 柵介質(zhì)層?xùn)沤橘|(zhì)層Tox 1納米納米 量子隧穿模型量子隧穿模型 高高K介質(zhì)介質(zhì)? ? 雜質(zhì)漲落雜質(zhì)漲落 器件溝道區(qū)中的雜器件溝道區(qū)中的雜 質(zhì)數(shù)僅為百的量級(jí)質(zhì)數(shù)僅為百的量級(jí) 統(tǒng)計(jì)規(guī)律統(tǒng)計(jì)規(guī)律 新型柵結(jié)構(gòu)新型柵結(jié)構(gòu)? ? 電子輸運(yùn)的電子輸運(yùn)的 渡越時(shí)間渡越時(shí)間 碰撞時(shí)間碰撞時(shí)間 介觀物理的介觀物理的 輸運(yùn)理論輸運(yùn)理論? ? 溝道長度溝道長度 L50納米納米 L 源源漏漏 柵柵 Tox p 型硅型硅 n+n+ 多晶硅

19、多晶硅 NMOSFET 柵介質(zhì)層?xùn)沤橘|(zhì)層 帶間隧穿帶間隧穿 反型層的反型層的 量子化效應(yīng)量子化效應(yīng) 電源電壓電源電壓1V時(shí)，柵介質(zhì)層中電場(chǎng)時(shí)，柵介質(zhì)層中電場(chǎng) 約為約為5MV/cm，硅中電場(chǎng)約，硅中電場(chǎng)約1MV/cm 考慮量子化效應(yīng)考慮量子化效應(yīng) 的器件模型的器件模型? ? . 可靠性可靠性 誕生基于新原理的器件和電路誕生基于新原理的器件和電路 Which can replace Si CMOS? Targets: Lower cost Less power consumption Higher performance DNA IC Single electron transistor (SET

20、) Spintronics Carbon Nanotube (CNT) Molecular Devices NANOELECTRONIC DEVICE OPTIONS SOC System On A Chip 集成電路走向系統(tǒng)芯片集成電路走向系統(tǒng)芯片 微米級(jí)工藝微米級(jí)工藝 基于晶體管級(jí)互連基于晶體管級(jí)互連 主流主流CAD：圖形編輯：圖形編輯 Vdd A B Out PE L2 MEM Math Bus Controller IO Graphics PCB集成集成 工藝無關(guān)工藝無關(guān) 系統(tǒng)系統(tǒng) 亞微米級(jí)工藝亞微米級(jí)工藝 依賴工藝依賴工藝 基于標(biāo)準(zhǔn)單元互連基于標(biāo)準(zhǔn)單元互連 主流主流CAD:門陣列門陣

21、列 標(biāo)準(zhǔn)單元標(biāo)準(zhǔn)單元 集成電路芯片集成電路芯片 深亞微米、超深亞深亞微米、超深亞 微米級(jí)工藝微米級(jí)工藝 基于基于IP復(fù)用復(fù)用 主流主流CAD：軟硬件協(xié)：軟硬件協(xié) 同設(shè)計(jì)同設(shè)計(jì) 集成電路走向系統(tǒng)芯片集成電路走向系統(tǒng)芯片 SOC與與IC的設(shè)計(jì)原理是不同的，它是微電子的設(shè)計(jì)原理是不同的，它是微電子 設(shè)計(jì)領(lǐng)域的一場(chǎng)革命。設(shè)計(jì)領(lǐng)域的一場(chǎng)革命。 SOC是從整個(gè)系統(tǒng)的角度出發(fā)，把處理機(jī)制是從整個(gè)系統(tǒng)的角度出發(fā)，把處理機(jī)制 、模型算法、軟件（特別是芯片上的操作系統(tǒng)、模型算法、軟件（特別是芯片上的操作系統(tǒng) -嵌入式的操作系統(tǒng)）、芯片結(jié)構(gòu)、各層次電嵌入式的操作系統(tǒng)）、芯片結(jié)構(gòu)、各層次電 路直至器件的設(shè)計(jì)緊密結(jié)合起

22、來，在單個(gè)芯片路直至器件的設(shè)計(jì)緊密結(jié)合起來，在單個(gè)芯片 上完成整個(gè)系統(tǒng)的功能。它的設(shè)計(jì)必須從系統(tǒng)上完成整個(gè)系統(tǒng)的功能。它的設(shè)計(jì)必須從系統(tǒng) 行為級(jí)開始自頂向下（行為級(jí)開始自頂向下（Top-Down）。）。 SOC主要三個(gè)關(guān)鍵支持技術(shù)主要三個(gè)關(guān)鍵支持技術(shù) 軟、硬件的協(xié)同設(shè)計(jì)技術(shù)軟、硬件的協(xié)同設(shè)計(jì)技術(shù) 面向不同系統(tǒng)的軟件和硬件的功能劃分理論（面向不同系統(tǒng)的軟件和硬件的功能劃分理論（ Functional Partition Theory）。硬件和軟件更加緊密）。硬件和軟件更加緊密 結(jié)合不僅是結(jié)合不僅是SOC的重要特點(diǎn)，也是的重要特點(diǎn)，也是21世紀(jì)世紀(jì)IT業(yè)發(fā)展的業(yè)發(fā)展的 一大趨勢(shì)。一大趨勢(shì)。 IP模

23、塊庫的復(fù)用技術(shù)模塊庫的復(fù)用技術(shù) IP模塊有三種：模塊有三種： 軟核軟核-主要是功能描述；主要是功能描述； 固核固核-主要為結(jié)構(gòu)設(shè)計(jì)；主要為結(jié)構(gòu)設(shè)計(jì)； 硬核硬核-基于工藝的物理設(shè)計(jì)，與工藝相關(guān)，并經(jīng)基于工藝的物理設(shè)計(jì)，與工藝相關(guān)，并經(jīng) 過工藝驗(yàn)證的。其中以硬核使用價(jià)值最高。過工藝驗(yàn)證的。其中以硬核使用價(jià)值最高。CMOS的的 CPU、DRAM、SRAM、E2PROM和快閃存儲(chǔ)器以及和快閃存儲(chǔ)器以及 A/D、D/A等都可以成為硬核。等都可以成為硬核。 模塊界面間的綜合分析技術(shù)模塊界面間的綜合分析技術(shù) 主要包括主要包括IP模塊間的膠聯(lián)邏輯技術(shù)和模塊間的膠聯(lián)邏輯技術(shù)和IP模塊綜合分模塊綜合分 析及其實(shí)現(xiàn)

24、技術(shù)等。析及其實(shí)現(xiàn)技術(shù)等。 現(xiàn)場(chǎng)可編程門陣列現(xiàn)場(chǎng)可編程門陣列 (FPGA)(FPGA)替代替代 專用集成電路（專用集成電路（ASICASIC） 用可編程邏輯技術(shù)把整個(gè)系統(tǒng)放到一塊硅片上，稱作用可編程邏輯技術(shù)把整個(gè)系統(tǒng)放到一塊硅片上，稱作SOPCSOPC。 “整個(gè)市場(chǎng)都認(rèn)為這是半導(dǎo)體的未來。整個(gè)市場(chǎng)都認(rèn)為這是半導(dǎo)體的未來?！?MEMS技術(shù)和生物信息技術(shù)將成為技術(shù)和生物信息技術(shù)將成為 下一代半導(dǎo)體主流技術(shù)下一代半導(dǎo)體主流技術(shù) MEMS技術(shù)技術(shù)將微電子技術(shù)和精密機(jī)械加工技術(shù)相互融將微電子技術(shù)和精密機(jī)械加工技術(shù)相互融 合，實(shí)現(xiàn)了微電子與機(jī)械融為一體的系統(tǒng)。從廣義上合，實(shí)現(xiàn)了微電子與機(jī)械融為一體的系統(tǒng)。從廣義上 講，講，MEMS是指集微型傳感器、微型執(zhí)行器、信號(hào)處是指集微型傳感器、微型執(zhí)行器、信號(hào)處 理和控制電路、接口電路、通信系統(tǒng)以及電源于一體理和控制電路、接口電路、通信系統(tǒng)以及電源于一體 的微機(jī)電系統(tǒng)