濟(jì)南大學(xué)畢業(yè)設(shè)計(jì)方案(參考)

1、畢業(yè)設(shè)計(jì)方案學(xué)專院：信息學(xué)院業(yè)：電子信息科學(xué)與技術(shù)班級(jí):0301學(xué)號(hào):2003210024學(xué)生姓名：指導(dǎo)教師：設(shè)計(jì)題目：20年3月15日畢業(yè)設(shè)計(jì)方案學(xué)院信息學(xué)院專業(yè)電子信息科學(xué)與技術(shù)姓名學(xué)號(hào)2003210024設(shè)計(jì)題目： 基于FPGA的FIR數(shù)字濾波器設(shè)計(jì)一、設(shè)計(jì)方案內(nèi)容：（本頁可另加頁）1、國內(nèi)外研究現(xiàn)狀、水平及存在的問題：在國內(nèi)外的研究中，設(shè)計(jì) FIR濾波器所涉及的乘法運(yùn)算方式有：并行乘法、位串行乘法和 采用分布式算法的乘法。并行乘法雖然速度快，同時(shí)占用的硬件資源極大。如果濾波器的階數(shù)增加，乘法器位數(shù) 也將變大，硬件規(guī)模將變得十分龐大。位串行乘法器的實(shí)現(xiàn)方法主要是通過對(duì)乘法運(yùn)算進(jìn)行分解，用

2、加法器來完成乘法的功能，也即無乘法操作的乘法器。 但由于一個(gè)8*8位的乘法器輸出為16位，為了得到正確的16位結(jié)果， 串行輸入的二進(jìn)制補(bǔ)碼數(shù)要進(jìn)行符號(hào)位擴(kuò)展，即將串行輸入的8位二進(jìn)制補(bǔ)碼數(shù)前補(bǔ)8個(gè)0（對(duì)正數(shù)）或8個(gè)1（對(duì)負(fù)數(shù)）后才輸入乘法器。分布式算法（distributed arithmetic,DA）的主要特點(diǎn)是巧妙的利用 ROM查找表將固定系數(shù)的 乘累加（Multiply-accumulator, MAC）運(yùn)算轉(zhuǎn)化為查表操作，它與傳統(tǒng)算法實(shí)現(xiàn)乘累加運(yùn)算的不 同在于執(zhí)行部分積運(yùn)算的先后順序不同。相對(duì)于前兩種方法，DA算法既可以全并行實(shí)現(xiàn)，又可以全串行實(shí)現(xiàn)，還可以串并行結(jié)合實(shí)現(xiàn)，可以在硬件規(guī)

3、模和濾波器速度之間作適當(dāng)?shù)恼壑校乾F(xiàn)在被研究的主要方法。FIR數(shù)字濾波器的實(shí)現(xiàn)，大體可以分為軟件實(shí)現(xiàn)和硬件實(shí)現(xiàn)方法兩種。軟件實(shí)現(xiàn)方法即是在通用的微型計(jì)算機(jī)上用軟件實(shí)現(xiàn)。硬件實(shí)現(xiàn)即是設(shè)計(jì)專門的數(shù)字濾波硬件，采用硬件實(shí)現(xiàn)的方法一般都比采用軟件實(shí)現(xiàn)方法要困難得多。固定功能的DSP專用器件可以提供很好的實(shí)時(shí)性能，但其靈活性差，研發(fā)周期長(zhǎng)，難度也比較大；DSP處理器的成本低且速度較快，靈活性好，但由于軟件算法在執(zhí)行時(shí)的順序性，限 制了它在高速和實(shí)時(shí)系統(tǒng)中的應(yīng)用。在一些高速應(yīng)用中，系統(tǒng)性能的要求不斷增長(zhǎng)，而DSP性能的提高卻落后于需求的增長(zhǎng)。而大規(guī)模可編程邏輯器件的出現(xiàn)為數(shù)字信號(hào)處理提供了一種新的實(shí)現(xiàn)方案

4、。分布式算法可以很好地在FPGA（Field Programmable Gate Array）中實(shí)現(xiàn)，然而卻不能有效的在 DSP處理器中 實(shí)現(xiàn)，所以采用FPGA使用分布式算法實(shí)現(xiàn)FIR數(shù)字濾波器有著很好的發(fā)展前景。采用現(xiàn)場(chǎng)可 編程門陣列FPGA來實(shí)現(xiàn)FIR數(shù)字濾波器，既兼顧 ASIC器件（固定功能DSP專用芯片）的實(shí)時(shí)性， 又具有DSP處理器的靈活性。用 FPGA設(shè)計(jì)的產(chǎn)品還具有體積小、速度快、重量輕、功耗低、 可靠性高、仿制困難、上批量成本低等優(yōu)點(diǎn)。但是，DA算法中的查找表的規(guī)模隨著 FIR數(shù)字濾波器階數(shù)的增加呈指數(shù)增長(zhǎng)，而且隨著濾波器系數(shù)的位數(shù)的增加，查找表的規(guī)模也會(huì)增加，這將極大的增加設(shè)

5、計(jì)的硬件規(guī)模。所以如何減小查找表的規(guī)模成為尚待解決的問題1。2、選題的目的、意義：信號(hào)與信號(hào)處理是信息科學(xué)中近十幾年來發(fā)展最為迅速的學(xué)科之一。信號(hào)是信息的載體， 所謂信息是指人類對(duì)外界事物的感知，人們對(duì)信息的處理是通過對(duì)信號(hào)的處理來實(shí)現(xiàn)的。所 謂信號(hào)處理是指將信號(hào)從一種形式變成另一種形式，比如將信號(hào)從時(shí)域轉(zhuǎn)換到頻域，從模擬 信號(hào)轉(zhuǎn)化為數(shù)字信號(hào)等。隨著21世紀(jì)的到來，人類跨入了信息網(wǎng)絡(luò)時(shí)代。從計(jì)算機(jī)到移動(dòng)電話，從家用娛樂使用的 VCD, HDTV、多媒體電腦到軍用雷達(dá)、醫(yī)用CT儀器等設(shè)備，無不由各種各樣的電子系統(tǒng)組成，在這些電子系統(tǒng)中，數(shù)字化技術(shù)的應(yīng)用比比皆是。由于數(shù)字技術(shù)在 處理和傳輸信息方面

6、的各種優(yōu)點(diǎn)，數(shù)字技術(shù)與數(shù)字集成電路（微處理器、存儲(chǔ)器以及標(biāo)準(zhǔn)邏輯電路等）的使用已成為現(xiàn)代電子系統(tǒng)的重要標(biāo)志。毫無疑問，數(shù)字信號(hào)處理（Digital SignalProcess ing, DSP）技術(shù)的飛速發(fā)展極大地提高了人們對(duì)模擬世界的把握能力。長(zhǎng)期以來，信號(hào) 處理技術(shù)一直用于轉(zhuǎn)換、產(chǎn)生模擬或數(shù)字信號(hào)，其中最為頻繁應(yīng)用的領(lǐng)域就是信號(hào)的濾波。 數(shù)字濾波是語音、圖像處理、模式識(shí)別和譜分析等應(yīng)用中的一個(gè)基本處理部件，它可以滿足 濾波器對(duì)幅度和相位特性的嚴(yán)格要求，避免模擬濾波器無法克服的電壓漂移、溫度漂移和噪 聲等問題。有限沖激響應(yīng) （Finite Impulse Response,FIR）數(shù)字濾波器

7、可以在設(shè)計(jì)任意幅頻特性的 同時(shí)，保證嚴(yán)格的線性相位特性，而且FIR數(shù)字濾波器實(shí)現(xiàn)結(jié)構(gòu)主要是非遞歸的，可以穩(wěn)定地工作，所以FIR數(shù)字濾波器被廣泛地應(yīng)用于視頻和通信電路中。數(shù)字濾波器在數(shù)字信號(hào)處理中占有很重要的地位，它涉及的領(lǐng)域很廣，如：通信系統(tǒng)、系統(tǒng)控制、生物醫(yī)學(xué)工程、機(jī)械振動(dòng)、遙感遙測(cè)、地質(zhì)勘探、航空航天、電力系統(tǒng)、故障檢測(cè)、 自動(dòng)化儀器等。傳統(tǒng)的FIR數(shù)字濾波器設(shè)計(jì)的方法主要有兩種：采用固定功能的 DSP器件或ASIC器件；采用通用可編程 DSP芯片，如TMS32微處理器等。兩種解決方案中，固定功能的DSP器件或ASIC器件可以提供很好的實(shí)時(shí)性能，但其靈活性較差，不適合在實(shí)驗(yàn)室或技術(shù)開發(fā)等場(chǎng)

8、合使用；通用可編程DSP芯片的成本低，設(shè)計(jì)簡(jiǎn)單，其應(yīng)用也最廣泛，但由于軟件算法在執(zhí)行時(shí) 的順序性，使其速度受到影響，盡管DSP器件性能不斷提高，但仍在某些實(shí)時(shí)性要求極高的場(chǎng)合受到限制?？删幊踢壿嬈骷貏e是大規(guī)?？删幊踢壿嬈骷﨔PGA和CPLD的出現(xiàn)為FIR數(shù)字濾波器的設(shè)計(jì)提供了第三種解決方案。本課題便是對(duì)基于FPGA器件實(shí)現(xiàn)FIR數(shù)字濾波器的研究。3、實(shí)施方案及主要研究手段：（1）要研究基于FPGA實(shí)現(xiàn)的FIR數(shù)字濾波器，首先要選定FPGA器件。Xilinx公司的FLEX10K 系列器件芯片密度大，使用頻率高，是目前大規(guī)模數(shù)字邏輯設(shè)計(jì)的發(fā)展趨勢(shì)，是用戶專用數(shù)字濾波器設(shè)計(jì)的理想載體，并且它的設(shè)計(jì)

9、軟件方便易用，有現(xiàn)成的硬件開發(fā)板，所以選用它 進(jìn)行設(shè)計(jì)。（2）對(duì)FIR數(shù)字濾波器的結(jié)構(gòu)和設(shè)計(jì)方法要有一定的了解。(3) 設(shè)計(jì)數(shù)字系統(tǒng)，有多種方法，可以采用傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)方法，也可以采用使用硬 件描述語言的數(shù)字系統(tǒng)設(shè)計(jì)方法。傳統(tǒng)的設(shè)計(jì)方法不適合大規(guī)模系統(tǒng)的設(shè)計(jì)，所以采用使用 硬件描述語言的數(shù)字系統(tǒng)設(shè)計(jì)力法。這就要求學(xué)會(huì)自頂向下的系統(tǒng)設(shè)計(jì)方法、硬件描述語 VHDL(Very High Speed In tegrated Circuit Hardware Descripti on Lan guage), 綜合工具、仿真工具 等。(4) 采用分布式算法實(shí)現(xiàn) FIR數(shù)字濾波器，對(duì)分布式算法要有深刻的

10、理解，得出用它來實(shí)現(xiàn)FIR濾波器的硬件結(jié)構(gòu)，對(duì)其實(shí)現(xiàn)方式進(jìn)行研究，分別采用合適的方法來設(shè)計(jì)，最后利用 FPGA器件實(shí)現(xiàn)FIR數(shù)字濾波器的硬件電路，并用MAX+Plus H對(duì)實(shí)現(xiàn)的結(jié)果進(jìn)行仿真分析。4、選題的創(chuàng)新之處：采用了應(yīng)用硬件描述語言和自頂向下的數(shù)字系統(tǒng)設(shè)計(jì)方法，對(duì)傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)方法 和以使用硬件描述語言的數(shù)字系統(tǒng)設(shè)計(jì)方法以及自底向上和自頂向下的數(shù)字系統(tǒng)設(shè)計(jì)方法進(jìn) 行了比較，指出采用硬件描述語言和自頂向下方法設(shè)計(jì)數(shù)字系統(tǒng)的優(yōu)勢(shì)，并給出了利用FPGA器件進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)的設(shè)計(jì)流程。5、預(yù)期研究成果或結(jié)論：首先以FIR數(shù)字濾波器的基本理論為依據(jù)，使用分布式算法為濾波器的主要實(shí)現(xiàn)算法，并 對(duì)

11、其進(jìn)行詳細(xì)的討論。其次，在理解FIR數(shù)字濾波器的基本理論的基礎(chǔ)上，研究并設(shè)計(jì)了各種不同的實(shí)現(xiàn)方法： 直接型實(shí)現(xiàn)FIR數(shù)字濾波器，改進(jìn)型數(shù)字濾波器的設(shè)計(jì)和基于查找表的數(shù)字濾波器的設(shè)計(jì)。并 且針對(duì)這幾種方法用VHDL語言編寫相應(yīng)的程序。利用相應(yīng)的程序來實(shí)現(xiàn)數(shù)字濾波器的具體功 能。最后,設(shè)計(jì)采用FLEX10K系列器件，通過MAX-PLUS H對(duì)兩種設(shè)計(jì)方案進(jìn)行了綜合仿真。 通過仿真結(jié)果比較計(jì)算值的輸入輸出，可以驗(yàn)證結(jié)果是否正確。6、參考文獻(xiàn)：1 郭曉宇基于FPGA實(shí)現(xiàn)FIR數(shù)字濾波器的研究D.武漢大學(xué)碩士學(xué)位論文,20042 廖日坤.CPLD/FPGA嵌入式應(yīng)用開發(fā)技術(shù)白金手冊(cè)M.北京沖國電力出版社

12、，20053 余成波，楊如民，周登義數(shù)字信號(hào)處理及 Matlab實(shí)現(xiàn)M.北京：清華大學(xué)出版社，20054 陳賾,朱如琪.CPLD/FPGA與ASIC設(shè)計(jì)實(shí)踐教程M.北京:科學(xué)出版社，2005 靳希,楊爾濱，趙玲信號(hào)處理原理與應(yīng)用M.北京:清華大學(xué)出版社,2004徐志軍，徐光暉.CPLD/FPGA的開發(fā)與應(yīng)用M.北京：電子工業(yè)出版社,20027潘松潢繼業(yè).EDA技術(shù)使用教程M.北京:科學(xué)出版社,20028 王誠，薛小剛.FPGA/CPLD 設(shè)計(jì)工具 一一Xilinx ISE5.X使用詳解M.北京：人民郵電出版 社,20039 冷雪峰基于FPGA/CPLD器件的FIR數(shù)字濾波器設(shè)計(jì)與仿真D.燕山大

13、學(xué)工學(xué)碩士學(xué)位論 文,200410 王天云基于分布式算法 FIR濾波器的FPGA實(shí)現(xiàn)J.艦船電子工程，2005(5) : 89-9111 姚天任數(shù)字信號(hào)處理M.武漢:華中科技大學(xué)出版社,200012 蔣壘,王昌林，劉鎏.基于FPGA的FIR數(shù)字濾波器算法實(shí)現(xiàn)J.合肥：艦船電子工程2006(1):45-5013 潘松，黃繼業(yè).EDA技術(shù)實(shí)用教程M.北京:科學(xué)出版社,200514 姜立東.VHDL語言程序設(shè)計(jì)及應(yīng)用M.北京:北京郵電大學(xué)出版社,200315 楊恒.FPGA/CPLD最新實(shí)用技術(shù)指南M.北京:清華大學(xué)出版社,200516 陳耀和.VHDL語言設(shè)計(jì)技術(shù)M.北京：電子工業(yè)出版社,2004

14、17 The Programmable Logic DATA BOOK. Xili nx In corporation San Jose USA, 199918 G. R. Goslin, A guide to Using Field Programmable Gate Arrays for Application-SpecificDigital Signal Process ing Performa nee, www.xi nli .dsp19 Atmel Corporation,USA, Application note, FPGA-based FIR Filter Using Bit-S

15、erial Digital Signal Process in g, by Lee Fergus on, 199520 Sta nley A. White, Applicati on of Distributed Arithmetic to Digital Sig nal Processi ng: A tutorial Review, IEEE ASSP Magaz in e, July 1989二、設(shè)計(jì)方案：（本頁可另加頁）本論文討論了利用FPG器件實(shí)現(xiàn)FIR濾波器的研究過程。所做的主要工作如下：（1） 本論文以基于 FPGA的FIR數(shù)字濾波器的實(shí)現(xiàn)為研究?jī)?nèi)容，對(duì)FIR數(shù)字濾波器的各 種實(shí)現(xiàn)方法進(jìn)行研究。（2）從數(shù)字濾波器的概念及基本原理的分析，實(shí)現(xiàn)數(shù)字濾波器設(shè)計(jì)的基本步驟，并要簡(jiǎn) 單介紹常用的窗函數(shù)設(shè)計(jì)方法。（3） 從最基本的直接型電路開始設(shè)計(jì)，然后對(duì)直接型FIR數(shù)字濾波器設(shè)計(jì)進(jìn)行改進(jìn)，最后重點(diǎn)討論基于查找表的分布式算法設(shè)計(jì)的FIR數(shù)字濾波器。圖1FIR數(shù)字濾波器直接實(shí)現(xiàn)形式（4）分析直接型實(shí)現(xiàn)不足之處，并對(duì)各種方