FPGA的最小硬件系統(tǒng)設(shè)計(jì)

1、FPGA的最小硬件系統(tǒng)設(shè)計(jì)項(xiàng)目設(shè)計(jì)項(xiàng)目名稱：基于EP1K10TC100-3芯片的最小硬件系統(tǒng)設(shè)計(jì) 姓 名： 蔣 流 洲 院 系： 應(yīng)用技術(shù)學(xué)院 專 業(yè)： 09電子信息工程（應(yīng)電應(yīng)本） 學(xué) 號(hào)： 7 指導(dǎo)教師： 徐 正 坤 完成時(shí)間: 2011年6月 30日設(shè)計(jì)題目基于EP1K10TC100-3芯片的FPGA最小系統(tǒng)設(shè)計(jì)設(shè)計(jì)要求1原理圖要合理規(guī)劃，設(shè)計(jì)正確；2元件的布線布局要整潔美觀；3覆銅、過孔等后期處理符合要求；設(shè)計(jì)過程1 創(chuàng)建一個(gè)PCB項(xiàng)目工程環(huán)境，后綴為.PRJPCB；2 在PCB項(xiàng)目工程下面新建原理圖文件；3 對(duì)原理圖文件進(jìn)行ERC檢查，并改正錯(cuò)誤地方；4進(jìn)行封裝檢查；5在PCB項(xiàng)目工

2、程下去新建PCB文件并導(dǎo)入文件；6對(duì)PCB的布局布線以及一些后期處理；7進(jìn)行實(shí)訓(xùn)總結(jié)；成績(jī)?cè)u(píng)定指導(dǎo)教師評(píng)語課程設(shè)計(jì)等級(jí)目 錄1 設(shè)計(jì)項(xiàng)目名稱、內(nèi)容與要求 1頁1.1 設(shè)計(jì)內(nèi)容 1頁1.2 具體要求 1頁2 FPGA 最小系統(tǒng)硬件電路整體架構(gòu) 1頁2.1 系統(tǒng)總體原理框圖與設(shè)計(jì)說明 1頁2.2 最小系統(tǒng)原理圖設(shè)計(jì)與PCB設(shè)計(jì)工具介紹 1頁3 FPGA 最小系統(tǒng)硬件電路原理圖設(shè)計(jì) 3頁3.1 基于Altium Designer 的原理圖設(shè)計(jì)流程 3頁3.2 單元電路原理圖分析與設(shè)計(jì) 3頁3.3 FPGA 最小系統(tǒng)整體電路原理圖與元器件清單 5頁4 FPGA 最小系統(tǒng)電路 PCB 板設(shè)計(jì) 6頁4.1

3、 基于Altium Designer 的PCB 設(shè)計(jì)流程6頁4.2 最小系統(tǒng)電路PCB 板設(shè)計(jì) 7頁4.3 FPGA 最小系統(tǒng)硬件電路整體PCB 版圖12頁5 總結(jié)（Closing） 12頁參考書目（Reference）：12頁附錄（Appendix）： 13頁1 設(shè)計(jì)項(xiàng)目名稱、內(nèi)容與要求1.1 設(shè)計(jì)內(nèi)容 Altium Designer中以設(shè)計(jì)項(xiàng)目為中心，一個(gè)設(shè)計(jì)項(xiàng)目中可以包含各種設(shè)計(jì)文件，如原理圖SCH 文件，電路圖PCB 文件及各種報(bào)表，多個(gè)設(shè)計(jì)項(xiàng)目可以構(gòu)成一個(gè)Project Group（設(shè)計(jì)項(xiàng)目組）。因此，項(xiàng)目是Altium Designer工作的核心，所有設(shè)計(jì)工作均是以項(xiàng)目來展開的。完

4、成FPGA 最小EP1K10TC100-3芯片的系統(tǒng)的PCB 、原理圖的設(shè)計(jì)。1.2 具體要求1 掌握FPGA開發(fā)板的六大組成部分的設(shè)計(jì)。2 初步掌握Altium Designer 的使用，設(shè)計(jì)流程。3 掌握 Altium Designer 的高級(jí)設(shè)計(jì)方法。4 完成FPGA 最小EP1K10TC100-3芯片系統(tǒng)的PCB 、原理圖的設(shè)計(jì)。5 學(xué)習(xí)調(diào)試方法；探討 FPGA最小EP1K10TC100-3芯片系統(tǒng)設(shè)計(jì)。6 FPGA的開發(fā)流程及設(shè)計(jì)方法。2 FPGA 最小系統(tǒng)硬件電路整體架構(gòu)2.1 系統(tǒng)總體原理框圖與設(shè)計(jì)說明1 原理框圖2 電源電路采用LT1086-3芯片和LT1587-芯片，將輸入的

5、電壓+5V直流轉(zhuǎn)換為電壓為+3V和+1.5V電源，復(fù)位電路采用高低電平控制；3 顯示電路采用依次顯示的6個(gè)7端數(shù)碼管進(jìn)行顯示；4 下載電路采用JTAG模式進(jìn)行計(jì)算機(jī)與芯片之間的數(shù)據(jù)傳遞；外部時(shí)鐘電路將產(chǎn)生頻率可調(diào)的秒脈沖信號(hào)。2.2 最小系統(tǒng)原理圖設(shè)計(jì)與PCB設(shè)計(jì)工具介紹在Altium Designer中進(jìn)行原理圖設(shè)計(jì)的具體步驟如下。2.2.1 新建PCB項(xiàng)目及原理圖文件Altium Designer中的設(shè)計(jì)是以項(xiàng)目為單位的，通常一個(gè)PCB設(shè)計(jì)項(xiàng)目中包含原理圖文件和PCB 文件，在進(jìn)行原理圖設(shè)計(jì)前，需要?jiǎng)?chuàng)建一個(gè)PCB設(shè)計(jì)項(xiàng)目，然后再在新建的PCB項(xiàng)目中添加空白原理圖文檔，當(dāng)打開新建的原理圖文檔

6、時(shí)，系統(tǒng)會(huì)自動(dòng)進(jìn)入原理圖編輯界面。2.2.2 設(shè)置原理圖編輯界面的系統(tǒng)參數(shù)和工作環(huán)境為適應(yīng)不同用戶的操作習(xí)慣，以及不同的項(xiàng)目的原理圖格式需求，Altium Designer允許用戶設(shè)置原理圖編輯界面的工作環(huán)境，例如設(shè)置網(wǎng)格的大小和類型以及鼠標(biāo)指針類型等，其中大多數(shù)參數(shù)都可以用系統(tǒng)默認(rèn)值，但根據(jù)用戶個(gè)人習(xí)慣來適當(dāng)調(diào)整環(huán)境設(shè)置，將會(huì)給設(shè)計(jì)者帶來方便，顯著提高設(shè)計(jì)效率。在對(duì)原理圖編輯界面進(jìn)行調(diào)整后，用戶還需要對(duì)原理圖的圖紙尺寸及版面進(jìn)行設(shè)置，以滿足圖紙使用者的要求，圖紙的格式、規(guī)格要根據(jù)實(shí)際情況進(jìn)行選擇，良好的圖紙格式會(huì)使圖紙管理工作變得更加輕松。尤其是在一個(gè)項(xiàng)目中包含多張?jiān)韴D的時(shí)候。2.2.3

7、布置元件并調(diào)整元件屬性和布局這一步是原理圖設(shè)計(jì)的關(guān)鍵，用戶根據(jù)實(shí)際電路的需要，選擇合適的電子元件，然后載入包含所需元件的集成元件庫(kù)，從元件庫(kù)中提取元件放置到原理圖的圖紙上，同時(shí)還須設(shè)定零件的標(biāo)識(shí)、封裝等屬性。對(duì)于當(dāng)前元件庫(kù)中沒有的元件，則可以自行定義。在布置新建PCB 項(xiàng)目及原理圖文件元件時(shí)，元件之間的位置要盡量合理，這樣能減少原理圖布線過程的工作量，提高原理圖的可讀性。2.2.4原理圖布線原理圖布線就是利用“Wiring”工具欄中的連線工具將圖紙上的獨(dú)立元件用具有電氣意義的導(dǎo)線、符號(hào)連接起來，構(gòu)成一個(gè)完整的原理圖。2.2.5 檢查、仿真、校對(duì)及線路調(diào)整當(dāng)原理圖繪制完成以后，用戶還需要利用系統(tǒng)

8、所提供的各種工具對(duì)項(xiàng)目進(jìn)行編譯，找出原理圖中的錯(cuò)誤，進(jìn)行修改，如有需要，也可以在繪制好的電路圖中添加信號(hào)進(jìn)行軟件模擬仿真，檢驗(yàn)原理圖的功能。2.2.6 輸出報(bào)表，保存文件原理圖校對(duì)結(jié)束后，用戶可利用系統(tǒng)提供的各種報(bào)表生成服務(wù)模塊創(chuàng)建各種報(bào)表，例如網(wǎng)絡(luò)列表、元件列表等。為后續(xù)的PCB 板設(shè)計(jì)做準(zhǔn)備。獲得報(bào)表輸出后，保存原理圖文檔或打印輸出原理圖，設(shè)計(jì)工作結(jié)束。PCB板設(shè)計(jì)流程圖設(shè)計(jì)過程介紹如下。2.2.1 繪制編譯原理圖繪制編譯原理圖是PCB板設(shè)計(jì)的準(zhǔn)備工序，設(shè)計(jì)者將其設(shè)計(jì)的電路采用原理圖的形式輸入系統(tǒng)，通過編譯過程檢驗(yàn)原理圖設(shè)計(jì)是否滿足原理圖設(shè)計(jì)規(guī)則的要求，同時(shí)生成連線網(wǎng)絡(luò)，這些工作步驟在前幾

9、章已經(jīng)作了詳細(xì)介紹。在特殊情況下，例如電路比較簡(jiǎn)單的情況下可以不進(jìn)行原理圖設(shè)計(jì)而直接進(jìn)入PCB 板的設(shè)計(jì)過程，然后在PCB 編輯器中手工布線或者利用網(wǎng)絡(luò)管理器人工創(chuàng)建網(wǎng)絡(luò)表后進(jìn)行交互布線。2.2.2 添加PCB 文件這一步是PCB 板設(shè)計(jì)中的第一步，首先必須在已有的項(xiàng)目中添加新的PCB 文件，這樣，該P(yáng)CB 文件就與該項(xiàng)目中的原理圖聯(lián)系起來，這是非常重要的，新建的PCB 文件還需要設(shè)置一些主要參數(shù)，例如：電路板的結(jié)構(gòu)及其尺寸、PCB板的層數(shù)、格點(diǎn)的大小和形狀。一般情況下大多數(shù)參數(shù)可以用系統(tǒng)的默認(rèn)值。2.2.3 同步PCB 文件同步PCB 文件是將原理圖中的內(nèi)容與PCB 文件中的內(nèi)容同步起來，這

10、種同步是通過網(wǎng)絡(luò)列表來實(shí)現(xiàn)的，網(wǎng)絡(luò)列表示描述電路連接的列表文件，是連接原理圖設(shè)計(jì)和PCB板設(shè)計(jì)的紐帶，同步過程中，系統(tǒng)會(huì)顯示同步操作將對(duì)PCB文件進(jìn)行得的修改內(nèi)容，用戶可以逐個(gè)選擇是否進(jìn)行修改，這個(gè)過程將在以后詳細(xì)介紹。同步完成后，PCB 文件中將具有原理圖中所有元件的PCB 封裝，以及元件的連接關(guān)系。2.2.4 PCB 板元件布局規(guī)則設(shè)置好的元件布局是布線成功的保障，AltiumDesigner 中提供了自動(dòng)布局的功能，可以按照用戶設(shè)置的布局規(guī)則，自動(dòng)進(jìn)行元件位置的布局。即使用戶采用交互布局的方式進(jìn)行布局，系統(tǒng)也會(huì)自動(dòng)檢查當(dāng)前布局狀態(tài)，顯示當(dāng)前違反布局規(guī)則的錯(cuò)誤或警告。降低由于布局失誤為后續(xù)

11、工作帶來的麻煩。為得到一個(gè)滿意的元件布局，用戶必須設(shè)置好PCB 板元件布局規(guī)則。2.2.5 布線規(guī)則設(shè)置布線規(guī)則是布線時(shí)依據(jù)的各個(gè)規(guī)范，如安全間距、導(dǎo)線寬度等，這是對(duì)自動(dòng)布線的約束。布線規(guī)則的設(shè)置也是印制電路板設(shè)計(jì)的關(guān)鍵之一，需要一定的實(shí)踐經(jīng)驗(yàn)，布線規(guī)則設(shè)置不能過高也不能過低，當(dāng)約束條件設(shè)置得過高，給布線帶來較大的困難，會(huì)使布線成功率降低，約束條件設(shè)置得過低，不限質(zhì)量將受到影響，會(huì)給實(shí)際產(chǎn)品帶來隱患，甚至無法滿足實(shí)際需要。2.2.6 輸出生產(chǎn)制造文件在繪制完成PCB 板后，系統(tǒng)可以生成各種生產(chǎn)制造文件和輸出報(bào)表，例如PCB 光繪文件“Gerber”、數(shù)控鉆文件“NC drill”、元件插置文件

12、“Pick and Place”和材料清單報(bào)表等，使用這些文件，設(shè)計(jì)者就可以開始批量生產(chǎn)PCB 板以及進(jìn)行元件自動(dòng)焊接。3 FPGA 最小系統(tǒng)硬件電路原理圖設(shè)計(jì)3.1 基于Altium Designer 的原理圖設(shè)計(jì)流程電路原理圖設(shè)計(jì)是EDA設(shè)計(jì)的基礎(chǔ)，原理圖設(shè)計(jì)的大致流程如圖1 所示。設(shè)計(jì)過程介紹如下。3.2 單元電路原理圖分析與設(shè)計(jì)3.2.1 電源電路模塊和復(fù)位電路該電路實(shí)現(xiàn)對(duì)輸入+5V到輸出+3V和+1.5V電壓的轉(zhuǎn)換，以及利用穩(wěn)壓二極管對(duì)輸入電源進(jìn)行穩(wěn)壓；復(fù)位電路是采用高低電平原理對(duì)芯片的nCONEIG管腳控制，達(dá)到復(fù)位的作用。3.2.2濾波電路模塊采用電容并聯(lián)，對(duì)變壓之后的+3V和+

13、1.5V電源進(jìn)行濾波。3.2.3外部時(shí)鐘電路由+5V電壓利用NE555JG芯片產(chǎn)生頻率可調(diào)的脈沖信號(hào)3.2.4下載電路采用JTAG配置模式，利用計(jì)算機(jī)并行口進(jìn)行計(jì)算機(jī)和芯片之間的數(shù)據(jù)傳遞。3.2.5 顯示電路數(shù)碼管采用逐一顯示的原理，利用74LS138對(duì)公共陰極進(jìn)行控制，始終顯示一個(gè)，顯示的時(shí)候利用動(dòng)態(tài)掃描程序，顯示出肉眼不能分辨的動(dòng)態(tài)顯示。3.3 FPGA 最小系統(tǒng)整體電路原理圖與元器件清單3.3.1 系統(tǒng)原理利用Altium Designer 6軟件對(duì)電路進(jìn)行設(shè)計(jì)，電路采用分塊設(shè)計(jì)，對(duì)電源電路和復(fù)位電路、電源濾波電路，下載電路、外部時(shí)鐘電路以及顯示電路分開模塊化進(jìn)行設(shè)計(jì)。原理圖如下所示FP

14、GA最小系統(tǒng)原理圖3.3.2元器件清單4 FPGA 最小系統(tǒng)電路 PCB 板設(shè)計(jì)4.1 基于Altium Designer 的PCB 設(shè)計(jì)流程利用Altium Designer設(shè)計(jì)PCB 板通常需要經(jīng)過，同步PCB文件、元件布局、PCB 布線等幾個(gè)步驟，其具體的的流程圖如圖2 所示。4.2 最小系統(tǒng)電路PCB 板設(shè)計(jì)Altium Designer 新建PCB工程文件新建工程PCB工程如圖所示，單擊此處，新建PCB工程。2.7 給新建的PCB工程添加原理圖文件單擊如圖所示的Schematic選項(xiàng)，出現(xiàn)空白原理圖，然后對(duì)圖紙按要求進(jìn)行一些必要的設(shè)置，然后進(jìn)行原理圖的編輯。2.8 原理圖的ERC（電

15、器規(guī)則）檢查如上圖所示對(duì)原理圖進(jìn)行ERC（電器規(guī)則檢查），如果有錯(cuò)誤的話，將會(huì)彈出一個(gè)Message信息框，提醒錯(cuò)誤的地方，然后單擊錯(cuò)誤將會(huì)在原理圖錯(cuò)誤的地方出現(xiàn)高亮，對(duì)錯(cuò)誤的地方進(jìn)行必要的修改，直到?jīng)]有錯(cuò)誤出現(xiàn)。2.9對(duì)元器件進(jìn)行封裝的檢查檢查是否每個(gè)元器件都有封裝，如果某些元器件沒有封裝的話，從原理圖到PCB文件的導(dǎo)入將會(huì)出現(xiàn)封裝的缺失，PCB板錯(cuò)誤。所以檢查之后要將差封裝的元器件封裝加上，以便能夠正確導(dǎo)入，不使PCB板出錯(cuò)。2.10 給FPGA工程添加新的PCB文件添加PCB文件以后，對(duì)PCB板進(jìn)行參數(shù)設(shè)置，比如說板子形狀、尺寸、布線規(guī)則等的設(shè)置，然后單擊保存，因?yàn)槿绻槐４娴脑捠菍⒉荒?/p>

16、從原理圖導(dǎo)入到PCB文件。2.11 PCB文件的設(shè)計(jì)使原理圖和PCB文件同時(shí)處于打開狀態(tài)，并使原理圖文件處于當(dāng)前工作窗口中。單擊原理圖編輯器的“設(shè)計(jì)”|“Update PCB Dcoument Pcb1.PcbDoc”菜單如圖所示單擊之后選擇如下圖所示的使更改生效，看是否有錯(cuò)誤的地方，如果有錯(cuò)誤還回到原理圖進(jìn)行改正，如果沒有錯(cuò)誤選擇執(zhí)行更改。導(dǎo)入之后的PCB文件窗口如下圖所示然后對(duì)元器件進(jìn)行布局和布線，布局布線之后的PCB文件如下圖所示4.3 FPGA 最小系統(tǒng)硬件電路整體PCB 版圖5 總結(jié)（Closing）1.1. 在為期兩周的實(shí)訓(xùn)課程，中讓我深刻的理解到了從一個(gè)原理圖到一個(gè)真正的PCB板

17、文件夾的的設(shè)計(jì)過程，通過查詢資料和不斷的實(shí)踐對(duì)Altium Designer 軟件進(jìn)行電路圖和PCB板的設(shè)計(jì)有了深刻的認(rèn)識(shí)。電路的設(shè)計(jì)從模塊化分部份進(jìn)行逐一設(shè)計(jì)，然后包括對(duì)電路中的模擬地和數(shù)字地的處理都有了比較深刻的認(rèn)識(shí)。對(duì)PCB各種參數(shù)的設(shè)置以及對(duì)覆銅的各種要求和覆銅之后對(duì)電路板起到的作用都有著一定的了解。在制作FPGA開發(fā)板之前不光是要熟悉Altium Designer 這個(gè)設(shè)計(jì)軟件，還要對(duì)FPGA開發(fā)板有一定的了解，包括開始準(zhǔn)備過程中對(duì)芯片的熟悉了解，對(duì)芯片管腳進(jìn)行查詢和對(duì)各個(gè)管腳在電路中所起到的不同作用。以前使用開發(fā)板不知道開發(fā)板是如何實(shí)現(xiàn)計(jì)算機(jī)與芯片之間的數(shù)據(jù)的傳遞，現(xiàn)在對(duì)這些都有了

18、很深刻的認(rèn)識(shí)，包括各種下載配置模式等。雖然由于條件限制，沒能夠?qū)⒆约褐谱鞯腜CB板實(shí)物，但是這次實(shí)訓(xùn)讓我對(duì)電路的設(shè)計(jì)增添了不少興趣，通過這次實(shí)訓(xùn)，讓自己學(xué)習(xí)的理論知識(shí)得到了應(yīng)用，以及在老師的帶領(lǐng)下，解決在實(shí)訓(xùn)過程中遇到的各種難題，克服各種困難，為以后工作打下了一定的基礎(chǔ)。參考書目（Reference）1 李輝.PLD與數(shù)字系統(tǒng)設(shè)計(jì).M.西安電子科技大學(xué)出版社，2005 2 陳學(xué)平 蘭帆 胡勇.Protel 2004電路設(shè)計(jì)與電路仿真.北京:清華大學(xué)出版社，20073 張義和. Altium Designer 完全電路設(shè)計(jì).北京:機(jī)械工業(yè)出版社，20074CPLD技術(shù)及其應(yīng)用宋萬杰等編著，西安電子科技大學(xué)出版社，2000-65CPLD/FPGA 的開發(fā)與應(yīng)用徐志軍等編著，電子工業(yè)出版社，2002-76基于CPLD/FPGA的數(shù)字通信系統(tǒng)建模與設(shè)計(jì)作者： 段吉海黃智偉電子工業(yè)出版社出版日期：2004 年8月。7數(shù)字電子技術(shù)基礎(chǔ)（第四版），閻石主編，高教出版社8陳立萬等.脈沖與數(shù)字電路.北京：中國(guó)物資出版社.20039VHDL實(shí)用教程（修訂版） 潘松 王國(guó)棟電子科技大學(xué)出版社2001.7附錄（Appendix）管腳說明：用戶I/O：輸入輸出管腳。MSEL1:0 用于選擇配置模式，比如AS、PS