基于VHDL萬年歷的設(shè)計說明_第1頁
基于VHDL萬年歷的設(shè)計說明_第2頁
基于VHDL萬年歷的設(shè)計說明_第3頁
基于VHDL萬年歷的設(shè)計說明_第4頁
基于VHDL萬年歷的設(shè)計說明_第5頁
已閱讀5頁,還剩49頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認(rèn)領(lǐng)

文檔簡介

1、EDA 技術(shù)實用教程基 于 VHDL 的 萬 年 歷 設(shè) 計(實驗報告)學(xué)校:蘇州大學(xué)院部:電子信息學(xué)院年級:2010 級專業(yè):通信工程姓名:王國盛2012 年 12 月 28 日前言本設(shè)計為實現(xiàn)一個多功能的萬年歷,具有年、月、日、時、分、秒計時并顯示的功能, 顧名思義,其滿量程計時為一萬年;具有校對功能,能夠?qū)Τ跏嫉臅r間進行人為的設(shè)定。本設(shè)計采用 EDA 技術(shù), 以硬件描述語言 VHDL 為系統(tǒng)邏輯描述手段設(shè)計具有萬年歷 功能的硬件電路,在 QuartusII 軟件設(shè)計環(huán)境下,采用自頂向下的設(shè)計思路,分別對各個 基礎(chǔ)模塊進行創(chuàng)建,通過各個基礎(chǔ)模塊的組合和連接來構(gòu)建上層原理圖,完成基于 VHD

2、L 萬年歷設(shè)計。系統(tǒng)目標(biāo)芯片采用 EP1K30TC144-3 ,由時鐘模塊、控制模塊、計時模塊、數(shù)據(jù)譯碼 模塊、顯示模塊組成。經(jīng)編譯和仿真所設(shè)計的程序,在可編程邏輯器件上下載驗證,將硬 件編寫程序下載到試驗箱上, 選擇模式 3 進行功能驗證。 本系統(tǒng)能夠完成年、 月、日和時、 分、秒的分別顯示,由按鍵輸入進行萬年歷的校時功能。目錄1 實驗概述 41.1 EDA 技術(shù) 41.2 QuartusII 的使用 41.3 模塊化設(shè)計 41.4 分析、解決問題 42 實驗內(nèi)容與要求 52.1 實驗內(nèi)容 52.1 實驗說明 52.3 實驗要求 63 實驗原理 73.1 設(shè)計思想 73.2 設(shè)計原理圖 83

3、.3 工作工程 94 實驗結(jié)果 104.1VHDL 程序與仿真 104.1.1 秒和分模塊 104.1.2 小時模塊 114.1.3 日(天)模塊 124.1.4 月份模塊 154.1.5 年模塊 174.1.6 校時模塊 194.1.7 顯示模式切換模塊 214.2 頂層設(shè)計與仿真 234.3 下載與驗證 254.3.1 電路結(jié)構(gòu)選擇 254.3.2 端口配置 264.3.3 實際電路驗證 295 實驗小結(jié) 30參考文獻 311 、實驗概述1.1 EDA 技術(shù)EDA (Electronic Design Automation),即電子設(shè)計自動化,是指利用計算機完成電子系統(tǒng)的設(shè)計。它的主要特征

4、及核心是“自頂向下”的設(shè)計方法,這種設(shè)計方法首先從系統(tǒng)設(shè)計入手,在頂層進行功能方框圖的劃分和結(jié)構(gòu)設(shè)計。在方框圖一級進行仿真、糾 錯,并用硬件描述語言對高層次的系統(tǒng)行為進行描述,在系統(tǒng)一級進行驗證。然后用綜合 優(yōu)化工具生成具體門電路的網(wǎng)表。由于設(shè)計的主要仿真和調(diào)試過程是在高層次上完成的, 這不僅有利于早期發(fā)現(xiàn)結(jié)構(gòu)設(shè)計上的錯誤,避免設(shè)計工作的浪費,而且也減少了邏輯功能 仿真的工作量,提高了設(shè)計的一次成功率。1.2 QuartusII 的使用通過實驗,熟悉并掌握 QuartusII 軟件的使用,熟悉該軟件工具的環(huán)境。除了學(xué)習(xí) 利用 VHDL 語言編寫程序?qū)崿F(xiàn)硬件電路以外, 還要熟練的使用原理圖輸入的

5、方法進行硬件 設(shè)計,具體是對每個模塊形成一個功能元件,通過元件的連接來實現(xiàn)系統(tǒng)的功能,而不是 通過 VHDL 語言的元件例化程序來完成,不僅提高了效率,而且思想原理也更加的清晰。1.3 模塊化設(shè)計掌握年、月、日、時、分、秒以及控制部分的各功能模塊程序設(shè)計的原理,進而理解 萬年歷的設(shè)計原理,學(xué)習(xí)并理解模塊化設(shè)計的方法與思想。 用 VHDL 語言編寫各模塊程序, 進一步了解和掌握各個程序語言,知道編程中的注意事項,提高編程的熟練程度。1.4 分析、解決問題 通過本實驗設(shè)計,理論聯(lián)系實際,鞏固所學(xué)理論知識,并且提高自己通過所學(xué)理論 分析、解決實際問題的能力。進一步加深對 VHDL 設(shè)計的了解與認(rèn)識,

6、體會 EDA 的巨大 作用,了解進行硬件系統(tǒng)設(shè)計的整個流程,對生活工作中的電氣設(shè)備有了更深一層次的了 解,對電氣工程專業(yè)有了更多興趣。2 、實驗內(nèi)容與要求2.1 實驗內(nèi)容設(shè)計具有如下功能的萬年歷:1 )能進行正常的年、月、日和時、分、秒的日期和時間計時功能,按鍵 KEY1 用來 進行模式切換,當(dāng) KEY1=1 時,顯示年、月、日;當(dāng) KEY1=0 時,顯示時、分、 秒。2 )能利用實驗系統(tǒng)上的按鍵實現(xiàn)年、月、日和時、分、秒的校對功能。3)用層次化設(shè)計方法設(shè)計該電路,編寫各個功能模塊的程序。4 )仿真報時功能,通過觀察有關(guān)波形確認(rèn)電路設(shè)計是否正確。5 )完成電路設(shè)計后,用實驗系統(tǒng)下載驗證設(shè)計的正

7、確性。2.2 實驗說明 萬年歷的設(shè)計思路與多功能時鐘的設(shè)計思路相似。多功能時鐘的各功能模塊及相互之 間的連接如下圖 1 所示圖 1 多功能時鐘系統(tǒng)原理框圖年、月、日和時、分、秒的顯示格式如圖 2 所示。年、月、日同時顯示,時、分、秒同時顯示,通過顯示模式切換來分別顯示年/ 時月 / 分日 / 秒圖 2 萬年歷顯示格式2.3 實驗報告要求1 )分析系統(tǒng)的工作原理。2 )畫出頂層原理圖,寫出頂層文件源程序3)寫出各功能模塊的源程序。4 )仿真各功能模塊,畫出仿真波形。5 )書寫實驗報告應(yīng)結(jié)構(gòu)合理,層次分明3 、實驗原理3.1 設(shè)計思想按照模塊化的設(shè)計思想,要實現(xiàn)萬年歷的基礎(chǔ)功能,必定要包含年、月、

8、日和時、分、秒的功能模塊,其中秒和分可以用六十進制計數(shù)器來實現(xiàn),時用二十四進制計數(shù)器實現(xiàn), 月用十二進制計數(shù)器來實現(xiàn),年的低兩位和高兩位都是一百進制計數(shù)器,比較特殊的是天 的計數(shù)器,因為它有四種情況,大月三十一天,小月三十天,平年二月二十八天,閏年二 月有二十九天,所以年和月的模塊對天的計數(shù)都有影響,需要從年和月的輸出端引出控制 信號來控制天的計數(shù)。 同時每個計數(shù)器都有顯示輸出端和進位輸出端, 同時低級別 (如秒) 的進位輸出要給較高級別 (如分)的時鐘輸入端, 以此類推, 采用串行工作方式進行連接。 從而完成了基礎(chǔ)的計時和顯示的功能。再按照由基礎(chǔ)功能到增強功能的設(shè)計思路,要實現(xiàn)校時功能,要在

9、之前電路的基礎(chǔ)之 上增加一個校時控制模塊,增加兩個按鍵來實現(xiàn)控制,按鍵 1 來選擇校對哪一個模塊,按 鍵 2 選擇校對到何值檢測到按鍵 2 的一個上升沿,對應(yīng)的計數(shù)器加 1。除此之外還需 要有顯示模式的切換的功能,需要增加一個模式切換的控制模塊,通過增加一個按鍵 3 來 實現(xiàn)控制,是顯示年月日還是時分秒。3.2 實驗原理圖萬年歷時分秒部分的原理圖如下圖所示,年月日部分與之同理,通過控制可以進行切換圖 3 萬年歷實驗原理圖圖 4 萬年歷實驗結(jié)構(gòu)框圖圖 5 萬年歷實驗結(jié)構(gòu)局部圖原理圖說明:如圖 4、5 所示, K1 鍵是選擇萬年歷工作的模式, K2 鍵提供上升沿(時鐘功能)來 使各計數(shù)模塊加一,從

10、而實現(xiàn)校時的功能。 LED 燈起指示作用。模式 0 :正常計時顯示 -K1 不按, LED1 到 LED5 都不亮模式 1 :調(diào)整分增加 -K1 按下一次, LED1 亮其余四個不亮模式 2 :調(diào)整時增加 - K1 按下兩次, LED2 亮其余四個不亮模式 3 :調(diào)整日增加 - K1 按下三次, LED3 亮其余四個不亮模式 4 :調(diào)整月增加 - K1 按下四次, LED4 亮其余四個不亮模式 5 :調(diào)整年增加 - K1 按下五次, LED5 亮其余四個不亮CLK 是外部 1Hz 輸入時鐘,作為秒的時鐘輸入,驅(qū)動整個萬年歷工作運行K3 鍵是顯示模式的選擇,顯示時分秒時, LEDSHUCHUMO

11、SHI 指示燈亮,顯示 年月日時, LEDSHUCHUMOSHI 指示燈滅。3.3 工作過程當(dāng) 1Hz 時鐘信號從 CLK 輸入端輸入時, K1,K2,K3 都沒有按下時,系統(tǒng)從零(閏年) 開始處于正常的計時模式, 顯示時分秒部分, LEDSHUCHUMOSHI 指示燈亮。 低位計滿 歸零并且向高位進 1 ,如果月份是二月,則天計滿 29 就向月進 1。如果按下按鍵 3, LEDSHUCHUMOSHI 指示燈不亮,顯示年月日部分。如果此時按一下按鍵 1,那么萬年 歷停止計時, 工作于模式 1 ,再通過按鍵 2 對分進行校時, 通過同樣的方法可以對時、 日、 月、年進行校時。當(dāng)校時完畢,需要萬年

12、歷重新計時工作時,通過按下鍵 1 使 LED1 到 LED5 都不亮?xí)r,系統(tǒng)工作與正常計時模式。4 、實驗結(jié)果4.1VHDL 程序與仿真4.1.1 秒與分模塊 秒與分模塊為六十進制的計數(shù)器 源程序:LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CNT60 ISPORT(CLK:IN STD_LOGIC;Q1,Q2:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);COUT:OUT STD_LOGIC);END CNT60;ARCHITECTURE ONE OF CN

13、T60 ISSIGNAL Q11,Q22:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINPROCESS(CLK)BEGINIF CLKEVENT AND CLK=1 THENQ11=Q11+1;IF Q11=9 THEN Q110);Q22=Q22+1;END IF;IF Q22=5 AND Q11=9 THENQ22=0000;Q11=0000;COUT=1;ELSE COUT=0;END IF;END IF;END PROCESS;Q1=Q11;Q2=Q22;END;仿真結(jié)果:圖 6 60 進制計數(shù)器仿真圖如上圖所示當(dāng) Q1、Q2 計滿 60 時, Q1 、Q2 都?xì)w

14、零同時有一個進位輸出脈沖,完成了六 十進制計數(shù)器的功能,設(shè)計正確。4.1.2 小時模塊時模塊為 24 進制計數(shù)器。源程序:LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CNT24 ISPORT(CLK:IN STD_LOGIC;Q1,Q2:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);COUT:OUT STD_LOGIC);END CNT24;ARCHITECTURE ONE OF CNT24 ISSIGNAL Q11,Q22:STD_LOGIC_VECTOR(

15、3 DOWNTO 0);BEGINPROCESS(CLK)BEGINIF CLKEVENT AND CLK=1 THENQ11=Q11+1;IF Q11=9 THEN Q110);Q22=Q22+1;END IF;IF Q22=2 AND Q11=3 THENQ22=0000;Q11=0000;COUT=1;ELSE COUT=0;END IF;END IF;END PROCESS;Q1=Q11;Q2=Q22;END;仿真結(jié)果:如上圖所示當(dāng) Q1、Q2 計滿 24 時,Q1 、Q2 都?xì)w零同時有一個進位輸出脈沖,完成了六十進制計數(shù)器的功能,設(shè)計正確。4.1.3 日(天)模塊日模塊有四種情況,大

16、月為 31 進制計數(shù)器,小月為 30 進制計數(shù)器,平年二月為 28 進制 計數(shù)器,閏年二月為 29 進制計數(shù)器, 需要有一個二位判斷輸入信號來進行進制數(shù)的選擇。 源程序:LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY DAY ISPORT( PANDUAN :IN STD_LOGIC_VECTOR(1 DOWNTO 0);-兩位判斷輸入信號CLK :IN STD_LOGIC;CQ1 :OUT STD_LOGIC_VECTOR (3 DOWNTO 0);CQ2 :OUT STD_LOG

17、IC_VECTOR (3 DOWNTO 0);COUT :OUT STD_LOGIC);END;ARCHITECTURE ONE OF DAY ISSIGNAL CQ3,CQ4:STD_LOGIC_VECTOR(3 DOWNTO 0);SIGNAL PAN:STD_LOGIC_VECTOR(1 DOWNTO 0);BEGINPROCESS(CLK,PANDUAN)BEGIN-上升沿IF CLKEVENT AND CLK=1 THENCQ3=CQ3+1;IF CQ3=9 THEN CQ30);CQ4=CQ4+1;END IF;PANIF CQ3=0001 AND CQ4=001131 進THEN

18、 CQ3=0001;CQ4=0000;COUT=1;ELSE COUTIF CQ3=0000 AND CQ4=0011 為 30 進THEN CQ3=0001;CQ4=0000;COUT=1;-判斷信號為 00 時為- 制計數(shù)器- 判斷信號為 01 時- 制計數(shù)器ELSE COUTIF CQ3=1000 AND CQ4=0010 為 28 進THEN CQ3=0001;CQ4=0000;COUT=1;ELSE COUTIF CQ3=1001 AND CQ4=001029 進THEN CQ3=0001;CQ4=0000;COUT=1;ELSE COUTNULL;END CASE;END IF;C

19、Q1=CQ3;CQ2=CQ4;END PROCESS;END;- 判斷信號為 10 時- 制計數(shù)器-判斷信號為 11 時為- 制計數(shù)器仿真結(jié)果:圖 9 判斷信號為 01 時天模塊仿真圖圖 10 判斷信號為 10 時天模塊仿真圖圖 11 判斷信號為 11 時天模塊仿真圖如圖 8、9、10 、11 所示,仿真結(jié)果與設(shè)計要求一致,日模塊的設(shè)計正確4.1.4 月模塊月模塊為 12 進制計數(shù)器,同時其需要為天提供判斷信號輸出,其與天的判斷輸入信號相一致。由于二月的判斷信號輸出要受到平年和閏年的影響,平年時判斷信號是10 ,閏年時判斷信號為 11 ,所以它要有接收來之年模塊的判斷平年閏年的輸出信號( ru

20、n=0 時表平年, run=1 時表閏年)。源程序:LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY MONTH ISport(clk :IN STD_LOGIC;run :IN STD_LOGIC;cout :OUT STD_LOGIC;pan:OUT STD_LOGIC_VECTOR(1 DOWNTO 0);cq1,cq2 :OUT STD_LOGIC_VECTOR(3 DOWNTO 0);END ;ARCHITECTURE behav OF MONTH ISsignal cq3,

21、cq4: STD_LOGIC_VECTOR (3 DOWNTO 0);signalcq5: STD_LOGIC_VECTOR (7 DOWNTO 0);BEGINPROCESS(clk)BEGINIF clkEVENT and clk=1 THENcq3=cq3+1;IF cq3=9 THENcq4=cq4+1;cq3=0000; END IF;IF cq3=2 and cq4=1 THEN cq3=0001;cq4=0000;cout=1;ELSE cout=0;END IF;END IF; - 十二進制計數(shù)器 cq5panif run=1 then pan=11;else panpanpa

22、npanpanpanpanpanpanpanpanNULL;END CASE;cq1=cq3;cq2=cq4;END PROCESS;END;仿真結(jié)果:圖 12 平年( run=0 )時月模塊仿真圖如圖 12 、13 所示月模塊為 12 進制計數(shù)器,并且 1、3、5、7、8、10 、12 月(大 月)判斷信號為 00,4 、6、9 平年( run=0 )2月的判斷輸出信號為、 11 月(小月)判斷 信號為 01 ,平年( run=0 )2 月的判斷輸出信號為 10 ,閏年( run=1 )2 月的判斷輸出 信號為 11 ,與天模塊的判斷輸入信號相一致,符合設(shè)計要求,模塊的設(shè)計正確。4.1.5

23、年模塊年的高兩位和低兩位都為一百進制計數(shù)器,功能基本相同,不同的是低兩位模塊有閏 年判斷輸出信號,要傳送給月份模塊,計滿四次就產(chǎn)生一個閏年輸出信號,因為閏年數(shù)值是 4 的整倍數(shù)。源程序:LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY YEAR ISPORT(CLK:IN STD_LOGIC;Y1,Y2:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);RUN,COUT:OUT STD_LOGIC);END YEAR;ARCHITECTURE ONE OF YEAR I

24、SSIGNAL Q1,Q2,Q3:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINPROCESS(CLK)BEGINIF CLKEVENT AND CLK=1 THENQ1=Q1+1;IF Q1=9 THEN Q10);Q2=Q2+1;END IF;IF Q2=9 AND Q1=9 THENQ2=0000;Q1=0000;COUT=1;ELSE COUT=0;END IF;END IF;END PROCESS;PROCESS(CLK)BEGINIF CLKEVENT AND CLK=1 THEN Q3=Q3+1;IF Q3=3 THEN Q30);RUN=1;ELSE RU

25、N =0;END IF;END IF;Y1=Q1;Y2=Q2;END PROCESS;END;仿真結(jié)果:圖 14 低兩位年模塊仿真圖如圖 14 所示,低兩位年模塊為 100 進制計數(shù)器當(dāng) T2、T1 表示的數(shù)為 4 的整數(shù)倍時,判斷閏年輸出信號就為高電平,與月模塊的判斷閏年輸入信號相一致。符合設(shè)計的要求, 設(shè)計正確。4.1.6 校時模塊如原理圖的說明部分所述,校時模塊進行工作模式的選擇,輸入端設(shè)有控制按鍵K1 ,K2 。K1 進行模式的選擇, K2 的功能如同手動時鐘脈沖,進行調(diào)時設(shè)置源程序:LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.S

26、TD_LOGIC_UNSIGNED.ALL;ENTITY JIAODUI ISPORT( K1,K2 :IN STD_LOGIC;MI,FI,SI,TI,YI:IN STD_LOGIC;FO,SO,TL,YO,NO :OUT STD_LOGIC;L1,L2,L3,L4,L5 :OUT STD_LOGIC);END;ARCHITECTURE BEHAV OF JIAODUI ISSIGNAL A: STD_LOGIC_VECTOR (3 DOWNTO 0);BEGINPROCESS(K1,K2)BEGINIF K1EVENT AND K1=1 THENA=A+1;IF A=5 THENAFO=M

27、I;SO=FI;TL=SI;YO=TI;NO=YI;L1=0;L2=0;L3=0;L4=0;L5FO=K2;SO=0;TL=0;YO=0;NO=0;L1=1;L2=0;L3=0;L4=0;L5FO=0;SO=K2;TL=0;YO=0;NO=0;L1=0;L2=1;L3=0;L4=0;L5FO=0;SO=0;TL=K2;YO=0;NO=0;L1=0;L2=0;L3=1;L4=0;L5FO=0;SO=0;TL=0;YO=K2;NO=0;L1=0;L2=0;L3=0;L4=1;L5FO=0;SO=0;TL=0;YO=0;NO=K2;L1=0;L2=0;L3=0;L4=0;L5NULL;END CAS

28、E;END PROCESS;END;仿真結(jié)果:圖 15 校時模塊仿真圖圖 16 校時模塊仿真圖如圖 15 、16 ,按鍵 K1 ,K2 能夠完成萬年歷工作模式的選擇與調(diào)時校對的功能,滿 足系統(tǒng)的設(shè)計要求,設(shè)計正確。4.1.7 顯示模式切換模塊 顯示模式切換模塊完成顯示年月日和顯示時分秒的相互切換,設(shè)置一個按鍵 K3 對其 進行控制,通過檢測按鍵的上升沿,對顯示模式進行輪流切換。源程序:LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CONTROL ISPORT(SL,SH,FL,FH

29、,HL,HH,DL,DH,ML,MH,YL,YH,Y1L,Y1H:INSTD_LOGIC_VECTOR(3 DOWNTO 0);K1:IN STD_LOGIC;led:OUT STD_LOGIC;Q1,Q2,Q3,Q4,Q5,Q6,Q7,Q8:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);END CONTROL;ARCHITECTURE ONE OF CONTROL ISSIGNAL W:STD_LOGIC_VECTOR(1 DOWNTO 0);BEGINPROCESS(K1)BEGINIF K1EVENT AND K1=1 THEN W=W+1;IF W=2 THEN W

30、Q8=Y1H;Q7=Y1L;Q6=YH;Q5=YL;Q4=MH;Q3=ML;Q2=DH;Q1=DL;ledQ8=0000;Q7=0000;Q6=HH;Q5=HL;Q4=FH;Q3=FL;Q2=SH;Q1=SL;l edNULL;END CASE;END PROCESS;END;仿真結(jié)果:如圖 16 所示,當(dāng)按鍵 K1 沒有按下時 Q1 到 Q6 顯示的是年月日部分, 此時的指示燈LED 為零(不亮),當(dāng)按鍵 K1 按下一次,檢測到一次上升沿, Q1 到 Q6 顯示的是時分 秒部分,此時的指示燈 LED 為 1(亮),當(dāng) K1 鍵再次按下時, 上升沿一到, 顯示年月日, 這樣通過按鍵 K1 可以

31、實現(xiàn)顯示模式的切換。設(shè)計符合系統(tǒng)的要求,設(shè)計正確圖 17 顯示模塊仿真圖4.2 頂層設(shè)計與仿真頂層設(shè)計采樣原理圖輸入方法, 用以上的各模塊的 VHDL 源程序分別生成元器件, 在 此基礎(chǔ)上用“導(dǎo)線”對元器件進行連接,搭建原理圖,完成系統(tǒng)的頂層設(shè)計,而不是利用 元件例化程序去設(shè)計。對于較為復(fù)雜的系統(tǒng)而言,采用原理圖輸入的設(shè)計方法思路更加清 晰,設(shè)計更加直觀。頂層原理圖的設(shè)計框架如圖 4 所示,有年、月、日、時、分、秒計時模塊,調(diào)時校對 模塊,顯示模式切換模塊,并且由以上討論知萬年歷一共有六種工作模式。仿真結(jié)果:如圖 18 所示,此時萬年歷工作于模式 0 ,屬于正常的計時狀態(tài),當(dāng)?shù)臀挥嫕M時向高位進

32、 1,通過鍵 K3, 可以對顯示模式進行切換,從顯示時分秒轉(zhuǎn)換到顯示年月日,正確的 實現(xiàn)了系統(tǒng)的計時功能圖 18 萬年歷仿真圖圖 19 萬年歷仿真圖圖 20 萬年歷仿真圖如圖 19 、20 所示,通過按鍵 K1 可以進行工作模式的選擇,按鍵 K2 進行數(shù)值的校對 設(shè)定,按鍵 K3 進行顯示模式的切換,與設(shè)計的要求相符合。綜上所述,整個系統(tǒng)設(shè)計正 確,萬年歷能夠正確的實現(xiàn)功能。4. 下載驗證4.3.1 電路結(jié)構(gòu)選擇 程序、原理圖仿真正確后,下一步通過把頂層原理圖輸入的設(shè)計程序下載到試驗箱中 的實際芯片中,完成硬件電路的設(shè)計搭建并驗證其功能。輸入的頂層原理圖如圖 4 所示。目標(biāo)芯片選擇 EP1K3

33、0TC144-3 ,實驗箱中的電路結(jié)構(gòu)選擇模式 NO.3 ,如圖 21 所示,其本身附帶了顯示譯碼的功能,無需在程序、原理圖中設(shè)計七段顯示譯碼的模塊就可以在數(shù)碼管中進行顯示,同時配置有 8 個按鍵輸入端3實實實實實實實實實實實實實實實實實實實實實實實實PIO19-PIO16PIO23-PIO20PIO27-PIO24PIO31-PIO28PIO35-PIO32REKAEPD8PIO15D7PIO14D6PIO13D5PIO12D4PIO11D3PIO10D2PIO9D1PIO8PIO39-PIO36PIO43-PIO40PIO47-PIO44FPGA/CPLD實實實實PIO15-PIO8PIO

34、7PIO6PIO5PIO4PIO3PIO2D16 D15 D14 D13 D12 D11 D10PIO1PIO0實8實7實6實5實4實3圖 21 實驗電路結(jié)構(gòu)圖 No.3實2實1實實實實實實實NO.34.3.2 端口配置將頂層原理圖中輸入輸出端引腳與試驗箱中的輸入輸出引腳進行匹配,才可以進行下載驗證。表 1 GW48CK/GK/EK/PK2 系統(tǒng)萬能接插口與結(jié)構(gòu)圖信號 / 與芯片引腳對照表上名 圖號 構(gòu)信 結(jié)的CC 1 0 848- W48 K20 QCK3 0T 4G 1C 4腳號引引腳名 稱號 腳 引稱 名 腳 引號 腳 引稱 名 腳 引腳號 引號稱 名 腳 引0O7O220O80O10O

35、1OP8O5221O91O21O2OP9O6222O012O32O3O1O1323O23O43O4OP2O2304O34O54O5OP3O2325O715O65O6OP4O3326O86O76O7OP5O2347O97O017O8OP71O5328O208O19OP8O6329O219O32F1 RE B01OP2O2301O2201O3301O11 O P25O8321O231O341O21 O P26O9322O262O352O31 O P2O231O231O3631O41 O P28O34O284O34O51 O P29O45O295O385O61 O P30O76O306O396O71

36、 O P31O87O317O07O81 O P36O98O328O148O91 O P3O019O339O29OO238O1O236O247O212 O P39O3O213O218O2122O0O622O3822O922O32O14O7132O3932O5032OO24O8O214O251O252O5O2052O252O5252O62O311O13162O6562O662O72 O P4O331O26O268O282O5O34182O6882O6982O92O6O53192O6992O092OO309O631O300O3071O3013 O P02O831O312O312O3123O21O31

37、23O323O323O33O22O65133O833O433OO3452O51O349O345O3453O621O6153O8053O653OPIO36127I/O161I/O3681I/O3677I/O36PIO37128I/O163I/O3782I/O3778I/O37PIO38131I/O164I/O3883I/O3883I/O38PIO39132I/O166I/O3986I/O3984I/O39PIO40133I/O169I/O4087I/O4085I/O40PIO41134I/O170I/O4188I/O4196I/O41PIO42135I/O171I/O4289I/O4297I/O

38、42PIO43136I/O172I/O4390I/O4398I/O43PIO44139I/O173I/O4491I/O4499I/O44PIO45140I/O174I/O4592I/O45103I/O45PIO46141I/O178I/O4695I/O46105I/O46PIO47142I/O180I/O4796I/O47106I/O47PIO48143I/O182I/O4897I/O48107I/O48PIO49144I/O183I/O4998I/O49108I/O49PIO60202PIO60223PIO60137PIO60131PIO60PIO61203PIO61222PIO61138P

39、IO61132PIO61PIO62204PIO62221PIO62140PIO62133PIO62PIO63205PIO63220PIO63141PIO63134PIO63PIO64206PIO64219PIO64142PIO64139PIO64PIO65207PIO65217PIO65143PIO65140PIO65PIO66208PIO66216PIO66144PIO66141PIO66PIO6710PIO67215PIO677PIO67142PIO67PIO6899PIO68197PIO68119PIO68122PIO68PIO69100PIO69198PIO69118PIO69121PIO69PIO70101PIO70200PIO70117PIO70120PIO70PIO71102PIO71201PIO71116PIO71119PIO71PIO72103PIO72202PIO72114PIO72114PIO72PIO73104PIO73203PIO73113PIO73113PIO73PIO74111PIO74204PIO74112PIO74112PIO74P

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論