數(shù)字邏輯設計及應用復習題綜述

1、系別 班次 學號姓名.密封線以內(nèi)答題無效一、填空題(每空1分，共20分)1、 請完成如下的進制轉(zhuǎn)換：22.75io= 10110.11 2=_26.6 8=_16.C 16；2、 F6.A16= _246.625_10= _0010 0100 0110.0110 0010 0101 _8421bcd= 0101 0111 1001.1001 0101 1000余3碼3、-9910的8位（包括符號位）二進制原碼是 11100011，8位二進制反碼是_10011100_8位二進制補碼是 _10011101；圖1-64 、 請問邏輯F=A/B+(CD) /+BE/的反函數(shù)F，=B/CD A C D

2、E；F/ = (A/B (CD)/ BE/)/ =(A B/) CD (B/ E) 解:=AB /CD B/CD ACDEBCDE二 B/CD ACDE5、 F(A,B,C)=工 m (2,4,6) = n M( 0,1,347):6、請問圖1-6所完成的邏輯是 Y=AB;解：通過真值表可以可到該邏輯：ABF0000111011107、74148器件是一個3-8編碼器，它采用的編碼方式是優(yōu)先編碼 或 數(shù)大優(yōu)先編碼;& 74283器件是一個4位全加器，它的內(nèi)部邏輯電路與串行加法器不同，采用的是超前講位 或先行進位方法來實現(xiàn)全加邏輯。9、 如果一個與或邏輯電路的函數(shù)式為：Y =（A，* B）（B/

3、 C），該邏輯存在靜態(tài)冒險，現(xiàn)通過添加冗余項的方式來消除該冒險，則該冗余項為（A+C）；* / /10、請寫出JK觸發(fā)器的特性方程： Q = JQ+K Q;11、 請寫出T觸發(fā)器的特性方程：Q*=TQ或者TQ+t/q;12、 請寫出D觸發(fā)器的特性方程：Q*=D;* /13、 請寫出SR觸發(fā)器的特性方程：Q = S+RQ;14、 如果某組合邏輯的輸入信號的個數(shù)為55個，則需要 6位的輸入編碼來實現(xiàn)該邏輯。解：采用的公式應該是 log 255，向上取整、選擇題（每題 1分，共10 分）1、下面有關(guān)帶符號的二進制運算，描述正確的是，其中X是被加數(shù)，Y是加數(shù)，S為和:.兇 原碼 +Y 原碼= S 原碼

4、.兇 補碼 +Y 補碼= S 補碼第5頁密封線以內(nèi)答題無效.兇 反碼 +Y 反碼= S 反碼.兇 原碼 +Y 原碼= S 補碼2、邏輯函數(shù)式 AC+ABCD+ACD +A”C=.AC.C.A.ABCD3、請問F=A B的對偶式fd.A+B.A O B.AB.AB /+A /B4、已知門電路的電平參數(shù)如下VoHmin =22，Vsax = .5V，Vin =2.V，ViLma0.8V，請問其高電平的噪聲容限為： .2.2V.1.2V.0.7V.0.3V5、下面描述方法，對于一個組合邏輯而言，具備唯一性的是：.邏輯函數(shù)式.真值表卡諾圖.邏輯電路圖6、下面電路中，屬于時序邏輯電路的是：.移位寄存器.

5、多人表決電路.比較器.碼制變換器7、一個D觸發(fā)器的驅(qū)動方程為 D = X二Q，則其邏輯功能與以下哪種觸發(fā)器相同：.JK觸發(fā)器.SR觸發(fā)器.D觸發(fā)器.T觸發(fā)器& n位環(huán)形計數(shù)器，其計數(shù)循環(huán)圈中的狀態(tài)個（模）數(shù)為：.n個.2n個.2n個.2n-1個9、n位扭環(huán)計數(shù)器，其計數(shù)循環(huán)圈中的狀態(tài)個（模）數(shù)為：.n個.2n個.2n個.2n-1個10、用555時基電路外接定時阻容元件構(gòu)成單穩(wěn)態(tài)觸發(fā)器，當增大阻容元件的數(shù)值時，將使： .輸出脈沖的幅度增加 .輸出脈沖寬度增加 .輸出脈沖重復頻率提高 .以上說法都不對三、判斷題（每題1分，共10分）1、 CMOS集成邏輯OD門，可以用以線與操作；（V ）2、 三態(tài)

6、門的附加控制端輸入無效時，其輸出也無效；（X ）3、 三態(tài)門的三個狀態(tài)分別為高電平、低電平和高阻態(tài)；（V ）4、 施密特觸發(fā)輸入的門電路，當輸入從高電平變換到低電平，和從低電平變換到高電平，它的輸出變化軌跡相同；（X ）5、組合邏輯和時序邏輯的區(qū)別主要在于前者與時間無關(guān)，而后者時間的因素必須考慮進去；（V ）6、 一個邏輯的函數(shù)式并不唯一，但是最簡的與或表達式是唯一的；（X ）7、 模擬信號是連續(xù)的，而數(shù)字信號是離散的；（V ）&當兩個組合邏輯的真值表相同是，則表明這兩個邏輯是相等的；（ V ）第2頁密封線以內(nèi)答題無效9、 對于一個優(yōu)先編碼器而言，當輸入多個有效時，其輸出很難討論；（X ）10

7、、 串行加法器比超前進位加法器速度更快，且電路更為簡單；（X） 四、卡諾圖化簡（8分）請將邏輯 F（ A,B,C,D）= zm（ 0, 2, 3, 5, 7, 8, 10, 11, 13）化成最簡與或式;o-cAA命CIDclDuyCI CIUy0DtjvnClD蛙1 D陽ABIIII圖5F rBCD A/CD B/C BD，或者 F =BC，D ABD BC BD，五、組合邏輯分析，要求如下：（8分）該邏輯電路圖如圖 5所示，具體要求如下：1、寫出邏輯 S 和 CO 的邏輯函數(shù)式S 八 Dimi 二 Cl A/B/ CI/ A/B CI/ AB/ CI AB八 abci（1,2,4,7）2、

8、 畫 出 將 該 邏輯 的真 值 表CO 八 Dm =0 A/B/ Cl A/B Cl AB/ 1 AB八 a（3,56,0 i3、真值表ABClSCO0000000110010100110110010101011100111111系別 班次 學號 姓名.密封線以內(nèi)答題無效密封線以內(nèi)答題無效第5頁六、時序邏輯分析，要求如下：（14分）邏輯電路圖如圖6所示，請完成：1、寫出驅(qū)動方程、狀態(tài)方程；2、畫出狀態(tài)轉(zhuǎn)換圖或者狀態(tài)轉(zhuǎn)換 表。CLKCLKFFiFF,1J1J CJCJ解答:1.驅(qū)動方程：丿J2=xK2 = Q1J1 =XK1 = Q2,Jr */2狀態(tài)方程:Q2 = J2Q2,+K2，Q2 =

9、XQ 2,+Q2Q”* / / /Q =J1Q1 +K1Q1=XQ1 +Q2Q13.狀態(tài)表Q2*Q1*oo os仆代0000111001100111或者狀態(tài)圖:以上圖表任畫一個即得分。七、組合邏輯設計，要求如下：（8分）利用一塊74138芯片和一定的門電路實現(xiàn)如下邏輯：F1 = AB +AC + BC ,FAZBZC其中74138為3-8二進制譯碼器：F1(A,B,C) =AB+AC+BC =遲 m(3,5,6,7)解題步驟：丿F2(A,B,CA/B/Z m(1,2,3,5)八、時序邏輯設計，要求如下：（10分）74163為4位的同步二進制加計利用74163和一定的門電路實現(xiàn)如下的七進制計數(shù)器

10、。 數(shù)器。第一種方法：在狀態(tài)0 1;電路圖如下:0111時，重置狀態(tài)到 0001或10圖8VCCelk3KclkJCLRJldENPENTAQABQB-CQCQDRCO413111574x163QOQ1Q2第二種方法：在狀態(tài) 1111，通過行波輸出重置狀態(tài)到10 0 1;電路圖如右：elkYCGQOQ1Q2系別班次學號姓名密封線以內(nèi)答題無效第#頁兩種方法皆可九、時序邏輯設計，要求如下：（10分）用mealy型時序邏輯電路設計一個101串行數(shù)據(jù)檢測的時序狀態(tài)機。要求畫出化簡后的狀態(tài)轉(zhuǎn)換圖。X/Y0/0系別 班次 學號姓名.密封線以內(nèi)答題無效一、選擇題（請在答題紙上做答，每題2分，共20分）1 十

11、進制數(shù)128的8421BCD碼是（B ）。A. 10000000B.000100101000C.100000000D.1001010002、若輸入變量A、B全為1時，輸出F=1，則其輸入與輸出的關(guān)系是（B ）A.異或B.同或C.或非D.與或3、邏輯代數(shù)中的三種基本運算是（A )A .與、或、非B.與非、或非、與或非C.異或、同或、非D.力、減、乘4、關(guān)于最小項，任意兩個最小項的乘積為（ A ）A. 0 B. 1 C.與變量輸入值有關(guān)系D.無法確定5、邏輯表達式A+BC=（ C ）0A. A+B B. A+C C. （A+B） （A+C）D. B+C6、函數(shù)F（A,B,C）=AB+BC+AC 的

12、最小項表達式為（ B ）。A . F（A,B,C）=刀m （0，2，4）B. （A,B,C）=刀m （3，5，6，7）C. F（A,B,C）=刀m （0，2，3，4）D. F（A,B,C）=刀m （2，4，6，7） 7、在下列邏輯電路中，不是組合邏輯電路的是（ D ）oA.譯碼器B.編碼器C.全加器D.寄存器&下列觸發(fā)器中，抗干擾能力最強的是（D ）A. RS電平觸發(fā)器B.主從RS觸發(fā)器 C.主從JK觸發(fā)器 D.邊沿JK觸發(fā)器9、要使JK觸發(fā)器的輸出Q從1變成0,它的輸入信號JK應為（B ）oA. 00B. 01C. 10D.無法確定10、關(guān)于組合邏輯電路與時序邏輯電路，下列表述錯誤的是（ A

13、 ）A. 組合邏輯電路有可能含有存儲電路B. 時序邏輯電路含有組合邏輯電路C. 組合邏輯電路輸出狀態(tài)僅僅由當前輸入狀態(tài)有關(guān)系D. 時序邏輯電路輸出的狀態(tài)與過去的狀態(tài)也有關(guān)系 二、填空題（請在答題紙上做答，每題 2分，共20分）1、將邏輯函數(shù)L,=AC+CD轉(zhuǎn)化為“與非一與非”形式： 02、 將（25.75）10轉(zhuǎn)化為二進制 ;轉(zhuǎn)化為16進制為： ;用842伯CD碼表示為：03、 D觸發(fā)器的特征方程為 ，JK觸發(fā)器的特征方程為 ，密封線以內(nèi)答 題無 效T觸發(fā)器的特征方程為。4、把JK觸發(fā)器改成T觸發(fā)器的方法是把J和K連接一起接為T5、同步觸發(fā)器在一個CP脈沖高電平期間發(fā)生多次翻轉(zhuǎn)，稱為 現(xiàn)象。6

14、、用n個觸發(fā)器構(gòu)成計數(shù)器，可得到最大計數(shù)長度是 _2的n次方。三、綜合題(請在答題紙上做答，5小題，共60分)1、將下面的表達式化簡成最簡與或式：(10分)Y(AB + BD)C + J3Z)(JC) + D(A + B)2、用譯碼器74HC138和適當?shù)倪壿嬮T電路實現(xiàn)函數(shù) ：(10分)F AB + AC + RC注:Si00S2S374HC138Y3丫4Ai圖1 74HC138芯片示意表1 74HC138邏輯功能表74HC138勺功能表:輸入輸出SiS2 + S3AA1A1Y 7丫6Y；Y 4YY 2Y；Y 00XXXX11111111X1XXX11111111100001111111010

15、001111111011001011111011100111111011110100111011111010111011111101101011111110111011111113、分析如圖（a）所示時序電路，設電路的初始狀態(tài)為0。（1）畫出其狀態(tài)表和狀態(tài)圖（10分）（2） 畫出在時鐘脈沖作用下（見圖（b），Q和Z的波形圖。（5分）QCPACCl(a)麗_nn_n_rLrLTLrLrLrL(b)密封線以內(nèi)答題無效4、用74160設計一個 7進制計數(shù)器，其計數(shù)狀態(tài)為自然二進制數(shù)10011111。74160芯片示意圖以及功能表如下圖所示。（10分）EPET 74160 LDCLKQo Q】Q2 Q3輸A輸出蓿零預首使能時鐘預首數(shù)據(jù)輪入計敵進位RT5bF1ETC