集成電路課程設(shè)計(jì)模三計(jì)數(shù)器設(shè)計(jì)[教學(xué)相關(guān)]

1、集成電路課程設(shè)計(jì)題 目模三計(jì)數(shù)器設(shè)計(jì)姓 名學(xué) 號(hào)專業(yè)班級(jí)試題和教育引言 計(jì)數(shù)器在數(shù)字系統(tǒng)中主要是對(duì)脈沖的個(gè)數(shù)進(jìn)行計(jì)數(shù)，以實(shí)現(xiàn)測(cè)量、計(jì)數(shù)和控制的功能，同時(shí)兼有分頻功能，計(jì)數(shù)器是由基本的計(jì)數(shù)單元和一些控制門所組成，計(jì)數(shù)單元?jiǎng)t由一系列具有存儲(chǔ)信息功能的各類觸發(fā)器構(gòu)成，這些觸發(fā)器有RS觸發(fā)器、T觸發(fā)器、D觸發(fā)器及JK觸發(fā)器等。計(jì)數(shù)器在數(shù)字系統(tǒng)中應(yīng)用廣泛，如在電子計(jì)算機(jī)的控制器中對(duì)指令地址進(jìn)行計(jì)數(shù)，以便順序取出下一條指令，在運(yùn)算器中作乘法、除法運(yùn)算時(shí)記下加法、減法次數(shù)，又如在數(shù)字儀器中對(duì)脈沖的計(jì)數(shù)等等。計(jì)數(shù)器可以用來(lái)顯示產(chǎn)品的工作狀態(tài)，一般來(lái)說(shuō)主要是用來(lái)表示產(chǎn)品已經(jīng)完成了多少份的折頁(yè)配頁(yè)工作。以電子計(jì)數(shù)

2、器為代表的計(jì)數(shù)器于本世紀(jì)五十年代初問(wèn)世,二十多年來(lái)發(fā)展十分迅速,目前的面貌已煥然一新,性能不斷完善,功能不斷擴(kuò)大,自動(dòng)化程度不斷提高,早已沖破了早期只能用于測(cè)量頻率或計(jì)數(shù)的概念而滲透到各個(gè)測(cè)量技術(shù)領(lǐng)域中,成為尖端科學(xué)研究、通訊、導(dǎo)航以及精密計(jì)量不可缺少的設(shè)備。在數(shù)字電子技術(shù)中應(yīng)用的最多的時(shí)序邏輯電路。計(jì)數(shù)器不僅能用于對(duì)時(shí)鐘脈沖計(jì)數(shù)，還可以用于分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖和脈沖序列以及進(jìn)行數(shù)字運(yùn)算等。但是并無(wú)法顯示計(jì)算結(jié)果，一般都是要通過(guò)外接LCD或LED屏才能顯示。大部分計(jì)數(shù)器如電子計(jì)數(shù)器等都經(jīng)歷了電子管、晶體管、集成電路三個(gè)發(fā)展階段。集成電路的發(fā)展和應(yīng)用,使計(jì)數(shù)器有可能采用最先進(jìn)的電路元件和技術(shù)

3、,因而電子計(jì)數(shù)器的性能更臻完美。 隨著計(jì)數(shù)器技術(shù)的不斷發(fā)展與進(jìn)步，計(jì)數(shù)器的種類越來(lái)越多，應(yīng)用的范圍越來(lái) 越廣，隨之而來(lái)的競(jìng)爭(zhēng)也越來(lái)越激烈。過(guò)硬的技術(shù)也成為眾多生產(chǎn)廠商競(jìng)爭(zhēng)的焦點(diǎn)之一。廠商為了在競(jìng)爭(zhēng)中處于不敗之地，從而不斷地改進(jìn)技術(shù)，增加產(chǎn)品的種 類。 現(xiàn)計(jì)數(shù)器的種類已增加到：電磁計(jì)數(shù)器、電子計(jì)數(shù)器、機(jī)械計(jì)數(shù)器（拉動(dòng)機(jī)械 計(jì)數(shù)器、轉(zhuǎn)動(dòng)機(jī)械計(jì)數(shù)器、按動(dòng)機(jī)械計(jì)數(shù)器、測(cè)長(zhǎng)機(jī)械計(jì)數(shù)器） 、液晶計(jì)數(shù)器等，計(jì)數(shù)器的應(yīng)用范圍也遍布各個(gè)行業(yè)。本次課程設(shè)計(jì)是在小紅帽系統(tǒng)上，利用cadence軟件設(shè)計(jì)一個(gè)鐘控模三計(jì)數(shù)器，實(shí)現(xiàn)三個(gè)周期的脈沖輸出并且進(jìn)行驗(yàn)證。 主體設(shè)計(jì)一、實(shí)驗(yàn)要求：1、利用cadence軟件制作鐘控模

4、三計(jì)數(shù)器，電源電壓, 時(shí)鐘周期10ns，輸出延遲不超過(guò)1ns；2、自建單元庫(kù)，并且每個(gè)單元輸出都有仿真波形。二、設(shè)計(jì)思路分析：模三計(jì)數(shù)器為兩位二進(jìn)制計(jì)數(shù)，從00，01，10循環(huán)計(jì)數(shù)，在不同的計(jì)數(shù)狀態(tài)下分別輸出一個(gè)周期的脈沖信號(hào).鐘控模三計(jì)數(shù)器有一個(gè)用于輸入CP信號(hào)的信號(hào)輸入端，以及三個(gè)信號(hào)輸出端口分別為X、Y、Z。由于其三個(gè)輸出端的輸出信號(hào)是由兩位二進(jìn)制計(jì)數(shù)控制。二進(jìn)制計(jì)數(shù)從00，01，10循環(huán)計(jì)數(shù)，三個(gè)計(jì)數(shù)狀態(tài)分別對(duì)應(yīng)三種周期脈沖信號(hào)分別由X、Y、Z輸出，因此需要設(shè)計(jì)一個(gè)鐘控二進(jìn)制循環(huán)計(jì)數(shù)器，CP信號(hào)上升沿時(shí)狀態(tài)發(fā)生轉(zhuǎn)換。狀態(tài)轉(zhuǎn)換真值表如下：000101101000 由、輸出狀態(tài)對(duì)應(yīng)的三種狀

5、態(tài)真值表如下：XYZ001000101010001 由此得邏輯表達(dá)式如下：三、電路設(shè)計(jì)：根據(jù)狀態(tài)分析和邏輯表達(dá)式，可采用與門、非門和D觸發(fā)器構(gòu)成符合要求的計(jì)數(shù)器，而與門、非門和D觸發(fā)器都可以在cadence下用CMOS器件構(gòu)成。1、反相器（非門）設(shè)計(jì)首先，進(jìn)入Cadence，建立個(gè)人工作目錄。在登陸工作站后，于桌面空白處右鍵，tools-Terminal，打開(kāi)終端。在終端中輸入 mkdir mydir,然后進(jìn)入自己的工作目錄cd mydir。啟動(dòng)Cadence，在終端中輸入命令icfb& 出現(xiàn)Cadence初始界面，打開(kāi)Cadence的主控窗口CIW(Command Interpreter W

6、indow)，隨后建立個(gè)人工作庫(kù)。單擊菜單欄Tools-Library Maneger，打開(kāi)LM(Library Maneger)窗口，點(diǎn)擊File-New-Library，打開(kāi)New Library窗口，在Name一欄輸入要新建的庫(kù)名zhengzhongfeng，然后單擊OK確定。出現(xiàn)Technology File設(shè)置窗口，選擇第一項(xiàng)Compile a new techfile，單擊OK確定。出現(xiàn)Load Technology File窗口，建立名為zhengzhongfeng的新庫(kù)。通過(guò)CIW來(lái)新建原理圖，在CIW窗口File-New-CellView，彈出新建對(duì)話框，于Library N

7、ame欄選擇自己的工作庫(kù)，如mylib，在Cell Name欄輸入原理圖名字，如invert，于Tool欄選擇Composer-Schematic，此時(shí)View Name欄自動(dòng)變?yōu)閟chematic，最后單擊OK。這樣就會(huì)彈出Composer主界面，新建原理圖成功。點(diǎn)擊菜單欄-Add-Instance添加器件，先繪制一個(gè)CMOS反相器形成非門單元。依次點(diǎn)擊analogLib- Actives -pm-symbol，再單擊close。剛才的添加器件窗口發(fā)生變化。可以發(fā)現(xiàn)Library，Cell，View等都自動(dòng)填上了相應(yīng)的信息。同時(shí)多出了一些參數(shù)列表(拖動(dòng)滾動(dòng)條可以看到更多)。點(diǎn)擊Hide隱藏當(dāng)

8、前窗口，此時(shí)鼠標(biāo)對(duì)應(yīng)有一個(gè)PMOS的symbol，移動(dòng)PMOS到合適的位置點(diǎn)擊鼠標(biāo)左鍵將其放下。繼續(xù)放置NMOS晶體管、電源與地。對(duì)應(yīng)的器件名稱為nmos4，vdd，gnd。放完所有器件后進(jìn)行連線，鍵入快捷鍵w，進(jìn)入連線命令后，于起點(diǎn)單擊左鍵，再于終點(diǎn)單擊左鍵。畫完一段導(dǎo)線后，此時(shí)并沒(méi)有退出畫線命令，可以繼續(xù)畫連接線，直到畫完所所有的連接線后，按ESC退出畫線命令?，F(xiàn)在設(shè)置元件參數(shù)，單擊PMOS選中它，這樣PMOS會(huì)被一個(gè)白色方框包圍，然后鍵入快捷鍵q，會(huì)彈出屬性編輯對(duì)話框。這里填上model name，以及PMOS的柵長(zhǎng)和柵寬。柵長(zhǎng)設(shè)為常量550n，而柵寬設(shè)為函數(shù)pPar(“wp”)，模型名

9、填p18，這是因?yàn)檫@里采用的Spice模型是由SMIC提供的，對(duì)應(yīng)PMOS的模型有p18和p33兩種，18代表電源電壓為1.8V。同樣的方法繼續(xù)設(shè)置NMOS參數(shù)，只是模型名為n18，柵長(zhǎng)為固定值550n，柵寬設(shè)為pPar(“wn”)。完成以上工作后，還必須放置I/O端口以標(biāo)明電路的輸入輸出。鍵入快捷鍵p，執(zhí)行放置端口命令后，會(huì)彈出對(duì)話框。于Pin Names欄輸入端口名Vin，于Direction欄選擇input，點(diǎn)擊Hide，然后將端口放到反相器的左邊輸入線上。同樣的方法再放置輸出端口，端口方向要改為output，名稱為Vout，將其放在反相器右邊的輸入線上。最終的完成圖如圖下圖所示：設(shè)計(jì)完

10、成的電路圖需要經(jīng)過(guò)檢查方能進(jìn)行仿真，單擊菜單欄-Check and Save或者鍵入快捷鍵大寫的X，對(duì)電路進(jìn)行檢查并存儲(chǔ)。對(duì)反相器創(chuàng)建Symbol，CIW窗口菜單欄-Open，彈出打開(kāi)對(duì)話框，選擇自己的庫(kù)，然后選擇器件inverter，再于viewname欄選schematic，點(diǎn)擊OK打開(kāi)畫好的反相器原理圖。Composer窗口菜欄-Design-Create CellView-From Cellview，彈出Cellview from Cellview窗口，點(diǎn)擊OK。顯示出Symbol編輯窗口，選中綠色矩形框，delete之，然后Add-ShapePolygon，在剛才矩形框的位置畫一個(gè)三

11、角形。鼠標(biāo)在三個(gè)端點(diǎn)點(diǎn)3次即可。注意在三角形右邊留出畫圓圈的位置。再Add-Shape-Circle，先于圓心位置單擊左鍵，再移動(dòng)鼠標(biāo)，得到合適的圓的半徑后左鍵確認(rèn)。再把圖中的輸入輸出端口以及partname和instanceName移動(dòng)到合適位置。最后再把紅色框大小修改合適(框住三角形和端口)。畫好的Symbol后點(diǎn)擊Design-check and save保存。最后對(duì)反向器創(chuàng)建仿真電路進(jìn)行仿真測(cè)試。畫出測(cè)試電路，如下圖所示：得波形圖： 將波形圖放大：從上圖可以看出輸出延遲不超過(guò)1ns，符合設(shè)計(jì)要求。至此，反向器即非門單元設(shè)計(jì)完成。2、與門設(shè)計(jì) 與門的邏輯關(guān)系表達(dá)式為Y=AB，在集成電路中

12、用基本的CMOS 單元構(gòu)成的與非門和非門組合構(gòu)成與門。其中，與非門由兩個(gè)PMOS 管和兩個(gè)NMOS 管組成。 在candence 軟件中的原理圖為 在A、B 兩輸入端施以頻率不同的方波分別作為時(shí)鐘脈沖輸入和信號(hào)輸入，輸出端接電容作為負(fù)載，對(duì)與門的仿真電路原理圖如下：對(duì)與門仿真測(cè)試得仿真波形：將波形放大：可以看出輸出延遲不超過(guò)1ns，符合設(shè)計(jì)要求。3、 D觸發(fā)器電路設(shè)計(jì) 觸發(fā)器有電平觸發(fā)和邊沿觸發(fā)兩種。低電平觸發(fā)的主從觸發(fā)器工作時(shí)，必須在上升沿前加入輸入信號(hào)。如果在CP 高電平期間輸入端出現(xiàn)干擾信號(hào)，那么就有可能使觸發(fā)器的狀態(tài)出錯(cuò)。而邊沿觸發(fā)器允許在CP 觸發(fā)沿來(lái)到前一瞬間加入輸入信號(hào)。這樣，輸

13、入端受干擾的時(shí)間大大縮短，受干擾的可能性就降低了。所以邊沿D 觸發(fā)器也稱為維持阻塞邊沿D 觸發(fā)器。對(duì)D觸發(fā)器的設(shè)計(jì)電路圖如下所示： 對(duì)D觸發(fā)器的仿真電路如下圖所示： 得仿真波形圖： 將波形圖放大： 從波形放大圖可以看出輸出延遲不超過(guò)1ns，符合設(shè)計(jì)要求。4、 下面用非門、與門和D觸發(fā)器根據(jù)真值表制作鐘控模三計(jì)數(shù)器 實(shí)現(xiàn)電路如下：對(duì)計(jì)數(shù)器仿真：得仿真波形： 將波形放大： 從波形放大圖可以看出輸出延遲不超過(guò)1ns，符合設(shè)計(jì)要求。 結(jié)論：從非門、與門、D觸發(fā)器及其構(gòu)成的計(jì)數(shù)器的仿真圖和波形圖可以看出，利用cadence制作的鐘控模三計(jì)數(shù)器，其各個(gè)單元都工作正常，且都有滿足需要的仿真波形輸出，整個(gè)模三計(jì)數(shù)器達(dá)到設(shè)計(jì)要求。通過(guò)這短短的一周課程設(shè)計(jì)的時(shí)間，從打開(kāi)小紅帽系統(tǒng)，到建立個(gè)人工作庫(kù)、添加器件輸入電路