第四章_7_MSI組合邏輯電路(一)_第1頁
第四章_7_MSI組合邏輯電路(一)_第2頁
第四章_7_MSI組合邏輯電路(一)_第3頁
第四章_7_MSI組合邏輯電路(一)_第4頁
第四章_7_MSI組合邏輯電路(一)_第5頁
已閱讀5頁,還剩37頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、南京郵電大學(xué) 電子電路教學(xué)中心1 編碼:在數(shù)字技術(shù)中,通常用二進(jìn)制數(shù)碼編碼:在數(shù)字技術(shù)中,通常用二進(jìn)制數(shù)碼0和和1構(gòu)構(gòu) 成的一組有序組合(稱為代碼)來表示各種對(duì)象成的一組有序組合(稱為代碼)來表示各種對(duì)象 (如十進(jìn)制數(shù)、字符等)。這一指定過程,稱為(如十進(jìn)制數(shù)、字符等)。這一指定過程,稱為 編碼。編碼。 第二節(jié)第二節(jié) 中規(guī)模集成組合邏輯電路中規(guī)模集成組合邏輯電路 一、編碼器一、編碼器 南京郵電大學(xué) 電子電路教學(xué)中心2 1. 二進(jìn)制編碼器二進(jìn)制編碼器 2n個(gè)互不相同的狀態(tài)個(gè)互不相同的狀態(tài) (1) 83線普通編碼器線普通編碼器 (共需共需n位碼元位碼元)2n個(gè)代碼個(gè)代碼 123456 A B C

2、D 654321 D C B A Title NumberRevisionSize B Date:15-Feb-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By: 1 1 1 1 1 1 1 1 & & & C B A I I I I I I I 0 1 2 3 4 5 6 I7 I0I7:輸入端:輸入端 A、B、C:輸出端:輸出端 圖圖 4.2.1 南京郵電大學(xué) 電子電路教學(xué)中心3 輸輸入入8個(gè)互斥的信號(hào)個(gè)互斥的信號(hào) 輸輸出出3位二進(jìn)制代碼位二進(jìn)制代碼 真值

3、表真值表 南京郵電大學(xué) 電子電路教學(xué)中心4 7531 75310 7632 76321 7654 76542 IIIIIIIIY IIIIIIIIY IIIIIIIIY I7I6I5I4 I3I2 I1 I0 Y2 Y1 Y0 I7I6I5I4 I3I2 I1 I0 Y2 Y1 Y0 (a) 由或門構(gòu)成(b) 由與非門構(gòu)成 111& 邏邏 輯輯 表表 達(dá)達(dá) 式式 邏輯圖邏輯圖 南京郵電大學(xué) 電子電路教學(xué)中心5 (2) 83線優(yōu)先編碼器線優(yōu)先編碼器74148 在優(yōu)先編碼器中優(yōu)先級(jí)別高的信號(hào)排斥在優(yōu)先編碼器中優(yōu)先級(jí)別高的信號(hào)排斥 級(jí)別低的,即具有單方面排斥的特性。級(jí)別低的,即具有單方面排斥的特性。

4、 設(shè)設(shè)I7的優(yōu)先級(jí)別最高,的優(yōu)先級(jí)別最高,I6次之,依此類推,次之,依此類推, I0最低。最低。 輸 入 I7 I6 I5 I4 I3 I2 I1 I0 輸 出 Y2 Y1 Y0 1 0 1 0 0 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 1 1 1 1 1 0 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 0 0 0 真真 值值 表表 南京郵電大學(xué) 電子電路教學(xué)中心6 1246346567 12345673456756770 24534567 234567345676771 4567 45675

5、676772 IIIIIIIIII IIIIIIIIIIIIIIIIY IIIIIIII IIIIIIIIIIIIIIY IIII IIIIIIIIIIY 邏輯表達(dá)式邏輯表達(dá)式 南京郵電大學(xué) 電子電路教學(xué)中心7 邏輯圖邏輯圖 11 11 11 & 1 & Y2 Y1 Y0 I7 I6 I5 I4 I3 I2 I1 I0 8 線線 -3 線線 優(yōu)優(yōu) 先先 編編 碼碼 器器 如果要求輸出、輸入均為反變量,則只要在圖中如果要求輸出、輸入均為反變量,則只要在圖中 的每一個(gè)輸出端和輸入端都加上反相器就可以了。的每一個(gè)輸出端和輸入端都加上反相器就可以了。 南京郵電大學(xué) 電子電路教學(xué)中心8 ST為使能輸入端

6、,低電平有效。為使能輸入端,低電平有效。YS為使能輸出端,通常接至為使能輸出端,通常接至 低位芯片的端。低位芯片的端。YS和和ST配合可以實(shí)現(xiàn)多級(jí)編碼器之間的優(yōu)先配合可以實(shí)現(xiàn)多級(jí)編碼器之間的優(yōu)先 級(jí)別的控制。級(jí)別的控制。 YEX為擴(kuò)展輸出端,是控制標(biāo)志為擴(kuò)展輸出端,是控制標(biāo)志, YEX 0表示是編碼輸出;表示是編碼輸出; YEX 1表示不是編碼輸出。表示不是編碼輸出。 集成集成3 3位二進(jìn)制優(yōu)先編碼器位二進(jìn)制優(yōu)先編碼器74LS14874LS148 VCC YS YEX I3 I2 I1 I0 Y0 I4 I5 I6 I7 ST Y2 Y1 GND 16 15 14 13 12 11 10 9

7、74LS148 1 2 3 4 5 6 7 8 Y2 Y1 Y0 YS YEX ST I7 I6 I5 I4 I3 I2 I1 I0 6 7 9 15 14 74LS148 5 4 3 2 1 13 12 11 10 (a) 引腳排列圖(b) 邏輯功能示意圖 YEN EN 南京郵電大學(xué) 電子電路教學(xué)中心9 集成集成3 3位二進(jìn)制優(yōu)先編碼器位二進(jìn)制優(yōu)先編碼器74LS14874LS148的真值表的真值表 輸輸入入:邏輯:邏輯0(0(低電平)有效低電平)有效輸輸出出:邏輯:邏輯0(0(低電平)有效低電平)有效 輸 入輸 出 ST 01234567 IIIIIIII 012 YYY EX Y S Y

8、1 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 ENYEN 停用停用 無輸入無輸入 南京郵電大學(xué) 電子電路教學(xué)中心10 集成集成3 3位二進(jìn)制優(yōu)先編碼器位二進(jìn)制優(yōu)先編碼器74LS14874LS148的級(jí)聯(lián)的級(jí)聯(lián) 16線線-4線優(yōu)先編

9、碼器線優(yōu)先編碼器 優(yōu)先級(jí)別從 015 II遞降 Y0 Y1 Y2 Y3 YEX Y0 Y1 Y2 YEX YS 低位片 ST I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 YEX YS 高位片 ST I0 I1 I2 I3 I4 I5 I6 I7 I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 I10 I11 I12 I13 I14 I15 & EN ENYENYEN 南京郵電大學(xué) 電子電路教學(xué)中心11 輸 入 I 輸 出 Y3 Y2 Y1 Y0 0(I0) 1(I1) 2(I2) 3(I3) 4(I4) 5(I5) 6(I6) 7(I7) 8(I8) 9(I9

10、) 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 (1) 8421 BCD碼編碼器碼編碼器 輸輸入入10個(gè)互斥的數(shù)碼個(gè)互斥的數(shù)碼 輸輸出出4位二進(jìn)制代碼位二進(jìn)制代碼 真真 值值 表表 2. 二二-十進(jìn)制編碼器十進(jìn)制編碼器 南京郵電大學(xué) 電子電路教學(xué)中心12 97531 975310 7632 76321 7654 76542 98 983 IIIII IIIIIY IIII IIIIY IIII IIIIY II IIY 邏輯表達(dá)式邏輯表達(dá)式 I9 I8 I7I6I5I4 I3I2

11、 I1 I0 Y3 Y2 Y1 Y0 (a) 由或門構(gòu)成 1111 I9 I8 I7I6I5I4 I3I2 I1 I0 (b) 由與非門構(gòu)成 Y3 Y2 Y1 Y0 & 邏輯圖邏輯圖 南京郵電大學(xué) 電子電路教學(xué)中心13 I9 I8 I7 I6 I5 I4 I3 I2 I1 I0Y3 Y2 Y1 Y0 1 0 1 0 0 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 1 0 0 1 1 0 0 0 0 1 1 1 0 1 1 0 0 1 0 1

12、 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 0 0 0 真值表真值表 優(yōu)先級(jí)別從 I9至 I0遞降 (2) 8421 BCD碼優(yōu)先編碼器碼優(yōu)先編碼器 南京郵電大學(xué) 電子電路教學(xué)中心14 邏輯表達(dá)式邏輯表達(dá)式 124683468568789 12345678934567895678978990 2458934589689789 23456789345678967897891 489589689789 4567895678967897892 898993 IIIIIIIIIIIIIII IIIIIIIIIIIIIIIIIIIIIIIIIY IIIIIIIIIIIIIIII

13、 IIIIIIIIIIIIIIIIIIIIIIY IIIIIIIIIIII IIIIIIIIIIIIIIIIIIY IIIIIY 南京郵電大學(xué) 電子電路教學(xué)中心15 邏輯圖邏輯圖 11111111 I9 I8 I7 I6 I5 I4 I3 I2 I1 I0 Y3 Y2 Y1 Y0 1 & 1 & 1 & 1 在每一個(gè)輸入端和輸出端都加上反相器,便可得到 輸入和輸出均為反變量的 8421 BCD碼優(yōu)先編碼器。 10線-4線優(yōu)先編碼器 南京郵電大學(xué) 電子電路教學(xué)中心16 16 15 14 13 12 11 10 9 74LS147 1 2 3 4 5 6 7 8 VCC NC Y3 I3 I2 I

14、1 I9 Y0 I4 I5 I6 I7 I8 Y2 Y1 GND 集成集成10線線-4線優(yōu)先編碼器線優(yōu)先編碼器 輸入端和輸出端都是低電平有效 南京郵電大學(xué) 電子電路教學(xué)中心17 小結(jié)小結(jié) 用二進(jìn)制代碼表示特定對(duì)象用二進(jìn)制代碼表示特定對(duì)象 的過程稱為編碼;實(shí)現(xiàn)編碼操作的過程稱為編碼;實(shí)現(xiàn)編碼操作 的電路稱為編碼器。的電路稱為編碼器。 編碼器分二進(jìn)制編碼器和二編碼器分二進(jìn)制編碼器和二 - -十進(jìn)制編碼器,各種編碼器的十進(jìn)制編碼器,各種編碼器的 工作原理類似,設(shè)計(jì)方法也相同。工作原理類似,設(shè)計(jì)方法也相同。 集成二進(jìn)制編碼器和集成十進(jìn)制集成二進(jìn)制編碼器和集成十進(jìn)制 編碼器均采用優(yōu)先編碼方案。編碼器均采

15、用優(yōu)先編碼方案。 南京郵電大學(xué) 電子電路教學(xué)中心18 二、譯碼器二、譯碼器 1.二進(jìn)制譯碼器二進(jìn)制譯碼器 把代碼狀態(tài)的特定含義翻譯出來的過程稱為譯碼,把代碼狀態(tài)的特定含義翻譯出來的過程稱為譯碼, 實(shí)現(xiàn)譯碼操作的電路稱為譯碼器。實(shí)現(xiàn)譯碼操作的電路稱為譯碼器。 設(shè)二進(jìn)制譯碼器的輸入端為設(shè)二進(jìn)制譯碼器的輸入端為n個(gè),則輸出端為個(gè),則輸出端為2n 個(gè),且對(duì)應(yīng)于輸入代碼的每一種狀態(tài),個(gè),且對(duì)應(yīng)于輸入代碼的每一種狀態(tài),2n個(gè)輸出中個(gè)輸出中 只有一個(gè)為只有一個(gè)為1(或?yàn)椋ɑ驗(yàn)?),其余全為),其余全為0(或?yàn)椋ɑ驗(yàn)?)。)。 二進(jìn)制譯碼器可以譯出輸入變量的全部狀態(tài),二進(jìn)制譯碼器可以譯出輸入變量的全部狀態(tài),

16、故又稱為變量譯碼器。故又稱為變量譯碼器。 南京郵電大學(xué) 電子電路教學(xué)中心19 123456 A B C D 654321 D C B A T itle Num berR evisionSize B Date:16-Feb-2002Sheet of File:C :Program FilesDesign E xplorer 99 SE L ibraryYangHengXinM yDesign.ddbDrawn B y: & & & 11 11 1 & EN A A Y Y Y Y 0 1 2 3 0 1 圖圖 4.2.5 (a) 邏輯圖邏輯圖 123456 A B C D 654321 D C

17、B A Title NumberRevisionSize B Date:16-Feb-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By: A A Y Y Y Y EN 0 1 3 0 1 2 2/4 (b) 簡化符號(hào)簡化符號(hào) E:使能端,低電平有效;:使能端,低電平有效; A1 、A0 地址輸入端;地址輸入端; Y3Y0 譯碼輸出端;譯碼輸出端; (1) 2 4 線譯碼器線譯碼器 南京郵電大學(xué) 電子電路教學(xué)中心20 表表 4.2.4 24 線譯碼器的功能表線譯

18、碼器的功能表 1 1 0 11 00 0 0 0 1 EN 使能使能 輸入輸入 1 1 1 01 1 1 0 1 10 1 0 1 1 1 0 0 1 1 1 1 Y0 Y1 Y2 Y3A1 A0 輸輸 出出輸輸 入入 E=0 時(shí),器時(shí),器 件工作,算出件工作,算出 輸入的一組二輸入的一組二 進(jìn)制代碼對(duì)應(yīng)進(jìn)制代碼對(duì)應(yīng) 的十進(jìn)制數(shù),的十進(jìn)制數(shù), 以此數(shù)作為下以此數(shù)作為下 標(biāo)的輸出端被標(biāo)的輸出端被 選中選中(輸出輸出0)。 南京郵電大學(xué) 電子電路教學(xué)中心21 24線譯碼器的邏輯表達(dá)式線譯碼器的邏輯表達(dá)式 ;器件不工作;器件不工作 ;器件工作;器件工作 EN=1,Yi =1 ( i = 0,1,2,

19、3 ) EN=0,Yi = mi ( i = 0,1,2,3 ) 圖圖 4.2.6 雙雙24線譯碼器線譯碼器74139的簡化邏輯符號(hào)的簡化邏輯符號(hào) 123456 A B C D 654321 D C B A Title NumberRevisionSize B Date:17-Feb-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By: 1Y 1Y 1Y 1Y 2Y 2Y 2Y 2Y 1A 1A 1EN 2EN 2A 2A 0 1 0 1 0 1 2 3 0 1

20、 2 3 74139 南京郵電大學(xué) 電子電路教學(xué)中心22 A2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 真值表真值表 輸輸入入:3位二進(jìn)制代碼位二進(jìn)制代碼 輸輸出出:8個(gè)互斥的信號(hào)個(gè)互斥的信號(hào) (2) 3 8 線譯碼器線譯碼器 南

21、京郵電大學(xué) 電子電路教學(xué)中心23 0127 0126 0125 0124 0123 0122 0121 0120 AAAY AAAY AAAY AAAY AAAY AAAY AAAY AAAY & 111 A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 邏輯表達(dá)式邏輯表達(dá)式邏輯圖邏輯圖 電路特點(diǎn)電路特點(diǎn):與門組成的陣列:與門組成的陣列 3 線-8 線譯碼器 南京郵電大學(xué) 電子電路教學(xué)中心24 集成二進(jìn)制譯碼器集成二進(jìn)制譯碼器74LS138 16 15 14 13 12 11 10 9 74LS138 1 2 3 4 5 6 7 8 VCC Y0 Y1 Y2 Y3 Y4 Y5

22、Y6 A0 A1 A2 G2A G2B G1 Y7 GND 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6Y7 A0 A1 A2 G2A G2B G1 Y0 Y1 Y2 Y3 Y4 Y5 Y6Y7 A0 A1 A2 STB STC STA (a) 引腳排列圖(b) 邏輯功能示意圖 A2、A1、A0為二進(jìn)制譯碼輸入端, 為譯碼輸出端(低電平 有效),G1、 、為選通控制端。當(dāng)G11、 時(shí), 譯碼器處于工作狀態(tài);當(dāng)G10、時(shí),譯碼器處于 禁止?fàn)顟B(tài)。 07 YY A G2 B G2 0 22 BA GG 1 22 BA GG 南京郵電大學(xué) 電子電路教學(xué)中心25 真值表真值表 輸 入 使 能

23、選 擇 輸 出 G1 2 G A2 A1 A001234567 YYYYYYYY 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 輸輸入入:自然二進(jìn)制碼:自然二

24、進(jìn)制碼輸輸出出:低電平有效:低電平有效 BA GGG 222 南京郵電大學(xué) 電子電路教學(xué)中心26 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 Y10Y11 Y12 Y13 Y14 Y15 使能 譯碼輸出 A0A1A2 A3 “1” 譯碼輸入 A0A1A2 STA STB STC 低位片 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0A1A2 STA STB STC 高位片 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138的級(jí)聯(lián)的級(jí)聯(lián) 4 線-16 線譯碼器 南京郵電大學(xué) 電子電路教學(xué)中心27 38線譯碼器線譯碼器74138的邏輯表達(dá)式的邏輯表達(dá)式 ;器件不工

25、作 ;器件工作 E1=1和E2A+E2B=0同時(shí)滿足, Yi = mi ( i = 0,1,7 ) E1=1和E2A+E2B=0不同時(shí)滿足, Yi =1 ( i = 0,1,7 ) (3) 使能端的作用使能端的作用 擴(kuò)展地址輸入端擴(kuò)展地址輸入端 南京郵電大學(xué) 電子電路教學(xué)中心28 123456 A B C D 654321 D C B A Title NumberRevisionSize B Date:17-Feb-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn

26、By: 1Y 1Y 1Y 1Y 2Y 2Y 2Y 2Y 1A 1A 1EN 2EN 2A 2A 0 1 0 1 0 1 2 3 0 1 2 3 74139 1 A A A Y Y Y Y Y Y Y Y 0 1 2 3 4 5 6 7 0 1 2 圖圖 4.2.8 (a) 南京郵電大學(xué) 電子電路教學(xué)中心29 表表 4.2.6 24 線譯碼器擴(kuò)展為線譯碼器擴(kuò)展為 38 線譯碼器的真值表線譯碼器的真值表 1 1 1 1 1 1 1 0 1 0 1 1 1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A2 A1 A0 1 0 1 0 1 0 0 1 0 1 0 1 0 1 1EN 2EN 使能輸

27、入使能輸入 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 0 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 0 1 0 1 0 1 1 1 1 1 1 0 0 1 0 1 1 1 1 1 1 1 0 0 0 1Y0 1Y1 1Y2 1Y3 2Y0 2Y1 2Y2 2Y3 A2 A1 A0 輸輸 出出 輸輸 入入 南京郵電大學(xué) 電子電路教學(xué)中心30 123456 A B C D 654321 D C B A Title NumberRevisionSize B Date:17-Feb-

28、2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By: (1) (2) 1 0 0 YYY Y Y Y YYY YYY Y Y Y Y AAAA 012 3 012345678910 11 12 13 14 15 Y Y Y Y Y Y Y Y A A A E E E 0 1 1 2A 0 1 2 3 4 5 6 7 74138 2 2B Y Y Y Y Y Y Y Y A A A E E E 0 1 1 2A 0 1 2 3 4 5 6 7 74138 2 2B

29、 圖圖 4.2.8 (b) 將將3-8線譯碼器擴(kuò)展為線譯碼器擴(kuò)展為4-16線譯碼器線譯碼器 南京郵電大學(xué) 電子電路教學(xué)中心31 構(gòu)造數(shù)據(jù)分配器構(gòu)造數(shù)據(jù)分配器 123456 A B C D 654321 D C B A Title NumberRevisionSize B Date:17-Feb-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By: A A Y Y Y Y EN 0 1 3 0 1 2 2/4 A B D Y Y Y Y 0 1 2 3 12345

30、6 A B C D 654321 D C B A Title NumberRevisionSize B Date:17-Feb-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By: D A B Y Y Y Y 0 1 2 3 (b) 圖圖 4.2.9 (a) 例如:例如:AB = 00,則輸出選中,則輸出選中Y0通道,通道,Y0 = D。 因?yàn)橐驗(yàn)?D = 0, Y0 = 0;D = 1,Y0 = 1 。 所以,所以,Y0 = D。 南京郵電大學(xué) 電子電路教學(xué)中

31、心32 用譯碼器設(shè)計(jì)組合邏輯電路用譯碼器設(shè)計(jì)組合邏輯電路 原理:譯碼器每個(gè)輸出端分別與某一個(gè)最小項(xiàng)(原理:譯碼器每個(gè)輸出端分別與某一個(gè)最小項(xiàng)( 高電平譯碼)或高電平譯碼)或某一個(gè)最小項(xiàng)非某一個(gè)最小項(xiàng)非(低電平譯碼)(低電平譯碼) 相對(duì)應(yīng)。相對(duì)應(yīng)。 例例1 用用74138實(shí)現(xiàn)函數(shù)實(shí)現(xiàn)函數(shù) F = AB + AC 。 解:解:F (A,B,C) = AB + AC = m4 + m6 + m7 = m4 + m6 + m7 = m4 m6 m7 = Y4 Y6 Y7 南京郵電大學(xué) 電子電路教學(xué)中心33 123456 A B C D 654321 D C B A Title NumberRevisi

32、onSize B Date:17-Feb-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By: & A B C VCC F Y Y Y Y Y Y Y Y A A A E E E 0 1 1 2A 0 1 2 3 4 5 6 7 74138 2 2B 圖圖 4.2.10 (a) 南京郵電大學(xué) 電子電路教學(xué)中心34 另,F(xiàn) (C,B,A) = AB + AC = m1 + m3 + m7 = m1 + m3 + m7 = Y1 Y3 Y7 123456 A B C

33、 D 654321 D C B A Title NumberRevisionSize B Date:17-Feb-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By: & Y Y Y Y Y Y Y Y A A A E E E 0 1 1 2A 0 1 2 3 4 5 6 7 74138 2 2B C B A VCC F 圖 4.2.10 (b) 南京郵電大學(xué) 電子電路教學(xué)中心35 例例2 用用74138設(shè)計(jì)一個(gè)多輸出組合網(wǎng)絡(luò),它的輸設(shè)計(jì)一個(gè)多輸出組合網(wǎng)絡(luò),它的

34、輸 入為入為A、B、C三個(gè)變量,輸出為下面三個(gè)函數(shù)。三個(gè)變量,輸出為下面三個(gè)函數(shù)。 F3 = A + B + C F2 = A + C F1 = AC + BC 解:解:F1(A,B,C) = AC + BC = m1 + m5 + m7 = m1 m5 m7 F2(A,B,C) = A + C = m0+m2+m4+m5+m6+m7 南京郵電大學(xué) 電子電路教學(xué)中心36 = m0+m2+m4+m5+m6+m7 = m1 + m3 = m1 m3 = Y1 Y3 F3(A,B,C) = A+B+C = A B C = m0 =Y0 123456 A B C D 654321 D C B A Ti

35、tle NumberRevisionSize B Date:17-Feb-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By: & & A B C V F F F1 2 3 CC Y Y Y Y Y Y Y Y A A A E E E 0 1 1 2A 0 1 2 3 4 5 6 7 74138 2 2B 圖圖 4.2.11 南京郵電大學(xué) 電子電路教學(xué)中心37 二二-十進(jìn)制譯碼器的輸入是十進(jìn)制數(shù)的十進(jìn)制譯碼器的輸入是十進(jìn)制數(shù)的4位二進(jìn)位二進(jìn) 制編碼(制編碼(BCD碼),分別用碼),分別用A3、A2、A1、A0表示;表示

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論