第5章 存儲系統(tǒng)

1、第五章第五章 存存 儲儲 系系 統(tǒng)統(tǒng) 5.1 存儲器的分類與性能評價存儲器的分類與性能評價 5.2 存儲系統(tǒng)的層次結(jié)構(gòu)存儲系統(tǒng)的層次結(jié)構(gòu) 5.3 半導(dǎo)體存儲器半導(dǎo)體存儲器 5.6 虛擬存儲器虛擬存儲器 5.4 主存儲器主存儲器 5.5 高速緩沖存儲器高速緩沖存儲器 一、存儲器分類一、存儲器分類 1. 按存儲介質(zhì)分類按存儲介質(zhì)分類 (1) 半導(dǎo)體存儲器半導(dǎo)體存儲器 (2) 磁表面存儲器磁表面存儲器 (3) 磁芯存儲器磁芯存儲器 (4) 光盤存儲器光盤存儲器 易失易失TTL 、MOS 磁頭、載磁體磁頭、載磁體 硬磁材料、環(huán)狀元件硬磁材料、環(huán)狀元件 激光、磁光材料激光、磁光材料 非非 易易 失失 5

2、.1 存儲器的分類與性能評價存儲器的分類與性能評價 (1) 存取時間與物理地址無關(guān)（隨機訪問）存取時間與物理地址無關(guān)（隨機訪問） 順序存取存儲器順序存取存儲器 磁帶磁帶 2. 按存取方式分類按存取方式分類 (2) 存取時間與物理地址有關(guān)（串行訪問）存取時間與物理地址有關(guān)（串行訪問） 隨機存儲器隨機存儲器 只讀存儲器只讀存儲器 直接存取存儲器直接存取存儲器 磁盤磁盤 在程序的執(zhí)行過程中在程序的執(zhí)行過程中 可可 讀讀 可可 寫寫 在程序的執(zhí)行過程中在程序的執(zhí)行過程中 只只 讀讀 磁盤、磁帶、光盤磁盤、磁帶、光盤 高速緩沖存儲器（高速緩沖存儲器（Cache） Flash Memory 存存 儲儲 器

3、器 主存儲器主存儲器 輔助存儲器輔助存儲器 MROM PROM EPROM EEPROM RAM ROM 靜態(tài)靜態(tài) RAM 動態(tài)動態(tài) RAM 3. 按在計算機中的作用分類按在計算機中的作用分類 （1）存儲容量：存放二進制信息的數(shù)量）存儲容量：存放二進制信息的數(shù)量 存儲容量存儲容量 = 存儲單元個數(shù)存儲單元個數(shù) * 存儲字長（按字）存儲字長（按字） = 字節(jié)數(shù)（按字節(jié)編址）字節(jié)數(shù)（按字節(jié)編址） 目前計算機的存儲容量大多以字節(jié)數(shù)來表示目前計算機的存儲容量大多以字節(jié)數(shù)來表示 地址線數(shù)目為地址線數(shù)目為 n，存儲容量，存儲容量2nB ( 2 ) 存取速度：一般采用兩種參數(shù)描述存取速度：一般采用兩種參數(shù)描

4、述 a. 存取時間存取時間(TA) 指從指從CPU給出有效地址啟動一次存給出有效地址啟動一次存 取（讀?。ㄗx/寫）操作到該操作完成所需的時間。讀、寫分寫）操作到該操作完成所需的時間。讀、寫分 別為別為TAR、TAW 。 b.存取周期存取周期(Tmc)指連續(xù)兩次存儲器操作之間的最小時指連續(xù)兩次存儲器操作之間的最小時 間。間隔略大于間。間隔略大于TA 二、存儲器的性能評價二、存儲器的性能評價 （3）帶寬）帶寬：每秒從存儲器進出的最大信息量每秒從存儲器進出的最大信息量 存取周期反映存儲器的帶寬存取周期反映存儲器的帶寬 例：TMC100ns 8位數(shù)據(jù) 帶寬為1/100ns8b=80Mb/s 提高存儲器

5、的帶寬的途徑提高存儲器的帶寬的途徑 a縮短存取周期，指制造工藝方面縮短存取周期，指制造工藝方面,TTL 為為10ns;MOS為為100ns b增加儲字長增加儲字長 c增加存儲體增加存儲體 （4）成本）成本：也稱價格，一般有兩個指標：存儲系統(tǒng)也稱價格，一般有兩個指標：存儲系統(tǒng) 總的擁有成本和每存儲位的成本?？偟膿碛谐杀竞兔看鎯ξ坏某杀?。 前者指構(gòu)成整個計算機存儲系統(tǒng)的所有存儲器前者指構(gòu)成整個計算機存儲系統(tǒng)的所有存儲器 件及相關(guān)設(shè)備的購買總成本；件及相關(guān)設(shè)備的購買總成本； 后者等于存儲芯片的容量（位）除以存儲芯片后者等于存儲芯片的容量（位）除以存儲芯片 的價格。的價格。 5.2 存儲系統(tǒng)的層次結(jié)構(gòu)

6、存儲系統(tǒng)的層次結(jié)構(gòu) 一、存儲器訪問的局部性原理一、存儲器訪問的局部性原理 經(jīng)過對處理器訪問主存儲器情況的統(tǒng)計發(fā)現(xiàn)，經(jīng)過對處理器訪問主存儲器情況的統(tǒng)計發(fā)現(xiàn)， 無論是取指令還是存取數(shù)據(jù)，處理器訪問的存儲單無論是取指令還是存取數(shù)據(jù)，處理器訪問的存儲單 元趨向于聚集在一個相對較小的連續(xù)存儲單元區(qū)域元趨向于聚集在一個相對較小的連續(xù)存儲單元區(qū)域 內(nèi)。這種現(xiàn)象稱為存儲器訪問的內(nèi)。這種現(xiàn)象稱為存儲器訪問的局部性原理局部性原理。 訪問局部性訪問局部性表現(xiàn)為表現(xiàn)為時間局部性時間局部性和和空間局部性空間局部性。 時間局部性時間局部性是指將要訪問的信息就是現(xiàn)在正在是指將要訪問的信息就是現(xiàn)在正在 訪問的信息。訪問的信息

7、。 空間局部性空間局部性是指將要用到的信息就在正使用的信是指將要用到的信息就在正使用的信 息旁邊。息旁邊。 二、層次結(jié)構(gòu)的存儲系統(tǒng)二、層次結(jié)構(gòu)的存儲系統(tǒng) 用戶對存儲系統(tǒng)的要求一般是相同的：用戶對存儲系統(tǒng)的要求一般是相同的：容量大、速度快、容量大、速度快、 價格低。價格低。 在現(xiàn)有存儲器工藝技術(shù)水平下，上述要求無法滿足。容量大在現(xiàn)有存儲器工藝技術(shù)水平下，上述要求無法滿足。容量大 的存儲器在速度上通常要比容量小的存儲器慢。速度快的存儲器的存儲器在速度上通常要比容量小的存儲器慢。速度快的存儲器 在價格上通常要比速度慢的存儲器貴。在價格上通常要比速度慢的存儲器貴。 為了解決這種問題，選用生產(chǎn)與運行成本

8、不同的、存儲容為了解決這種問題，選用生產(chǎn)與運行成本不同的、存儲容 量不同的、讀寫速度不同的多種存儲介質(zhì)，按一定的層次結(jié)構(gòu)組量不同的、讀寫速度不同的多種存儲介質(zhì)，按一定的層次結(jié)構(gòu)組 織成一個統(tǒng)一的存儲器系統(tǒng)，使每種介質(zhì)都處于不同的地位，發(fā)織成一個統(tǒng)一的存儲器系統(tǒng)，使每種介質(zhì)都處于不同的地位，發(fā) 揮不同的作用，充分發(fā)揮各自在速度、容量、成本方面的優(yōu)勢，揮不同的作用，充分發(fā)揮各自在速度、容量、成本方面的優(yōu)勢， 從而綜合達到最優(yōu)性能價格比，即把這樣一個存儲器組織作為一從而綜合達到最優(yōu)性能價格比，即把這樣一個存儲器組織作為一 個整體看，具有容量大、速度快、位價低的綜合指標。這樣一個個整體看，具有容量大、

9、速度快、位價低的綜合指標。這樣一個 存儲整體稱為存儲整體稱為“存儲系統(tǒng)存儲系統(tǒng)”。 高高 低低 小小 大大 快快 慢慢 輔存輔存 寄存器寄存器 緩存緩存 主存主存 磁盤磁盤 光盤光盤 磁帶磁帶 光盤光盤 磁帶磁帶 速度速度容量容量 價格價格 位位 存儲器三個主要特性的關(guān)系存儲器三個主要特性的關(guān)系 CPU CPU 主機主機 1)通用寄存器組：處于通用寄存器組：處于CPU內(nèi)部，為執(zhí)行指令方便而設(shè)，通常內(nèi)部，為執(zhí)行指令方便而設(shè)，通常 由幾個、十幾個、幾十個寄存器組成，各種機器不等。其速度由幾個、十幾個、幾十個寄存器組成，各種機器不等。其速度 最快、容量最小、位價最高，但由于容量太小，并不被看成是最快

10、、容量最小、位價最高，但由于容量太小，并不被看成是 獨立的存儲級。獨立的存儲級。 2）主存：是存儲系統(tǒng)的核心，是計算機自動、高速運行程序必）主存：是存儲系統(tǒng)的核心，是計算機自動、高速運行程序必 不可少的功能部件，是計算機傳統(tǒng)的五大部件之一。因此，計不可少的功能部件，是計算機傳統(tǒng)的五大部件之一。因此，計 算機對主存的要求是比較高的，但在目前的存儲技術(shù)水平下，算機對主存的要求是比較高的，但在目前的存儲技術(shù)水平下， 主存只能做到容量比較大、速度比較快、位價適中，仍然遠遠主存只能做到容量比較大、速度比較快、位價適中，仍然遠遠 滿足不了滿足不了CPU運行程序的要求。運行程序的要求。 3）高速緩存（）高速

11、緩存（Cache）：為平滑主存與）：為平滑主存與CPU之間的速度之差，之間的速度之差， 加速加速CPU訪存的速度，在性能較好的計算機中，主存與訪存的速度，在性能較好的計算機中，主存與CPU之之 間增加一個緩沖存儲器，其容量比通用寄存器組大得多，比主間增加一個緩沖存儲器，其容量比通用寄存器組大得多，比主 存小得多，速度接近存小得多，速度接近CPU，位價介于寄存器與主存之間，位價介于寄存器與主存之間 Cache與主存一起構(gòu)成內(nèi)存。與主存一起構(gòu)成內(nèi)存。 寄存器、寄存器、Cache、主存由不同指標的半導(dǎo)體存儲器實現(xiàn)。、主存由不同指標的半導(dǎo)體存儲器實現(xiàn)。 4） 輔助存儲器（外部存儲器）輔助存儲器（外部存

12、儲器）；為了存放大量備用為了存放大量備用 的程序和數(shù)據(jù)，在主機之外設(shè)置了一級輔助存儲器，的程序和數(shù)據(jù)，在主機之外設(shè)置了一級輔助存儲器， 其容量比主存大得多，速度比主存慢得多，但位價也其容量比主存大得多，速度比主存慢得多，但位價也 便宜得多。便宜得多。 輔存通常由磁表面存儲器實現(xiàn)，目前大多數(shù)計算輔存通常由磁表面存儲器實現(xiàn)，目前大多數(shù)計算 機使用磁盤，但由于磁盤的容量實際上也有限，因此機使用磁盤，但由于磁盤的容量實際上也有限，因此 有些系統(tǒng)使用磁帶等速度更低、容量更大（磁帶等設(shè)有些系統(tǒng)使用磁帶等速度更低、容量更大（磁帶等設(shè) 備帶盤可換，容量可無限延伸）的磁表面存儲器作為備帶盤可換，容量可無限延伸）

13、的磁表面存儲器作為 硬盤的后備。硬盤的后備。 由于輔存與主機的連接方式和由于輔存與主機的連接方式和I/O設(shè)備相同，因此設(shè)備相同，因此 主機通常以主機通常以I/O管理方式管理外存。管理方式管理外存。 緩存緩存CPU主存主存輔存輔存 三、緩存三、緩存 主存層次和主存主存層次和主存 輔存層次輔存層次 緩存緩存主存主存輔存輔存主存主存 虛擬存儲器虛擬存儲器 10 ns20 ns200 nsms 虛地址虛地址 邏輯地址邏輯地址 實地址實地址 物理地址物理地址 主存儲器主存儲器 （速度）（速度）（容量）（容量） 1）Cache主存層次主存層次：根據(jù)程序運行的局部性原理，可以在計：根據(jù)程序運行的局部性原理，

14、可以在計 算機運行程序時，通過合理的調(diào)度將當前使用最多的一小段程算機運行程序時，通過合理的調(diào)度將當前使用最多的一小段程 序和數(shù)據(jù)放在序和數(shù)據(jù)放在Cache中，使中，使 CPU大部分時間訪問高速緩存大部分時間訪問高速緩存 Cache，只有個別的指令或數(shù)據(jù)從緩存中讀不到，需要到主存，只有個別的指令或數(shù)據(jù)從緩存中讀不到，需要到主存 去取。這樣，從整體運行的效果分析，去取。這樣，從整體運行的效果分析，CPU訪存速度接近于訪存速度接近于 Cache的速度，而尋址空間和位價卻接近于主存。的速度，而尋址空間和位價卻接近于主存。 2）主存）主存輔存層次輔存層次： 為了更好地對主存、輔存統(tǒng)一調(diào)度，目前廣泛采用虛

15、擬存為了更好地對主存、輔存統(tǒng)一調(diào)度，目前廣泛采用虛擬存 儲技術(shù)，即將主存與輔存的一部份通過軟硬結(jié)合的技術(shù)組成虛儲技術(shù)，即將主存與輔存的一部份通過軟硬結(jié)合的技術(shù)組成虛 擬存儲器，程序員可使用這個比主存實際空間大得多的虛擬地擬存儲器，程序員可使用這個比主存實際空間大得多的虛擬地 址空間編程，當程序運行時，再由軟、硬件自動完成虛擬地址址空間編程，當程序運行時，再由軟、硬件自動完成虛擬地址 空間與主存實際物理空間的轉(zhuǎn)換。這個轉(zhuǎn)換操作對于程序員來空間與主存實際物理空間的轉(zhuǎn)換。這個轉(zhuǎn)換操作對于程序員來 說是透明的說是透明的.因此，從程序員的角度看，他所使用的存儲器其容因此，從程序員的角度看，他所使用的存儲

16、器其容 量和位價接近于輔存，而速度接近于主存量和位價接近于輔存，而速度接近于主存。 各級存儲器存放的信息必須能夠滿足兩個基本原則：各級存儲器存放的信息必須能夠滿足兩個基本原則： 1.一致性原則一致性原則：同一個信息在各級存儲器中必須保持相同的值。：同一個信息在各級存儲器中必須保持相同的值。 2.包含性原則包含性原則：處在內(nèi)層（更靠近：處在內(nèi)層（更靠近CPU）存儲器中的信息一定）存儲器中的信息一定 包含在各外層的存儲器中。包含在各外層的存儲器中。 通過采用層次結(jié)構(gòu)結(jié)合軟硬件技術(shù)，從整個存通過采用層次結(jié)構(gòu)結(jié)合軟硬件技術(shù)，從整個存 儲系統(tǒng)來看，就達到了速度快、容量大、位價儲系統(tǒng)來看，就達到了速度快、

17、容量大、位價 低的優(yōu)化效果。低的優(yōu)化效果。 5.3 半導(dǎo)體存儲器半導(dǎo)體存儲器 根據(jù)存儲的信息是否可以讀根據(jù)存儲的信息是否可以讀/寫，半導(dǎo)體存儲器寫，半導(dǎo)體存儲器 分為隨機訪問半導(dǎo)體存儲器（分為隨機訪問半導(dǎo)體存儲器（RAM）和只讀半導(dǎo)體存）和只讀半導(dǎo)體存 儲器（儲器（ROM）。）。 1、半導(dǎo)體存儲芯片的基本結(jié)構(gòu)、半導(dǎo)體存儲芯片的基本結(jié)構(gòu) 譯譯 碼碼 驅(qū)驅(qū) 動動 存存 儲儲 矩矩 陣陣 讀讀 寫寫 電電 路路 片選線片選線 讀讀/寫控制線寫控制線 地地 址址 線線 數(shù)數(shù) 據(jù)據(jù) 線線 芯片容量芯片容量 1K4位位 16K1位位 地址線地址線（單向）（單向）數(shù)據(jù)線數(shù)據(jù)線（雙向）（雙向） 104 141

18、 0,0 15,015,7 0,7 讀讀/寫控制電路寫控制電路 地地 址址 譯譯 碼碼 器器 字線字線 0 15 168矩陣矩陣 07 D 07 D 位線位線 讀讀 / 寫選通寫選通 A 3 A 2 A 1 A 0 2. 半導(dǎo)體存儲芯片的譯碼驅(qū)動方式半導(dǎo)體存儲芯片的譯碼驅(qū)動方式 (1) 線選法（單譯碼方式）線選法（單譯碼方式） 0 0 0 0 0,00,7 0 07 D 07 D 讀讀 / 寫寫選通選通 線選法的特點線選法的特點 a.譯碼結(jié)構(gòu)簡單，速度快，但器材用量大譯碼結(jié)構(gòu)簡單，速度快，但器材用量大 （n根地址線需根地址線需2n套驅(qū)動器），當容量較大套驅(qū)動器），當容量較大 時，導(dǎo)致成本太高，

19、僅適合于高速小容量時，導(dǎo)致成本太高，僅適合于高速小容量 存儲器。存儲器。 b. 并行輸入并行輸入/輸出（數(shù)據(jù)輸出（數(shù)據(jù)I/O）按多位（字）按多位（字 節(jié)）組織節(jié)）組織 A 3 A 2 A 1 A 0 A 40,31 0,0 31,031,31 Y 地址譯碼器地址譯碼器 X 地地 址址 譯譯 碼碼 器器 3232 矩陣矩陣 A 9 I/O A 8 A 7 A 56 A Y0Y31 X 0 X 31 D 讀讀/寫寫 (2) 重合法（雙譯碼方式）重合法（雙譯碼方式） 00000 0 0 0 0 0 0,0 31,0 0,31 I/O D 0,0 讀讀 重合法的特點重合法的特點 a. 與線選法相比大大

20、減少了譯碼輸出線根與線選法相比大大減少了譯碼輸出線根 數(shù)，則器材用量也大大減少，有效地降低數(shù)，則器材用量也大大減少，有效地降低 了存儲器的成本，適用于大容量存儲芯片了存儲器的成本，適用于大容量存儲芯片 b. 數(shù)據(jù)位數(shù)據(jù)位I/O按位組織按位組織 5. 3. 1 隨機訪問半導(dǎo)體存儲器隨機訪問半導(dǎo)體存儲器RAM 1. SRAM 一一. SRAM的分類的分類 SRAM采用的開關(guān)元件，有兩種：采用的開關(guān)元件，有兩種： 雙極型雙極型 MOS型型 驅(qū)動能力強，開關(guān)速度快，存取周期短，驅(qū)動能力強，開關(guān)速度快，存取周期短， 速度快，速度快， 成本高，功耗大成本高，功耗大 MOS管的邏輯符號如下圖所示。當控制端管

21、的邏輯符號如下圖所示。當控制端W為高為高 電位時，電位時，MOS管導(dǎo)通，即管導(dǎo)通，即R點與點與VCC同電位。同電位。 二二. 靜態(tài)靜態(tài) RAM (SRAM) (1) 靜態(tài)靜態(tài) RAM 基本電路基本電路 A 觸發(fā)器非端觸發(fā)器非端 1 T 4 T觸發(fā)器觸發(fā)器 5TT6、 行開關(guān)行開關(guān) 7TT8、 列開關(guān)列開關(guān) 7TT8、一列共用一列共用 A 觸發(fā)器原觸發(fā)器原 端端 T1 T4 T5T6 T7T8 A A 寫放大器寫放大器寫放大器寫放大器 DIN 寫選擇寫選擇讀選擇讀選擇 DOUT 讀放讀放 位線位線A位線位線A 列地址選擇列地址選擇 行地址選擇行地址選擇 T1 T4 T1 T2 T3T4 T5T6

22、 Vcc A A T1 T4 T5T6 T7T8 A 寫放大器寫放大器寫放大器寫放大器 DIN 寫選擇寫選擇讀選擇讀選擇 讀放讀放 位線位線A 位線位線A 列地址選擇列地址選擇 行地址選擇行地址選擇 DOUT 靜態(tài)靜態(tài) RAM 基本電路的基本電路的 讀讀 操作操作 行選行選 T5、T6 開開 T7、T8 開開列選列選 讀放讀放DOUT VAT6T8 DOUT T1 T4 T5T6 T7T8 A A DIN 位線位線A位線位線A 列地址選擇列地址選擇 行地址選擇行地址選擇 寫放寫放寫放寫放 讀放讀放 DOUT 寫選擇寫選擇讀選擇讀選擇 靜態(tài)靜態(tài) RAM 基本電路的基本電路的 寫寫 操作操作 行選

23、行選T5、T6 開開 兩個寫放兩個寫放 DIN 列選列選T7、T8 開開 （左）（左） 反相反相T5A （右）（右） T8T6A DIN DIN T7 (2) 靜態(tài)靜態(tài) RAM 芯片舉例芯片舉例 Intel 2114 外特性外特性 存儲容量存儲容量 1K1K4 4位位 . . . . . . I/O1 I/O2 I/O3 I/O4 A 0 A8 A 9 WECS CC V GND Intel 2114 A CS DOUT 地址有效地址有效 地址失地址失 效效 片選失片選失 效效 數(shù)據(jù)有效數(shù)據(jù)有效 數(shù)據(jù)穩(wěn)數(shù)據(jù)穩(wěn) 定定 高高 阻阻 (3) 靜態(tài)靜態(tài) RAM 讀讀 時序時序 t A t CO t O

24、HA t OTD t RC 片選有效片選有效 讀周期讀周期 t tRC RC 地址有效 地址有效 下一次地址有效下一次地址有效讀時間讀時間 t tA A 地址有效 地址有效數(shù)據(jù)穩(wěn)定數(shù)據(jù)穩(wěn)定 t tCO CO 片選有效 片選有效數(shù)據(jù)穩(wěn)定數(shù)據(jù)穩(wěn)定t tOTD OTD 片選失效 片選失效輸出高阻輸出高阻t tOHA OHA 地址失效后的 地址失效后的數(shù)據(jù)維持時間數(shù)據(jù)維持時間 A CS WE D OUT D IN (4) 靜態(tài)靜態(tài) RAM (2114) 寫寫 時序時序 t WC t W t AW t DW t DH t WR 寫周期寫周期 t tWC WC 地址有效 地址有效下一次地址有下一次地址有

25、效效 寫時間寫時間 t tW W 寫命令 寫命令 WEWE 的有效時間的有效時間 t tAW AW 地址有效地址有效片選有效的滯后時間片選有效的滯后時間 t tWR WR 片選失效片選失效下一次地址有效下一次地址有效t tDW DW 數(shù)據(jù)穩(wěn)定 數(shù)據(jù)穩(wěn)定 WE WE 失效失效t tDH DH WE WE 失效后的數(shù)據(jù)維持時間失效后的數(shù)據(jù)維持時間 DD 預(yù)充電信預(yù)充電信 號號 讀選擇讀選擇 線線 寫數(shù)據(jù)線寫數(shù)據(jù)線 寫選擇線寫選擇線 讀數(shù)據(jù)線讀數(shù)據(jù)線 V Cg T4 T3 T2 T1 1 (1) 動態(tài)動態(tài) RAM 基本單元電路基本單元電路 三三. 動態(tài)動態(tài) RAM ( DRAM ) 讀出與原存信息相

26、反讀出與原存信息相反讀出時數(shù)據(jù)線有電流讀出時數(shù)據(jù)線有電流 為為 “1” 數(shù)據(jù)數(shù)據(jù) 線線 Cs T 字字 線線 DDV 0 10 1 1 0 寫入與輸入信息相同寫入與輸入信息相同寫入時寫入時CS充電充電 為為 “1” 放電放電 為為 “0” T3 T2 T1 T 無電流無電流有電流有電流 單元單元 電路電路 讀讀 寫寫 控控 制制 電電 路路 列列 地地 址址 譯譯 碼碼 器器 讀選擇線讀選擇線 寫選擇線寫選擇線 D 行行 地地 址址 譯譯 碼碼 器器 0 0 1 1 31 31 1 A9 A8 A7 A6 A5 31 A4A3A2A1A0 刷新放大器刷新放大器 寫寫 數(shù)數(shù) 據(jù)據(jù) 線線 讀讀 數(shù)

27、數(shù) 據(jù)據(jù) 線線 0 (2) 動態(tài)動態(tài) RAM 芯片舉例芯片舉例 三管動態(tài)三管動態(tài) RAM 芯片芯片 (Intel 1103) 讀讀 0 0 0 0 0 00000 0 D 0 0 單元單元 電路電路 讀讀 寫寫 控控 制制 電電 路路 A9 A8 A7 A6 A5 讀讀 寫寫 控控 制制 電電 路路 列列 地地 址址 譯譯 碼碼 器器 讀選擇線讀選擇線 寫選擇線寫選擇線 D 單元單元 電路電路 行行 地地 址址 譯譯 碼碼 器器 0 0 1 1 31 31 131 A4A3A2A1A0 刷新放大器刷新放大器 寫寫 數(shù)數(shù) 據(jù)據(jù) 線線 讀讀 數(shù)數(shù) 據(jù)據(jù) 線線 0 三管動態(tài)三管動態(tài) RAM 芯片芯片

28、 (Intel 1103) 寫寫 1 1 1 1 1 三管動態(tài)三管動態(tài) RAM 芯片芯片 (Intel 1103) 寫寫 A9 A8 A7 A6 A5 讀讀 寫寫 控控 制制 電電 路路 列列 地地 址址 譯譯 碼碼 器器 讀選擇線讀選擇線 寫選擇線寫選擇線 D 單元單元 電路電路 行行 地地 址址 譯譯 碼碼 器器 0 0 1 1 31 31 131 A4A3A2A1A0 刷新放大器刷新放大器 寫寫 數(shù)數(shù) 據(jù)據(jù) 線線 讀讀 數(shù)數(shù) 據(jù)據(jù) 線線 0 A9 A8 A7 A6 A5 讀讀 寫寫 控控 制制 電電 路路 列列 地地 址址 譯譯 碼碼 器器 讀選擇線讀選擇線 寫選擇線寫選擇線 D 單元單

29、元 電路電路 行行 地地 址址 譯譯 碼碼 器器 0 0 1 1 31 31 131 A4A3A2A1A0 刷新放大器刷新放大器 寫寫 數(shù)數(shù) 據(jù)據(jù) 線線 讀讀 數(shù)數(shù) 據(jù)據(jù) 線線 0 1 1 1 1 1 三管動態(tài)三管動態(tài) RAM 芯片芯片 (Intel 1103) 寫寫 A9 A8 A7 A6 A5 讀讀 寫寫 控控 制制 電電 路路 列列 地地 址址 譯譯 碼碼 器器 讀選擇線讀選擇線 寫選擇線寫選擇線 D 單元單元 電路電路 行行 地地 址址 譯譯 碼碼 器器 0 0 1 1 31 31 131 A4A3A2A1A0 刷新放大器刷新放大器 寫寫 數(shù)數(shù) 據(jù)據(jù) 線線 讀讀 數(shù)數(shù) 據(jù)據(jù) 線線 0

30、01000 1 1 1 1 1 三管動態(tài)三管動態(tài) RAM 芯片芯片 (Intel 1103) 寫寫 A9 A8 A7 A6 A5 讀讀 寫寫 控控 制制 電電 路路 列列 地地 址址 譯譯 碼碼 器器 讀選擇線讀選擇線 寫選擇線寫選擇線 D 單元單元 電路電路 行行 地地 址址 譯譯 碼碼 器器 0 0 1 1 31 31 131 A4A3A2A1A0 刷新放大器刷新放大器 寫寫 數(shù)數(shù) 據(jù)據(jù) 線線 讀讀 數(shù)數(shù) 據(jù)據(jù) 線線 0 1 1 1 1 1 1 01000 1 1 三管動態(tài)三管動態(tài) RAM 芯片芯片 (Intel 1103) 寫寫 A9 A8 A7 A6 A5 讀讀 寫寫 控控 制制 電電

31、 路路 列列 地地 址址 譯譯 碼碼 器器 讀選擇線讀選擇線 寫選擇線寫選擇線 D 單元單元 電路電路 行行 地地 址址 譯譯 碼碼 器器 0 0 1 1 31 31 131 A4A3A2A1A0 刷新放大器刷新放大器 寫寫 數(shù)數(shù) 據(jù)據(jù) 線線 讀讀 數(shù)數(shù) 據(jù)據(jù) 線線 0 D 1 1 1 1 1 01000 1 三管動態(tài)三管動態(tài) RAM 芯片芯片 (Intel 1103) 寫寫 A9 A8 A7 A6 A5 讀讀 寫寫 控控 制制 電電 路路 列列 地地 址址 譯譯 碼碼 器器 讀選擇線讀選擇線 寫選擇線寫選擇線 D 單元單元 電路電路 行行 地地 址址 譯譯 碼碼 器器 0 0 1 1 31

32、31 131 A4A3A2A1A0 刷新放大器刷新放大器 寫寫 數(shù)數(shù) 據(jù)據(jù) 線線 讀讀 數(shù)數(shù) 據(jù)據(jù) 線線 0 D 1 1 1 1 1 01000 1 三管動態(tài)三管動態(tài) RAM 芯片芯片 (Intel 1103) 寫寫 讀讀 寫寫 控控 制制 電電 路路 A9 A8 A7 A6 A5 讀讀 寫寫 控控 制制 電電 路路 列列 地地 址址 譯譯 碼碼 器器 讀選擇線讀選擇線 寫選擇線寫選擇線 D 單元單元 電路電路 行行 地地 址址 譯譯 碼碼 器器 0 0 1 1 31 31 131 A4A3A2A1A0 刷新放大器刷新放大器 寫寫 數(shù)數(shù) 據(jù)據(jù) 線線 讀讀 數(shù)數(shù) 據(jù)據(jù) 線線 0 D 1 1 1

33、1 1 01000 1 三管動態(tài)三管動態(tài) RAM 芯片芯片 (Intel 1103) 寫寫 讀讀 寫寫 控控 制制 電電 路路 A9 A8 A7 A6 A5 讀讀 寫寫 控控 制制 電電 路路 列列 地地 址址 譯譯 碼碼 器器 讀選擇線讀選擇線 寫選擇線寫選擇線 D 單元單元 電路電路 行行 地地 址址 譯譯 碼碼 器器 0 0 1 1 31 31 131 A4A3A2A1A0 刷新放大器刷新放大器 寫寫 數(shù)數(shù) 據(jù)據(jù) 線線 讀讀 數(shù)數(shù) 據(jù)據(jù) 線線 0 D 1 1 1 1 1 01000 1 三管動態(tài)三管動態(tài) RAM 芯片芯片 (Intel 1103) 寫寫 讀讀 寫寫 控控 制制 電電 路路

34、 （2）單管單管 DRAM 芯片芯片2116 (16K 1 1位位) DOUT DIN DOUT 時序與控制時序與控制 行時鐘行時鐘 列時鐘列時鐘 寫時鐘寫時鐘 WE RAS CAS 緩存器緩存器 行地址行地址 緩存器緩存器 列地址列地址 A 6 A 0 存儲單元陣列存儲單元陣列 基準單元基準單元 行行 譯譯 碼碼 列譯碼器列譯碼器 再生放大器再生放大器 列譯碼器列譯碼器 讀讀 出出 放放 大大 基準單元基準單元 存儲單元陣列存儲單元陣列 行行 譯譯 碼碼 I/O 緩存器緩存器 數(shù)據(jù)輸出數(shù)據(jù)輸出 驅(qū)動驅(qū)動 數(shù)據(jù)輸入數(shù)據(jù)輸入 寄存器寄存器 DIN A 6 A 0 4116芯片結(jié)構(gòu)芯片結(jié)構(gòu) 讀放大

35、器讀放大器 讀放大器讀放大器 讀放大器讀放大器 06364127 128 根行線根行線 Cs 0 127 1 128 列列 選選 擇擇 讀讀/寫線寫線 數(shù)據(jù)輸入數(shù)據(jù)輸入I/O緩沖緩沖輸出驅(qū)動輸出驅(qū)動 DOUT DIN Cs 2116 (16K 1位位) 芯片芯片 讀讀 原理原理 讀放大器讀放大器 讀放大器讀放大器 讀放大器讀放大器 63 0 0 0 I/O緩沖緩沖輸出驅(qū)動輸出驅(qū)動 OUT D 讀放大器讀放大器 讀放大器讀放大器 讀放大器讀放大器 06364127 128 根行線根行線 Cs 0 127 1 128 列列 選選 擇擇 讀讀/寫線寫線 數(shù)據(jù)輸入數(shù)據(jù)輸入I/O緩沖緩沖輸出驅(qū)動輸出驅(qū)動

36、 DOUT DIN Cs 2116 (16K1位位) 芯片芯片 寫寫 原理原理 數(shù)據(jù)輸入數(shù)據(jù)輸入 I/O緩沖緩沖I/O緩沖緩沖 DIN 讀出放大器讀出放大器 讀放大器讀放大器 63 0 (3) 動態(tài)動態(tài) RAM 時序時序 行、列地址分開傳送行、列地址分開傳送 寫時序?qū)憰r序 行地址行地址 RAS 有效有效 寫允許寫允許 WE 有效有效(高高) 數(shù)據(jù)數(shù)據(jù) DOUT 有效 有效 數(shù)據(jù)數(shù)據(jù) DIN 有效 有效 讀時序讀時序 行地址行地址 RAS 有效有效 寫允許寫允許 WE 有效有效(低低) 列地址列地址 CAS 有效有效 列地址列地址 CAS 有效有效 注意：注意：由于由于DRAM芯片容量較大，芯片

37、容量較大， 導(dǎo)致導(dǎo)致 地址引腳數(shù)大幅度增加，造成制作困難。地址引腳數(shù)大幅度增加，造成制作困難。 為此將地址分為行、列地址兩部分，為此將地址分為行、列地址兩部分，分時分時 使用同一組地址引腳輸入（輸入時間分別使用同一組地址引腳輸入（輸入時間分別 由由 、 信號控制），因此信號控制），因此DRAM芯片芯片 地址引腳數(shù)將減少一半。這同樣意味著：地址引腳數(shù)將減少一半。這同樣意味著： DRAM芯片每增加一根地址引腳，相當于芯片每增加一根地址引腳，相當于 行、列地址各增加一位（共增加了兩位地行、列地址各增加一位（共增加了兩位地 址），將允許片容量擴大址），將允許片容量擴大4倍。倍。 RASCAS (4)

38、動態(tài)動態(tài) RAM 刷新刷新 為什么要使用刷新：為什么要使用刷新：破壞性讀出破壞性讀出電容漏電電容漏電 再生再生:讀操作后，被讀單元的內(nèi)容被清為零，必須把剛讀操作后，被讀單元的內(nèi)容被清為零，必須把剛 讀出的內(nèi)容立即寫回去，通常稱其為再生。它影響存讀出的內(nèi)容立即寫回去，通常稱其為再生。它影響存 儲器的工作頻率，在再生結(jié)束前不能開始下一次讀。儲器的工作頻率，在再生結(jié)束前不能開始下一次讀。 讀放大器同時又是再生放大器，利用雙穩(wěn)態(tài)結(jié)構(gòu)，讀放大器同時又是再生放大器，利用雙穩(wěn)態(tài)結(jié)構(gòu)， 在讀出過程中建立起穩(wěn)態(tài)，然后該穩(wěn)態(tài)再自動寫回存在讀出過程中建立起穩(wěn)態(tài)，然后該穩(wěn)態(tài)再自動寫回存 儲單元。儲單元。 刷新與常規(guī)讀

39、刷新與常規(guī)讀/寫操作不同，為了節(jié)省時間，通常寫操作不同，為了節(jié)省時間，通常 不是按字逐個單元處理，而是不是按字逐個單元處理，而是每次刷新內(nèi)部存儲矩陣每次刷新內(nèi)部存儲矩陣 的一行的一行，即為連接在同一行上所有存儲元的電容補充，即為連接在同一行上所有存儲元的電容補充 一次能量。因此，刷新周期只送行地址，不送列地址，一次能量。因此，刷新周期只送行地址，不送列地址， I/O電路不打開，數(shù)據(jù)線無輸出，相當于一次電路不打開，數(shù)據(jù)線無輸出，相當于一次“內(nèi)部讀內(nèi)部讀” 操作。操作。 集中刷新集中刷新 “死時間率死時間率” 為為 32/4000 100% = 0.8% “死區(qū)死區(qū)” 為為 0.5 s 32 =

40、16 s 周期序號周期序號 地址序號地址序號 tc 0123967 396801 tctctctc 3999 V W0131 讀讀/寫或維持寫或維持刷刷 新新讀讀/寫或維寫或維 持持 3968個周期 個周期 （1984）32個周期 個周期 （ 16） 刷新時間間隔刷新時間間隔 （2ms） 刷新序刷新序 號號 s s tc X tc Y 以以 32 32 矩陣為例；矩陣為例；存取周期為存取周期為0.5s tC = = tM + + tR 讀寫讀寫 刷新刷新 無無 “死區(qū)死區(qū)” 分散刷新分散刷新（存取周期為存取周期為1 s ） (存取周期為存取周期為 0.5 s + 0.5 s ) 以以 128

41、128 矩陣為例矩陣為例 W/R REF 0 W/R tRt M tC REF 126 REF 127 REF W/RW/RW/RW/R 刷新間隔刷新間隔 128 個存取周期個存取周期 分散刷新與集中刷新相結(jié)合（異步刷新）分散刷新與集中刷新相結(jié)合（異步刷新） 例：對于例：對于 128 128 的存儲芯片的存儲芯片（存取周期為存取周期為 0.5s） 將刷新安排在指令譯碼階段，不會出現(xiàn)將刷新安排在指令譯碼階段，不會出現(xiàn) “死區(qū)死區(qū)” “死區(qū)死區(qū)” 為為 0.5 s 若每隔若每隔 15.6 s 刷新一行（刷新一行（2ms內(nèi)刷新內(nèi)刷新128行）行） 而且每行每隔而且每行每隔 2 ms 刷新一次刷新一次

42、 若每隔若每隔 2 ms 集中刷新一次集中刷新一次“死區(qū)死區(qū)” 為為 64 s 在最大刷新時間間隔內(nèi)，對芯片內(nèi)的全部存儲元逐行輪流在最大刷新時間間隔內(nèi)，對芯片內(nèi)的全部存儲元逐行輪流 刷新一遍。刷新周期平均分散在最大刷新間隔中。刷新一遍。刷新周期平均分散在最大刷新間隔中。 三種刷新定時方式的特點：三種刷新定時方式的特點： 集中刷新集中刷新：正常工作期間：正常工作期間DRAM可達全效率，可達全效率， 但刷新期間但刷新期間CPU不能訪存（例中為不能訪存（例中為16s），形），形 成訪存成訪存“死區(qū)死區(qū)”。 分散刷新分散刷新：消除了訪存死區(qū)，但使：消除了訪存死區(qū)，但使CPU訪存周訪存周 期延長一倍（例

43、中期延長一倍（例中 =1s）。另外，存在多余的）。另外，存在多余的 刷新操作。刷新操作。 集中與分散相結(jié)合集中與分散相結(jié)合：結(jié)合集中、分散刷新的優(yōu)：結(jié)合集中、分散刷新的優(yōu) 點，既克服了死時間，又沒有多余的刷新操作，點，既克服了死時間，又沒有多余的刷新操作， DRAM工作效率達到最高，是一種理想的刷新方工作效率達到最高，是一種理想的刷新方 式，得到廣泛應(yīng)用。但這種方式控制較復(fù)雜，式，得到廣泛應(yīng)用。但這種方式控制較復(fù)雜， 需要較多的存儲器外圍電路支持（刷新地址計需要較多的存儲器外圍電路支持（刷新地址計 數(shù)器、刷新定時器、訪存仲裁邏輯等）。數(shù)器、刷新定時器、訪存仲裁邏輯等）。 3. 動態(tài)動態(tài) RAM

44、 和靜態(tài)和靜態(tài) RAM 的比較的比較 DRAMSRAM 存儲原理存儲原理 集成度集成度 芯片引腳芯片引腳 功耗功耗 價格價格 速度速度 刷新刷新 電容電容觸發(fā)器觸發(fā)器 高高低低 少少多多 小小大大 低低高高 慢慢快快 有有無無 主存主存 緩存緩存 5.3.2 只讀存儲器（只讀存儲器（ROM） 1. 掩膜掩膜 ROM ( MROM ) 行列選擇線交叉處有行列選擇線交叉處有 MOS 管為管為“1” 行列選擇線交叉處無行列選擇線交叉處無 MOS 管為管為“0” VCC 優(yōu)點是可靠性高、位密度高、訪問周期短；優(yōu)點是可靠性高、位密度高、訪問周期短； 缺點是設(shè)計制造成本高；只適合成熟產(chǎn)品。缺點是設(shè)計制造成

45、本高；只適合成熟產(chǎn)品。 VCC 行線行線 列線列線 熔絲熔絲 熔絲斷熔絲斷為為 “0” 為為 “1”熔絲未斷熔絲未斷 2. PROM (一次性編程一次性編程) 特點特點：出廠時為通用形式，用戶可通過加高壓、大電流的出廠時為通用形式，用戶可通過加高壓、大電流的 方法一次結(jié)構(gòu)破壞性寫入信息，寫入的內(nèi)容為永久的。方法一次結(jié)構(gòu)破壞性寫入信息，寫入的內(nèi)容為永久的。 3. EPROM (多次性編程多次性編程 ) (1) 浮動柵雪崩注入型浮動柵雪崩注入型MOS 電路電路(FAMOS) G 柵極柵極 S 源源 D 漏漏 紫外線全部擦洗紫外線全部擦洗 SGD N + N + P基片基片 G D S 浮動柵浮動柵

46、 SiO2 + + + + + _ _ _ D 端加端加25V正電壓正電壓形成浮動柵形成浮動柵S 與與 D 不導(dǎo)通為不導(dǎo)通為 “0” D 端不加端不加25V正電壓正電壓 不形成浮動柵不形成浮動柵S 與與 D 導(dǎo)通為導(dǎo)通為 “1” 控制邏輯控制邏輯 Y 譯碼譯碼 X 譯譯 碼碼 數(shù)據(jù)緩沖區(qū)數(shù)據(jù)緩沖區(qū) Y 控制控制 128 128 存儲矩陣存儲矩陣 PD/Progr CS A10 A7 A6 A0 . DO0 DO7 1 12 A7 A1 A0 VSS DO2 DO0 DO1 2716 24 13 VCC A8 A9 VPP CS A10 PD/Progr DO3 DO7 (2) 2716 EPR

47、OM 的邏輯圖和引腳的邏輯圖和引腳 PD/Progr PD/Progr 功率下降功率下降 / 編程輸入端編程輸入端 讀出時讀出時 為為 低電平低電平 4、EEPROM（電可擦除可編程只讀存儲器（電可擦除可編程只讀存儲器 ） 特點：擦除和編程均可聯(lián)機進行，更加方便。特點：擦除和編程均可聯(lián)機進行，更加方便。 電可擦寫電可擦寫 局部擦寫局部擦寫 全部擦寫全部擦寫 5、Flash Memory (快擦型存儲器，又稱閃存、電子盤快擦型存儲器，又稱閃存、電子盤) 特點：擦除和寫入速度更快（特點：擦除和寫入速度更快（1M位的芯片擦、寫時間位的芯片擦、寫時間 小于小于5 s）。）。 與與EEPROM不同的是只

48、能整體擦或分區(qū)擦。不同的是只能整體擦或分區(qū)擦。 由于閃速存儲器具有非電易失性，且讀取速度與由于閃速存儲器具有非電易失性，且讀取速度與 DRAM接近，寫入速度與硬盤接近，因此目前逐漸用來接近，寫入速度與硬盤接近，因此目前逐漸用來 替代軟、硬盤，稱為半導(dǎo)體盤，具有無機械運動，抗震替代軟、硬盤，稱為半導(dǎo)體盤，具有無機械運動，抗震 性好，可靠性高等優(yōu)點，發(fā)展前景看好性好，可靠性高等優(yōu)點，發(fā)展前景看好 系統(tǒng)程序區(qū)系統(tǒng)程序區(qū)存放的是不需要改動也不允許改動的系統(tǒng)程序，存放的是不需要改動也不允許改動的系統(tǒng)程序， 所以這部分存儲空間應(yīng)用所以這部分存儲空間應(yīng)用ROM來實現(xiàn)；來實現(xiàn)； 系統(tǒng)程序工作區(qū)系統(tǒng)程序工作區(qū)是

49、系統(tǒng)程序在工作時寫入并讀出臨時數(shù)據(jù)的，是系統(tǒng)程序在工作時寫入并讀出臨時數(shù)據(jù)的， 所以這部分存儲空間應(yīng)用所以這部分存儲空間應(yīng)用RAM來實現(xiàn)。來實現(xiàn)。 用戶程序區(qū)用戶程序區(qū)存放的是用戶的程序與數(shù)據(jù)，這些信息是可讀、可存放的是用戶的程序與數(shù)據(jù)，這些信息是可讀、可 改寫的，所以這部分存儲空間也應(yīng)用改寫的，所以這部分存儲空間也應(yīng)用RAM來實現(xiàn)。來實現(xiàn)。 主存儲器由主存儲器由RAM和和ROM芯片組成。芯片組成。 5.4主存儲器主存儲器 一、存儲器的擴展一、存儲器的擴展 1. 存儲器容量的擴展存儲器容量的擴展 將將mKn位的芯片擴展成位的芯片擴展成MKN位的存儲系統(tǒng)（位的存儲系統(tǒng)（m存儲字存儲字n存儲字長）

50、存儲字長） (1) 位擴展位擴展 （增加存儲字長）（增加存儲字長）即 即m=M,則所需芯片數(shù)為則所需芯片數(shù)為N/n D D D 0 4 7 9 A A 0 21142114 CS WE 用用 2片片 1K 4位位 存儲芯片組成存儲芯片組成 1K 8位位 的存儲器的存儲器 (2) 字擴展（增加存儲字的數(shù)量）字擴展（增加存儲字的數(shù)量） 用用 2片片 1K 8位位 存儲芯片組成存儲芯片組成 2K 8位位 的存儲器的存儲器 1K 8位位 1K 8位位 D7 D0 WE A1 A0 A9 CS0 A10 1 CS1 n=N,則需芯片數(shù)為M/m (3) 字、位擴展字、位擴展 用用 8片片 1K 4位位 存

51、儲芯片組成存儲芯片組成 4K 8位位 的存儲器的存儲器 WE A8 A9 A0 . D7 D0 A11 A10 CS0CS1CS2CS3 片選片選 譯碼譯碼 . 1K41K41K41K41K41K41K41K4 2. 存儲器與存儲器與CPU的連接的連接 地址線的連接：地址總線的低位可直接與各存儲芯片 的地址引腳相連，高位和片選譯碼器輸入端相連； 數(shù)據(jù)線的連接：存儲器的數(shù)據(jù)引出線與數(shù)據(jù)總線按位 連通即可； 讀/寫線的連接：存儲器的WE線與控制總線中的讀/寫 命令線連通即可。對ROM沒有WE。 片選線的連接：CPU控制總線中的MREQ（訪存請求） 信號與片選譯碼器使能輸入端相連，片外地址作為譯 碼

52、器輸入端，譯碼器輸出端形成片選信號。 合理選用芯片：通常ROM存放系統(tǒng)程序，RAM存放用 戶程序 使能端使能端 變量輸入端變量輸入端 輸出端輸出端 74LS138 G1 G2A G2B C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 （連接到片外地址線）（連接到片外地址線） 一般連接到芯片的片選控制端一般連接到芯片的片選控制端 片選信號片選信號CS(CE)的形成：的形成：74LS138譯碼器簡介譯碼器簡介 譯碼器的輸出譯碼器的輸出ABCG1G2AG2B 100001Y1=0，其余均為，其余均為1 001001Y4=0，其余均為，其余均為1 000001Y0=0，其余均為，其余均為1

53、 010001Y2=0，其余均為，其余均為1 110001Y3=0，其余均為，其余均為1 101001Y5=0，其余均為，其余均為1 011001Y6=0，其余均為，其余均為1 111001Y7=0，其余均為，其余均為1 74LS138的功能表的功能表/真值表真值表 CPU對主存的讀寫操作對主存的讀寫操作 1.讀操作：讀操作：CPU從指定的存儲單元取出信息的過程從指定的存儲單元取出信息的過程 （1）CPU將地址信號發(fā)送到地址總線將地址信號發(fā)送到地址總線 （2）CPU發(fā)出讀命令發(fā)出讀命令 （3）讀出信息經(jīng)數(shù)據(jù)總線送至）讀出信息經(jīng)數(shù)據(jù)總線送至CPU 2.寫操作：寫操作：CPU將要寫入的信息存入指定

54、的存儲單元將要寫入的信息存入指定的存儲單元 （1）CPU將地址信號發(fā)送到地址總線將地址信號發(fā)送到地址總線 （2）CPU將要寫入的數(shù)據(jù)發(fā)送到數(shù)據(jù)總線將要寫入的數(shù)據(jù)發(fā)送到數(shù)據(jù)總線 （3）CPU發(fā)出寫命令發(fā)出寫命令 （4）等待信息經(jīng)數(shù)據(jù)總線送至）等待信息經(jīng)數(shù)據(jù)總線送至CPU 例例5.1 設(shè)設(shè)CPU有有16根地址線，根地址線，8根數(shù)據(jù)線，并用根數(shù)據(jù)線，并用 作為作為 訪存信號（低電平有效），用訪存信號（低電平有效），用 作為讀作為讀/寫控制信號（高電寫控制信號（高電 平為讀，低電平為寫）?，F(xiàn)在有下列存儲芯片：平為讀，低電平為寫）?，F(xiàn)在有下列存儲芯片：1K 4位位 RAM；4K 8位位RAM；8K 8位

55、位RAM；2K 8位位ROM； 4K 8位位ROM；8K 8位位ROM及及74LS138譯碼器和各種門譯碼器和各種門 電路，畫出電路，畫出CPU與存儲器的連接圖，要求：與存儲器的連接圖，要求： （1）主存地址空間分配：）主存地址空間分配： 6000H67FFH為系統(tǒng)程序區(qū)；為系統(tǒng)程序區(qū)； 6800H6BFFH為用戶程序區(qū)。為用戶程序區(qū)。 （2） 合理選用上述存儲芯片，說明各選幾片？合理選用上述存儲芯片，說明各選幾片？ （3） 詳細畫出存儲芯片的片選邏輯圖。詳細畫出存儲芯片的片選邏輯圖。 MREQ WR 例例5.1 解解: : (1) 寫出對應(yīng)的二進制地址碼寫出對應(yīng)的二進制地址碼 (2) 確定芯

56、片的數(shù)量及類型確定芯片的數(shù)量及類型 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 A15A14A13 A11 A10 A7 A4 A3 A0 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 2K8位位 1K8位位 RAM 2片片1K4位位 ROM 1片片 2K8 位位 (3) 分配地址線分配地址線 A10 A0 接接 2K 8位位 ROM 的地址線的地址線 A9 A0 接接 1K 4位位 RAM 的地址線的地址線 (4) 確定片選信號

57、確定片選信號 C B A 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 A15 A13 A11 A10 A7 A4 A3 A0 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 2K 8位位 1片片 ROM 1K 4位位 2片片RAM 2K 8位位 ROM 1K 4位位 RAM 1K 4位位 RAM char b; short c; record; record.a=273; 若若record變量首地址為變量首地址為0 xC008,則地

58、址則地址0 xC008中中 的內(nèi)容及的內(nèi)容及record.c的地址分別為多少？的地址分別為多少？ 二、提高訪存速度的措施二、提高訪存速度的措施 5.5 高速緩沖存儲器高速緩沖存儲器 一、概述一、概述 1.問題的提出問題的提出 緩存緩存CPU主存主存 解決解決CPU與與I/O的訪存沖突的訪存沖突 解決高性能與低價位的矛盾解決高性能與低價位的矛盾 1）依據(jù)：）依據(jù)：CPU訪存的局部性原理訪存的局部性原理 2）目的：用小容量的）目的：用小容量的SRAM與大容量的與大容量的DRAM構(gòu)成一個性能構(gòu)成一個性能 近似于近似于SRAM價格相當于價格相當于DRAM的存儲系統(tǒng)的存儲系統(tǒng) 2. Cache 的工作原

59、理的工作原理 (1) 主存和緩存的編址主存和緩存的編址 主存和緩存分成若干塊主存和緩存分成若干塊 塊的大小相同塊的大小相同 B 為塊長為塊長 主存塊號主存塊號主存儲器主存儲器 0 1 2m1 字塊字塊 0 字塊字塊 1 字塊字塊 M1 主存塊號主存塊號塊內(nèi)地址塊內(nèi)地址 m位位b位位 n位位 M塊塊B個字個字 緩存塊號緩存塊號塊內(nèi)地址塊內(nèi)地址 c位位b位位 C塊塊B個字個字 字塊字塊 0 字塊字塊 1 字塊字塊 C1 0 1 2c1 標記標記Cache緩存塊號緩存塊號 (2) 命中與未命中命中與未命中 緩存共有緩存共有 C 塊塊 主存共有主存共有 M 塊塊M C 主存塊主存塊 調(diào)入調(diào)入 緩存緩存

60、 主存塊與緩存塊主存塊與緩存塊 建立建立 了對應(yīng)關(guān)系了對應(yīng)關(guān)系 用用 標記記錄標記記錄 與某緩存塊建立了對應(yīng)關(guān)系的與某緩存塊建立了對應(yīng)關(guān)系的 主存塊號主存塊號 命中命中 未命中未命中 主存塊與緩存塊主存塊與緩存塊 未建立未建立 對應(yīng)關(guān)系對應(yīng)關(guān)系 主存塊主存塊 未調(diào)入未調(diào)入 緩存緩存 (3) Cache 的命中率的命中率 CPU 欲訪問的信息在欲訪問的信息在 Cache 中的中的 比率比率 命中率命中率 與與 Cache 的的 容量容量 與與 塊長塊長 有關(guān)有關(guān) 一般每塊可取一般每塊可取 4 8 個字個字 塊長取一個存取周期內(nèi)從主存調(diào)出的信息長度塊長取一個存取周期內(nèi)從主存調(diào)出的信息長度 (4)