電子系統(tǒng)設計復習題2010級(已整理+補充)17頁

1、電子系統(tǒng)設計（電子）復習題第一章、電子系統(tǒng)設計基礎1、電子系統(tǒng)的定義是什么？電子系統(tǒng)主要是指多個電子源器件或功能模塊組成，能實現(xiàn)較復雜的應用功能的客觀實體2、什么是TopDown設計，有何優(yōu)點（P2）？自頂向下設計，由系統(tǒng)級設計開始，根據(jù)系統(tǒng)所描述的該系統(tǒng)應具備的各項功能，將系統(tǒng)劃分為單一功能的子系統(tǒng)，在根據(jù)子系統(tǒng)功能劃分各部件，完成部件設計后，最后才是單元電路和元件級設計。（系統(tǒng)子系統(tǒng)部件元件）優(yōu)點：避開具體細節(jié)，有利于抓住主要矛盾。適用于大型、復雜的系統(tǒng)設計。第二章、常用電子元器件的應用1、數(shù)字電位器的基本工作原理是什么（P16）？總的來講，它是通過計數(shù)值來控制電阻值的。輸入端有加/減計數(shù)

2、端、片選，內部有7位計數(shù)器及其計數(shù)存儲器、解碼器，輸出端是受模擬開關控制其通斷的電阻陣列。電阻陣列是通過解碼器中移除的碼來控制其通斷的，因此就有的每個計數(shù)值都有與其對應的模擬開關接通狀況，也就有了不同的電阻值。2、交流衰減器的輸入輸出關系推導。說明“欠”、“過”、“最佳”補償?shù)牟ㄐ翁攸c。舉例說明此電路的一個典型應用，說明示波器探頭的補償原理（教材P20）。“欠補償”就是對于高頻信號反應欠靈敏，因此測試設備所顯示的幅度的變化跟不上被測信號的幅度變化，不管是上升沿還是下降沿，測試設備所顯示出來的幅度的變化都是遲緩平滑的?！斑^補償”就是對于高頻信號反應過靈敏，因此測試設備所顯示的幅度的變化跟超前被測

3、信號的幅度變化，不管是上升沿還是下降沿，測試設備所顯示出來的幅度的變化都是斗直尖銳的?！白罴蜒a償”就是對于高頻信號的反應是同步的，因此測試設備所顯示的幅度變化都同步被測信號的幅度變化示波器探頭的補償原理：交流衰減器的一個典型的應用是示波器的10：1探級。圖（a）中的探級內的為微調電容，調整它可獲得最佳補償。圖（b）中的集電極向管基極傳送脈沖信號，考慮到的發(fā)射結電容，以及使由截止能快速飽和，并由飽和向截止態(tài)轉變時，加快的減少，都必須使用，稱為“加速電容”，它工作在過補償狀態(tài)4、畫出實際電容器的高頻等效電路圖，為何PCB去耦電容要用大小電容組合的結構（第2章 常用電子元器件的應用_2 P5）？ P

4、CB板去耦電容合理配置：電容的容值越大它的諧振頻率就越低。所以一般，我們在PCB的電源分配處使用10uF100uF的大容值的電解電容，來濾除20Mhz以上高頻噪聲。而在集成電路芯片IC處放0.01uF的小容值的陶瓷電容，使IC穩(wěn)定工作在7Mhz下。5.二極管在電子電路中的運用舉例，至少記3種，繪圖并說明其工作原理（教材36）圖（a）為典型的全橋整流圖（b）為運算放大限幅，若為普通的二極管（如1N4148），限幅值約為6、表貼電阻0805、1206、1210各表示什么含義（教材P55）？ 貼片元件的尺寸大小，單位英寸 1英寸=25.4mm例：表貼電阻0805 表示：長0.08英寸 寬0.05英寸

5、0805 ：長：2 寬：1.25 高：1.25 長0.08英寸 寬0.05英寸1206 ：長：3.2 寬：1.6 高：1.25 長0.12英寸 寬0.06英寸1210：長：3.2 寬：2.5 高：1.5 長0.12英寸 寬0.10英寸7、畫出光電耦合器的等效電路圖，簡要說明其工作原理和應用（教材P61）。工作原理：光電耦合輸入端加電信號使發(fā)光源發(fā)光，光的強度取決于激勵電流的大小，此光照射到封裝在一起的受光器上，因光電效應產(chǎn)生了光電流，由受光器輸出端引出，這樣就實現(xiàn)了電光電的特性轉換。應用：傳輸開關信號和二次測晶體管工作于截止和飽和兩種狀態(tài)；用于晶閘輸出的設計，還有輸入端（一次側）設計8、畫出普

6、通繼電器接成自鎖的電路原理圖，舉例說明其應用（補充）。什么是繼電器的自鎖電路：繼電器的線圈是接在輔助電路中的.繼電器的副觸頭(常開)要和給線圈通電的啟動開關并聯(lián).當開關按下時,線圈通電,常開閉合,常閉斷開.當你松開啟動開關的時候,由于電流從與開關并聯(lián)的副觸頭進入線圈,使得線圈能夠繼續(xù)有電流通過,從而實現(xiàn)了自鎖功能.（即不管啟動開關的狀態(tài)如何，都沒有辦法改變繼電器電路的通斷狀態(tài)）10、數(shù)字電路電平接口應該遵循什么規(guī)則（補充）？如何簡單使5V電平標準與3.3V電平標準互相接口，估算限流電阻的阻值（第2章 常用電子元器件的應用_1P8、9）？總的來說：驅動門的驅動強度處于負載門的驅動門限內（最小值與

7、最大值之間）。=5V/135mA=37,一般降20%左右，得為30第三章、模擬電路與系統(tǒng)設計1、如何根據(jù)運放的特點和誤差來源、功率等因素選擇運放外圍電阻？(第三章課件，知道誤差公式P24)（1）電阻太大，功耗大，電阻太小，誤差大（2）從熱噪聲的角度，反饋電阻應該盡量小，但阻值過小會使反相輸入放大電路的輸入電阻降低，通常為千歐級（3）誤差公式：當時，可以消除偏置電流引起的誤差。2、識別濾波器幅頻特性曲線中的通帶，阻帶，通帶衰減，阻帶衰減，通帶紋波，阻帶紋波。如何根據(jù)給定的指標確定濾波器的參數(shù)，課件“第三章_模擬電路設計_2”P17頁的實例。（P12的圖要畫，各參量要標注）通帶與阻帶 通帶紋波實例

8、：某錄音系統(tǒng)要求設計抗混疊濾波器：通帶截至頻率8KHz，衰減3dB。系統(tǒng)采用12bits編碼。為了降低濾波器的階數(shù)，采樣頻率為100KHz。要求在相位和衰減之間取得折衷。參數(shù)轉換：3dB截止頻率8kHz。12bits編碼，量化信噪比為126.02=72.24dB根據(jù)采樣定理，于50kHz處衰減72dB就不會發(fā)生混疊。采用巴特沃斯濾波器，在相位和衰減之間取得折衷。3什么是DC一DC?DC一DC變換是將固定的直流電壓變換成可變的直流電壓，也稱直流斬波。4、寫出單位增益KRC有源低通濾波器的電路示意圖及f0、Q值的表達式。如何根據(jù)給定截止頻率設計該濾波器？百度文庫：有源濾波器的設計 5、分析課件“第

9、三章_模擬電路設計_1” 第43頁和第46頁電路輸入輸出的關系，說明電路的作用。（專題5，運放）該電路的作用是實現(xiàn)電壓到電流的轉換電壓電流轉換器精密整流器7、什么是LDO器件，它有何特點（教材P157）？LDO是低壓差穩(wěn)壓器特點：輸入輸出低壓差，從而提高效率，減少能耗缺點：在需要大壓降的情況下使用LDO，在LDO上消耗的功率將很大，效率大打折扣。第四、五章、數(shù)字電路與系統(tǒng)設計、A/D、D/A技術1、模擬開關是怎樣的器件，舉例說明它的應用？（名詞解釋）模擬開關是一種在數(shù)字信號控制下，將模擬信號接通或斷開的元件或電路，具有低功耗，速度快，無機械觸點無殘余電壓體積小使用壽命長等特點應用：自動信號采集

10、，程控放大，視頻開關，總線開關等電路2、分析D/A轉換器梯形電阻網(wǎng)絡的工作原理，寫出D/A轉換后的電壓與輸入數(shù)據(jù)的關系。（第四章：權電阻網(wǎng)絡P3）百度文庫：微機系統(tǒng)與原理第8章權電阻網(wǎng)絡的工作原理：從左往右看，不管開關打向哪里，其電阻都是R，對于VREF而言，輸入電流為：I=VREF/R當開關打向IOUT2（此端子接地）時，電流流向地，反之則流行IOUT1，形成有效輸出電流。開關受控于數(shù)字輸入，最低位到最高位的開關打向IOUT1時，電流分別為：I/256，I/128I/2因此，流經(jīng)IOUT1的電流之和為：若在IOUT1端接入運放，反饋電阻為R，則輸出電壓= -VREF*D/2563、抗混迭濾波

11、器有何作用？若與低通模擬系統(tǒng)的-3dB截止頻率為最高頻率，為何實際系統(tǒng)的采樣率會遠大于奈奎斯特采樣率，畫出示意圖說明？抗混迭濾波器作用：在采樣之前，采樣率是預先知道的，但是被采樣信號的最高頻率是未知的，為了不發(fā)生混迭，在采樣之前首先要將信號進行模擬低通濾波處理，濾波器的理論截至頻率為采樣率的一半。如果將采樣率設為濾波器截至頻率的兩倍，為了不發(fā)生混迭，意味著濾波器要具備垂直下降的截至特性（理想磚墻Brick-Wall濾波器），這是不可能實現(xiàn)的。工程實際上，為了降低模擬濾波器的設計難度，采樣率一般要大于濾波器截至頻率的數(shù)倍以上4、數(shù)字帶寬和模擬帶寬有何區(qū)別？以奈奎斯特采樣率的一半速率為基準進行歸一

12、化，計算數(shù)字帶寬。模擬帶寬：指模擬信號所含最高頻率和最低頻率之差。數(shù)字帶寬：又稱為數(shù)碼率，它等于采樣頻率（對應于模擬信號的時間軸）與比特數(shù)（對應于模擬信號的幅度軸，比如8bit，就是說幅度的精度為Amax/64。當然，這里比特數(shù)為8）之積。數(shù)字帶寬：實質上是指數(shù)碼速率，即為單位時間內通過心道的二進制數(shù)的比特數(shù)通過的數(shù)據(jù)量。模擬帶寬：能夠有效通過心道的信號的最大頻帶寬帶。 數(shù)字帶寬是模擬帶寬對采樣率的一半的歸一化 第五章、現(xiàn)代數(shù)字系統(tǒng)設計與EDA技術1、什么是可綜合設計和不可綜合設計，分別舉例說明。用VHDL語言設計硬件，能夠生成實際硬件結果的設計，稱為可綜合性設計，不能夠生成實際硬件結構的設計

13、稱為不可綜合設計?？删C合設計：計數(shù)器，觸發(fā)器，是續(xù)集，組合邏輯不可綜合設計：文件IO，VHDL語言中的after延時等2、什么是設計驗證？VHDL測試臺的作用以及基本設計思路是什么？（第五章課件）設計驗證是證明設計思路如何實現(xiàn)的過程，即通過各種方法核對設計規(guī)范和輸出結果一致性的過程。（即包括驗證設計內部的正確的白盒測試，又包括驗證外部輸入輸出正確性的黑盒測試）VHDL設計臺用于設計仿真，其基本思想是構建一個虛擬的仿真環(huán)境，帶測試的設計只是這個環(huán)境下的一個模塊，通過給待測模塊施加一定的激勵，觀察，捕獲起輸出，使用人工或自動判斷實際輸出與期待輸出的一致性。4、數(shù)字系統(tǒng)的同步設計和異步設計的區(qū)別、優(yōu)

14、缺點各是什么？給定外部時鐘信號和數(shù)據(jù)信號，說明用同步和異步方法寫FPGA內部觸發(fā)器的基本國策，設FPGA驅動時鐘的頻率遠大于外部數(shù)據(jù)輸入的時鐘頻率。同步和異步的區(qū)別：同步設計是指系統(tǒng)中的所有模塊都在同一個參考時鐘的觸發(fā)下工作。而異步設計則是至少使用了兩個以上不同的時鐘，一般是各模塊使用各自的時鐘，模塊間用握手協(xié)議進行通信。同步設計：優(yōu)點：系統(tǒng)有一個統(tǒng)一的時序參考點，這樣使得電路的設計、仿真軟件能夠自動準確的分析系統(tǒng)的時序，確定系統(tǒng)的最大工作時鐘頻率，分析痛是否滿足時序要求。 缺點：與異步電路相比電路通常比較復雜，隨著設計規(guī)模的擴大，其時鐘的skew和時鐘網(wǎng)絡的復雜性日益嚴重異步設計：優(yōu)點：模塊

15、化特點突出；對信號的延遲不敏感；可避免時鐘skew問題；有潛在的高性能特性；電磁兼容性好；簡單、緊湊、功耗較低 缺點：無法實現(xiàn)自動化和標準化5、什么是觸發(fā)器的建立時間和保持時間，理解第五章課件P35頁的寄存器傳輸模型，說明為何同步電路可以進行自動時序分析，而異步電路無法做到。 建立時間：輸入數(shù)據(jù)必須超前于時鐘一段時間，其最小值稱為建立時間。 保持時間：時鐘到來后，數(shù)據(jù)必須保持一段時間，其最小時間稱為保持時間。同步電路共用一個時鐘，因而系統(tǒng)有一個統(tǒng)一的時序參考點，是電路能自動完成時序分析。圖中，T1是觸發(fā)器D1的延時時間，T2是組合邏輯電路的延時時間。如圖，如果T3小于觸發(fā)器D2的建立時間，D2

16、將不能穩(wěn)定工作。所以，在設計當中我們要控制好T1、T2與T的關系。第六章、以微處理器為核心的電子信息系統(tǒng)的設計2、SPI協(xié)議的連接圖，數(shù)據(jù)的傳輸過程，SPI協(xié)議的優(yōu)缺點SPI的鏈接圖，數(shù)據(jù)傳輸過程如下圖： SPI數(shù)據(jù)傳輸過程：SPI系統(tǒng)的優(yōu)缺點： 優(yōu)點：數(shù)據(jù)傳輸速度總體來說比IC總線要快，速度可達到幾Mbps3、什么是馮.諾依曼結構和哈佛結構？P9馮.諾依曼結構：CPU執(zhí)行代碼和數(shù)據(jù)存儲在同一存儲器中存儲器和程序存儲器沒有分離。代碼和數(shù)據(jù)通過分時，通過同樣的總線訪問哈佛結構：CPU執(zhí)行代碼和數(shù)據(jù)存儲在物理上分離的存儲器中，程序存儲器和數(shù)據(jù)存儲器分離。采用不同的總線訪問。6、單片機編程有哪幾種模式，分別是什么，說明每一種模式的適用環(huán)境和不足之處。畫圖說明。P84（1）大循環(huán)編程模式：嵌入式系統(tǒng)軟件編程最基礎和容易理解與入門的方式。 不足： 任務的延時無法預測，沒有緊急任務和一般任務之分。由于大循環(huán)執(zhí)行時間影響，導致響應的非確定性，可