數字電路課程設計數字電子鐘

1、遼 寧 工 學 院 課 程 設 計 說 明 書（論 文）遼遼 寧寧 工工 業(yè)業(yè) 大大 學學 數字電子技術基礎數字電子技術基礎 課程設計（論文）課程設計（論文）題目：題目： 數字電子鐘數字電子鐘 院（系）：院（系）： 電子與信息工程學院電子與信息工程學院 專業(yè)班級：專業(yè)班級： 電子電子092092 學學 號：號： 0 09040403190404031 學生姓名：學生姓名： 羅哲羅哲 指導教師：指導教師： 關維國關維國 （簽字）起止時間：起止時間： 2011.12.122011.12.23 遼 寧 工 業(yè) 大 學 課 程 設 計 說 明 書 （論文）- 2 - 課程設計（論文）任務及評語課程設計

2、（論文）任務及評語院（系）：電子與信息工程學院 教研室：電子信息工程學號090404031學生姓名羅哲專業(yè)班級電子 092課程設計題目數字電子鐘課程設計（論文）任務設計參數：（1）能直接顯示時、分、秒十進制數字（2）具有校時功能。（3）具有整點報時功能。（4）采用中、小規(guī)模數字集成電路實現。（5）利用 ewb 進行計算機仿真。設計要求：1 .分析設計要求，明確性能指標。必須仔細分析課題要求、性能、指標及應用環(huán)境等，廣開思路，構思出各種總體方案，繪制結構框圖。2 .確定合理的總體方案。對各種方案進行比較，以電路的先進性、結構的繁簡、成本的高低及制作的難易等方面作綜合比較，并考慮器件的來源，敲定可

3、行方案。3 .設計各單元電路。總體方案化整為零，分解成若干子系統或單元電路，逐個設計。4.組成系統。在一定幅面的圖紙上合理布局，通常是按信號的流向，采用左進右出的規(guī)律擺放各電路，并標出必要的說明。進度計劃1、布置任務，查閱資料，理解掌握數字電子鐘的設計要求。 （1 天）2、確定數字電子鐘技術指標，設計方案框圖。 （2 天）3、設計各中間級電路的電路圖。 （2 天）4、繪制整體電路圖，確定其工作原理。 （2 天）5、對系統進行仿真，完成整體電路圖并性能分析。 （2 天）6、撰寫、打印設計說明書（1 天）指導教師評語及成績平時： 論文質量： 答辯： 學生簽字： 總成績： 指導教師簽字： 年 月 日

4、 遼 寧 工 業(yè) 大 學 課 程 設 計 說 明 書 （論文）- 3 -摘要實現電子鐘的方法有很多，如用單片機或純數字電路實現。本文主要講述電子鐘的純數字電路設計，即不包含軟件部分。而單純的硬件電路對于初學者掌握最基本的電學原理是有著重要作用的。本文主要包含脈沖發(fā)生電路設計、計數器設計和控制電路設計三部分。產生脈沖的方式本文將介紹三種，這三種方法各有千秋，有的易于實現，有的穩(wěn)定性能很好。脈沖發(fā)生在這個設計中主要有兩個作用，一個是作為時基信號，另一個是在整點報時的時候驅動揚聲器發(fā)生。在計數器部分，本文采用了異步計數的方式，并闡述了不使用同步法計數的主要原因。實現數字電子鐘需要使用六片4位二級制計

5、數器分別組成十進制，六進制，和二十四進制的計數器。數字電子鐘的校對功能同樣重要，本文給出了通過手動開關和數字（電路）控制開關來實現校對功能的方法。即對計數器而言，既可以通過改變時鐘信號來校準，也可以通過讀取預置數來校準。本文也包含了顯示電路單元的設計，以及實物的制作等內容。本文最終的實現方案可行性將在第五章中詳加敘述。同時將說明在設計方面存在的不足以及改進的方法。本科生課程設計（論文）0目錄第 1 章 緒論 .1第 2 章 脈沖發(fā)生電路的設計 .22.1 方案一：555 定時器外接 rc 元件構成多諧振蕩電路 .22.2 方案二：用 cd4060 外接晶振的振蕩電路.22.3 方案三：用雙三極

6、管組成的振蕩電路.3第 3 章 計數器設計 .53.1 異步電路實現方法.53.2 同步電路實現方法.7第 4 章 控制電路設計 .94.1 校準功能的實現.94.2 led 顯示電路 .104.3 整點報時功能的實現.11第 5 章 實際電路的制作和調試 .125.1 秒脈沖和分脈沖模塊.125.2 時、分計數及顯示模塊.135.3 電源和揚聲器模塊.13第 6 章 課程設計總結 .14參考文獻 .15附錄 1 整體電路圖.16附錄 2 器件清單.17本科生課程設計（論文）0第 1 章 緒論實現電子鐘的方法有很多，如用單片機或純數字電路實現。本文主要講述電子鐘的純數字電路設計，即不包含軟件部

7、分。雖然在軟件與硬件的界限逐漸不甚清晰的今天，純硬件電路的應用已愈來愈少，但單純的硬件電路對于初學者掌握最基本的電學原理仍有重要作用。也可以說，搞好硬件電路的設計與開發(fā)，是軟件編程的基礎。本文主要分三部分來闡述數字電子鐘的設計。即時鐘發(fā)生器的設計，計數器設計和控制電路的設計。其中，時鐘發(fā)生器的原理較為簡單，本文介紹了三種實現方法，分別是“555 定時器外接 rc 元件構成多諧振蕩電路” 、 “用 cd4060 外接晶振的振蕩電路” 、 “用雙三極管組成的振蕩電路” 。后者較為復雜。主要體現在各片計數器之間的關系上。由于同步法實現起來有諸多問題，所以第三章本文將主要介紹異步的實現方法。第四章的控

8、制電路的設計主要通過 74161 芯片讀取預置數的功能來實現。設計數字電子鐘，計數器是核心環(huán)節(jié)，主要通過計數器芯片和與非門電路等互相搭配來實現。第三章和第四章的介紹僅限于理論的分析，對其實際操作的環(huán)節(jié)將在第五章中著重介紹。其重點在于是同步控制還是異步控制，是利用讀數清零，還是令其強制清零。同時，由于可以實現的計數器有很多。但不同的芯片其功能有不盡形同，在設計的時候，要求設計者要能區(qū)分這其中細微的差別。本科生課程設計（論文）1第 2 章 脈沖發(fā)生電路的設計2.1 方案一：555 定時器外接 rc 元件構成多諧振蕩電路555 定時器是一種常見的時鐘發(fā)生電路。它具有電路結構簡單，使用的外圍元件少等特

9、點。由 555 定時器構成的多諧振蕩器由電阻 r1、r2，電容 c 以及旁路電容 cp 等組成。其輸出頻率：2ln2211crrf當 f=1hz 時，若選 c 為 1f 的電解電容，取ln2=0.69，得 r1+2r2=1449.275k。令r1=1m，r2=449.275k。若 r2 用220k+220k+6.8k+10k/3.3k 的形式替換，可得到周期為1.00000403s 的脈沖。2.2 方案二：用 cd4060 外接晶振的振蕩電路本電路主要由 14 位二進制串行計數器 cd4060 和 jk 觸發(fā)器 cd4027 組成。14 位二進制計數器 cd4060 內部含有一個由非門電路組成

10、的振蕩器，在cd4060 的 10、11 腳之間接上一個 32.768khz 的晶體，就可以構成一個振蕩器，其輸出脈沖經過施密特整形電路整形后送入內部進行計數、分頻，經 214=16384分頻，在輸出端可得到 2hz（）的標準信號。再經一級 cd4027hz22hz3276814組成的 2 分頻電路分頻，即可得到秒脈沖信號。u co5u 116u 122u o7vcc8rd4v o3gnd155 5jp?v c ccp10nr1r2c圖 2-1 555 多諧振蕩電路3161011813cd 4060653847110cd 4027r21mr12.2 k32.768kh zc25/5 0pc12

11、3pc30.0 1p+5vu og n d圖 2-2 用晶振產生恒定脈沖電路本科生課程設計（論文）2電路中 c2 為微調電容，用來調整晶振的振蕩頻率。2.3 方案三：用雙三極管組成的振蕩電路電路原理圖如下圖所示，其中 q1 與 c1 為一組，q2 與 c2 為一組。當前者充電時，當前者充電時，q1 截止，q1 集電極輸出高電平（此時 q2 處于導通狀態(tài)） ；當 c1 負極電壓上升至 q1 的導通電壓后，q1 導通，q1 集電極輸出低電平，同時 c2 負極瞬間失電，q2 截止。c2 負極在開始充電，直到 q2再次導通。此電路的周期的理論值為23127 . 07 . 0crcrt圖 2-4 對電路

12、進行了仿真測試。藍色波形為 q2 集電極波形，黑色為 c1 電容器的負極波形。有圖中可看出，c1 從負電壓開始充電，當到達 q1 導通電壓時（q1 導通電壓約為 0.7v） ，q2 集電極輸出高電平。此電路原理較為簡單，但起振的條件受 rc 值的影響較大。如當 r1 和 r4 小于 1k 時電路即不可圖 2-3 雙三極管組成的振蕩電路圖 2-4 雙三極管組成的振蕩電路波形圖圖 2-5 上升延遲時間本科生課程設計（論文）3振蕩，若其值稍大，則電容器正極板充電較慢，表現為沒有明顯的上升沿。 （如圖）由于受限條件較多，所以也很難得出較為精確的 1s 脈沖，故不采用此方案。本科生課程設計（論文）4第

13、3 章 計數器設計3.1 異步電路實現方法計數器由 6 片十六進制計數器 74hc161（或用十進制計數器 74160 亦可）和其他門電路構成。分別用于模擬電子鐘的時、分、秒的個位和十位。如下圖所示，將脈沖信號送入第一片的 clk 端，作為時鐘。7 腳（enp） 、1腳（clr） 、10 腳（ent）均接 vcc。這里需要注意的是如果使用 ttl 集成電路，且電源電壓大于 5.5v，以上需接高電平的各引腳不能與電源直接相連，否則會使ic 損壞。而如果使用 cmos 集成電路，則多余輸入端一定不能懸空，因為電平不穩(wěn)會對電路的邏輯情況產生干擾。圖 3-1 分鐘信號產生方法第一片正常工作時，由于時鐘

14、頻率為 1hz，所以每過 1s 計數一次，也就相當于電子鐘秒的個位數，其工作狀態(tài)應為 10 進制計數器。由于 74161 是 16 進制計數器，所以在 q1a 和 q1d 后接與非門反饋到置數端（ld） ，即當輸出為 1001 時等到下降沿讀數。之所以不使用復位法清零，是因為復位清零功能不受時鐘控制。如果使用復位法清零，應將與非門接在 q1b 和 q1d 之后再反饋到清零端，這樣就可以在輸出“1010” （8421 碼的 a）的時刻立即清零。由于不受時鐘控制，所以不必等到時鐘下降沿到來，清零過程只是一個瞬間，在數顯管上也不會顯示出來。但此種方法形成的脈沖占空比接近于 1，在對下一片作用的時候有

15、效脈沖寬度有限，所以不采用復位法清零。 0 1 2 3 4 5 6 7 8 9 0 1 2 3 4 5 6 7 8 9本科生課程設計（論文）5 （a） （b）圖 3-2 復位清零（a）與置數清零（b）的比較以第一片的清零信號作為第二片的時鐘信號。 第二片相當于電子鐘秒的十位，其工作狀態(tài)應設置為 6 進制計數器。當其計數到“0101” （bcd 碼的 5）時，維持一個由第一片分頻所得的脈沖周期，即等待個位再計數 10 次，然后通過讀取預置數清零。 圖 3-3 秒清零信號與十秒清零信號波形 使用雙通道示波器的不同量程對這部分電路進行跟蹤，其波形如圖 3-3.圖中幅值量程大的是第二片的清零信號，幅值

16、小的是第一片的清零信號，即第二片的時鐘信號。從圖中可明顯看出，當第一片的清零信號（即第二片的時鐘信號）下降沿到來時，讀取預置數，將 q2a 和 q2c 的高電平變?yōu)榈碗娖剑诙敵觥?000” ，同時第二片的清零信號上升為高電平。顯然此清零信號的周期為1min，所以將其作為下一片 74161 的時鐘信號。 上述方法存在一個問題，就是當個位數到 9 時，十位立即計數一次，就是說是十進制形式的逢九進一，雖然仍是十進制的計數方式，但與電子鐘的功能顯然不同。原因從圖 3-2 的（b）中可以看出。當個位出現“1001”的瞬間，個位數由8 跳變?yōu)?9，處于下降沿，此下降沿又作為第二片的時鐘信號，故第二片

17、在由 8向 9 跳變的同時就開始計數。圖 3-4 是對上述結論的模擬驗證。其中紫色波形表示第二片 74hc161 的輸出q2a。紅色是第一片的清零信號。 （注意：紅色線處于低電平時的狀態(tài)是“1001” ，而不是“0000” 。 ）顯然，個位由 8 到 9 的跳變，與十位的計數是同步的。圖 3-4 74hc161 的清零時刻本科生課程設計（論文）6解決方法是將第一片的清零信號取反，然后再作為第二片的時鐘就可。如圖3-5。圖 3-5 對 74hc161 進位信號的改進 將 3 個上述系統級聯可得小時位能計數到 60 點的電子鐘。然后再將小時位進行改動即可。具體方法如下：對第六片 74hc161 輸

18、出端 q6b 取反，準備反饋到 ld6，即將小時的十位設置成 3 進制計數器。然后將其與前面五片的五個清零信號一同取“或邏輯” ，再將輸出反饋到 ld6。整體電路圖如圖 3-6。 （注：圖示電路圖是按 74161 設計的，74160 則不能正常運行，因為前者下降沿觸發(fā)，而后者上升沿觸發(fā)。如果一定要用 74160 則應去掉圖中所有非門）3.2 同步電路實現方法與異步實現的方法不同的是，同步電路的所有計數芯片都采用同一時鐘進行控制。將前一片的清零信號送至下一片的 enp 或 ent。同時由于讀取預置數是通過時鐘下降沿來工作的，如果所有計數器采用同一時鐘，那么就要對輸出信號加 1 再取與非送至 cl

19、r。如秒的十位應為 6 進制計數器，則不能取“0101”做與非，而應是將“0110”取與非，即 q2b 和 q2c 取與非后反饋至 clr。但這樣做就會存在圖 3-2（a）所說的有效脈寬過窄不足以驅動下一片芯片的問題。因此不采用同步法來實現本電路。本科生課程設計（論文）8圖3-6本科生課程設計（論文）9第 4 章 控制電路設計這部分電路所要實現的功能主要是對電子鐘進行校準，實現整點報時和驅動顯示 led 等功能。4.1 校準功能的實現綜上所述，電子鐘在溫度，氣壓等環(huán)境條件影響以外，工作中最大的問題就是時鐘信號（秒信號）不準確，造成時間不準的情況出現。至少到目前來看，在世界范圍內都沒有時間誤差絕

20、對為零的鐘表產品，無論是機械表還是電子表。所以，給電子表添加校準功能是十分必要的。校準功能主要通過讀取預置數來實現。電子表共有 6 位，但秒的個位和十位沒有必要進行校準，所以需要處理的只有四位。以分鐘的個位為例，在其輸入端連接四個邏輯開關，用來調整預置數。圖 4-1 中所有電阻均為限流電阻。在實際操作時，邏輯輸入可以通過加法器等方法來實現，從而實現用較少的開關來控制。當設置好預置數后，按下開關 s，使 ld端為低電平。這時芯片會等待前片送過來的時鐘的下降沿，然后讀取預置數。但問題是一定要等到下降沿到來才能讀數，而如果是小時的脈沖，不是要等上一個小時嗎？所以需要對時鐘進行響應的處理。圖 4-2

21、是對上述方法進行的改進。該方案中使用到了一個雙刀雙擲開關。當開關閉合后，ld端變?yōu)榈碗娖降耐瑫r，也將輸入信號變?yōu)殡娮颖淼拿朊}沖信號。cl r1l o a d9e n t10e n p7cl k2rc o15a3q a14b4q b13c5q c12d6q d1174161v ccrr12348765r r?rs?sw spst圖 4-1 預置數法校準本科生課程設計（論文）10這樣的話下降沿在 1s 內即可到來。校準用時大大減小。將此電路擴展到其他三片計數器芯片上，即可實現電子鐘的校準功能。此方法缺點是裝置復雜，且如果設置預置數超過了計數器的進制數，電路會出現故障。其優(yōu)點是原理簡單。還有一種實現

22、方法與上述類似，但不必讀取預置數，即直接對輸入脈沖進行控制。這樣就避免了設置預置數時會超出計數器進制數等問題，也與常見的電子鐘更為接近。這種方法較偏重于實際，而不著意對電路進行邏輯分析。較上述方法靈活許多。4.2 led 顯示電路cl r1l o a d9e n t10e n p7cl k2rc o15a3q a14b4q b13c5q c12d6q d11741 61v ccrr12348765r r?rs?sw d pd t圖 4-2 通過雙刀開關控制的脈沖分配電路cl r1l o a d9e n t10e n p7cl k2rc o15a3q a14b4q b13c5q c12d6q d

23、11741 61v ccrs圖 4-3 單刀開關的控制方法bi/rbo4rb i5l t3a7b1c2d6a13b12c11d10e9f15g14sn 74l s48abfcgded pyle d gn1234567abcdefgv cc圖 4-4 共陰極數碼管驅動電路本科生課程設計（論文）11由于 cmos 可以驅動 ttl，所以顯示電路用 cmos 和 ttl 都能驅動。本例中使用的的是 74ls48.圖中電阻為限流電阻，調其阻值可使 led 亮度變化。如圖4-4.4.3 整點報時功能的實現整點報時即通過一定的電路使電子鐘能夠出聲。可以用到的設備包括蜂鳴器和揚聲器。讓這兩個器件的發(fā)聲的前提

24、是要有變化較快的電壓和較大的電流。通過電平控制 555 可以產生變化的電壓，利用單管放大原理（共集電極放大）可實現對電流的放大?？刂破骷矡o非是三極管、繼電器和光電耦合器。發(fā)聲電路如圖 4-4 由多諧振蕩器產生高頻振蕩信號（約為 1khz） ，經過 q1等構成的射極跟隨器，使電流放大；vin 為控制端，當 vin 為高電平時，q2 管導通，高頻振蕩信號驅動揚聲器發(fā)聲。要實現整點報時首先要考慮報時要持續(xù)多長時間。一種比較簡單的方案是令每次整點報時持續(xù) 10 秒鐘。其具體實現方法是對第二片、第三片、第四片的清零信號，取或非關系，作為發(fā)聲電路的控制信號。即當處于 59 分 50 秒到 59 分59

25、秒這 10s 的時間內，控制信號為高電平。揚聲器發(fā)聲。圖 4-5 揚聲器控制信號產生電路本科生課程設計（論文）12第 5 章 實際電路的制作和調試制作實際電路，通常采用模塊拼接的方式。首先將將總體電路進行分類，將各個易于整合的部分制成一個個電路模塊，各個模塊的功能都能實現以后，再將其拼接在一起，進行整機測試。做樣做的好處是方便查找電路故障，思路清晰。首先是秒脈沖和分脈沖模塊。5.1 秒脈沖和分脈沖模塊用雙三極管組成的振蕩電路作為信號源用雙三極管組成的振蕩電路作為信號源這部分電路由以下元件組成：s9013 三極管兩個，22f 電解電容器兩個，紅光發(fā)光二極管一個，1k1/4w 金屬膜電阻兩個，1k

26、 貼片電阻一個，10k貼片電阻 6 個，3.6k 貼片電阻兩個。 （使用貼片電阻是為了方便，如果沒有，用直插電阻是一樣的。 ） ，芯片有兩片 74hc161 和一片 74hc00，以及兩個四腳的接插件。這個模塊有兩部分，一部分是按脈沖發(fā)生電路中的方案三， “用雙三極管組成的振蕩電路”設計的脈沖發(fā)生電路。將三個 10k 貼片電阻和一個 3.6k 可得阻值為 33.6k 的電阻 r，由公式可得產生的脈沖周23127 . 07 . 0crcrt期為 1.03488s 的秒脈沖。雖然這個數值還不夠精確，但已能夠滿足測試要求，當測試通過后，可以通過調整電阻和電容的數值使其更為精確。另一個 1k 貼片電阻

27、用來做發(fā)光二極管的限流電阻。放光二極管用來觀察電路是否起振，并可粗略計算脈沖頻率。還有一部分是秒的個位和十位計數器。測試的時候需要另一個顯示電路（如 4.3 節(jié)所述） ，用跳線分別測試秒的個位和十位的數碼顯示情況。實測情況是當 vcc 為 5v 時，脈沖可發(fā)生，但計數器不工作，其輸出為恒定。將 vcc 向小調節(jié)時，計數器逐漸開始工作，直到 vcc 的值降為 1.98v 時，計數器才能正常工作，第一片的輸出保持為 10 進制計數器。如果一切正常，這時兩片計數器應該分別是 10 進制和 6 進制，十位的清零脈沖取反后將作為下一模塊的脈沖，其周期理論值應為 1min，但由于秒脈沖不是很精確，所以這里

28、的分鐘信號的周期也只能是約為一分鐘。本科生課程設計（論文）13實測發(fā)現，由于 vcc 減小，導致 led 亮度很暗，所以可嘗試用另一+5v 電源單獨為顯示電路供電。但更換以后，發(fā)現 led 不亮，原因是兩個電源沒有共地。將兩個電源的地連在一起，發(fā)現整個模塊工作正常。用用 555 定時器構成的信號源定時器構成的信號源用 555 定時器構成多諧振蕩電路。參數為：r1=79k（可由 68k、10k 和 1k串聯得到） ，r2=33k，c=10f，cp=4.7nf。電路圖如圖 2-1.這次振蕩周期理論可達到 1.0005s。計數器部分與上一節(jié)完全一致。實測發(fā)現電路一切正常。通過對比可發(fā)現，上一節(jié)中 7

29、4hc161 不正常工作是信號源的緣故，而與其工作電壓無關。有可能是因為當電源較大時，產生的方波波形不標準，導致計數器無法識別。而一旦電壓減小，這種波形的失真會減小，使得計數器又能夠識別，進而可以工作。另外值得注意的是，555 定時器產生的方波頻率也與供電電壓有關，實測發(fā)現電壓越大，輸出頻率越大。所以 555 的供電電源應有穩(wěn)壓處理。5.2 時、分計數及顯示模塊這部分模塊會用到的芯片會比較多。但種類上只有三種，即74hc161，74ls48，和 74hc00.焊接的時候先完成顯示的部分，即 74ls48 的部分。ttl 系列集成電路可驅動 coms 集成電路。74hc161 為上升沿觸發(fā)，但在 multisim 等仿真軟件中，74hc161 一般為下降沿觸發(fā)。兩者的區(qū)別是一次取反后的關系。5.3 電源和揚聲器模塊整機由+5v 供電，所以在這個模塊上應有兩對接線端用于和另外兩個模塊進行連通。最好有穩(wěn)壓電路。發(fā)聲部分的連接比 4.3 節(jié)所述更為簡單，只需留出555 的四號引腳作為控制端口即可。輸出經一個限流電阻再接揚聲器。這里如果沒有限流電阻，揚聲器的聲音會很大。限流電阻可選 820，如果過大，則揚聲器的聲音會很小。這里建議先用一個 10k 的電位器替