邱凱峰-《電子技術(shù)》課程設(shè)計(jì)報(bào)告

1、電子技術(shù)課程設(shè)計(jì)報(bào)告題目：兩級阻容耦合放大電路及半加器、全加器的仿真模擬系 別 電氣工程系 專業(yè)班級 學(xué)生姓名 指導(dǎo)教師 提交日期 2012年3月 1日 課程設(shè)計(jì)評語：課程設(shè)計(jì)成績：指導(dǎo)教師簽名： 年 月 日目 錄一、設(shè)計(jì)目的1二、設(shè)計(jì)要求和設(shè)計(jì)指標(biāo)1三、設(shè)計(jì)內(nèi)容13.1 阻容耦合放大電路工作原理13.1.1 兩級阻容耦合放大電路工作原理23.2仿真結(jié)果與分析23.3 加法器73.3.1 半加器73.3.2 全加器83.4仿真結(jié)果與分析10四、本設(shè)計(jì)改進(jìn)建議12五、總結(jié)（感想和心得等）13六、主要參考文獻(xiàn)13一、設(shè)計(jì)目的為了熟悉“多級放大電路”及“加法器與數(shù)值比較器”的課程, 掌握兩級阻容耦合

2、放大電路各種性能指標(biāo)的分析方法和組合邏輯電路的設(shè)計(jì)方法。學(xué)習(xí)Multisim軟件的使用，以及鍛煉自主學(xué)習(xí)能力、掌握專業(yè)知識。二、設(shè)計(jì)要求和設(shè)計(jì)指標(biāo)兩級阻容耦合放大電路：分析各級放大電路的三極管各極的靜態(tài)工作電壓，使其工作在放大區(qū)；得到兩級阻容耦合放大電路的輸入輸出波形；測量各級放大電路的電壓放大倍數(shù)以及整個(gè)電路的電壓放大倍數(shù)；得到放大電路電壓增益的幅頻特性，測量上、下限頻率，計(jì)算帶寬（通頻帶）；研究耦合電容、旁路電容對頻率特性的影響。半加器、全加器：復(fù)習(xí)組合邏輯電路的設(shè)計(jì)方法；在Multisim中搭建仿真電路：半加器、全加器，驗(yàn)證其邏輯關(guān)系。三、設(shè)計(jì)內(nèi)容3.1 阻容耦合放大電路工作原理通常放大

3、電路的輸入信號都是很弱的，一般為毫伏或微伏數(shù)量級，輸入功率常在1mV以下。為了推動負(fù)載工作，因此要求把幾個(gè)單級放大電路連接起來，使信號逐級得到放大，方可在輸出獲得必要的電壓幅值或足夠的功率。一般多級放大電路的組成如圖1所示。圖3-1 多級放大電路的組成方框圖由幾個(gè)單級放大電路連接起來的電路稱為多級放大電路。在多級放大電路中，每兩個(gè)單級放大電路之間的連接方式叫耦合；如耦合電路是采用電阻、電容進(jìn)行耦合，則叫做“阻容耦合”。3.1.1 兩級阻容耦合放大電路工作原理 圖3-2 兩級阻容耦合放大電路阻容耦合放大電路的各級之間通過耦合電容和下一級的輸入電阻連接。如圖2所示為兩級耦合放大電路，兩級之間通過耦

4、合電容和下一級的輸入電阻連接。耦合電容對交流信號的容抗必須很小，其交流分壓作用可以忽略不計(jì)，以使前級輸出信號電壓差不多無損失地傳送到后級輸入端。信號頻率愈低，電容值應(yīng)愈大。耦合電容通常取幾微法大幾十微法。如圖2所示電路中，為信號源（或前一級放大電路）與第一級放大電路之間的耦合電容，是第二級放大電路與負(fù)載（或下一級放大電路）之間的耦合電容。信號源或前級放大電路的輸出信號在耦合電阻上產(chǎn)生壓降，作為后級放大電路的輸入信號電壓。3.2仿真結(jié)果與分析在Multisim用戶界面中，創(chuàng)建如圖3-3所示的電路，其仿真結(jié)果如下所述。圖3-3 兩級阻容耦合放大電路（1）輸入/輸出波形晶體管從部件中調(diào)用晶體三極管（

5、型號2N222A），信號源設(shè)置為10Mv/1kHz。調(diào)整變阻器的變化，通過示波器觀察使放大電路輸入與輸出波形不失真，如圖3-4所示。為觀察方便，將B通道輸入波形下移1格，A通道輸出波形上移1格。圖3-4 兩級阻容耦合放大電路輸入與輸出波形（2）電壓放大倍數(shù)用函數(shù)發(fā)生器為電路提供正弦輸入信號（幅度為10mV，頻率為1kHz），用示波器測得輸入輸出波形如圖3-5所示。調(diào)整示波器面板讀數(shù)指針可讀到：輸出正弦電壓峰值（）為789.331mV，輸入正弦電壓峰值（）為14.130mV，且輸入與輸出電壓波形同相位?？傠妷悍糯蟊稊?shù) （3-1）圖3-5 兩級阻容耦合放大電路輸入與輸出波形用函數(shù)發(fā)生器為電路提供正

6、弦輸入信號（幅度為10mV，頻率為1kHz），用示波器測得輸入輸出波形如圖3-5所示。調(diào)整示波器面板讀數(shù)指針可讀到：輸出正弦電壓峰值（）為10.345mV，輸入正弦電壓峰值（）為-14.115mV，且輸入與輸出電壓波形反相位。第一級電壓放大倍數(shù) （3-2）圖3-6 兩級阻容耦合放大電路輸入與輸出波形用函數(shù)發(fā)生器為電路提供正弦輸入信號（幅度為10mV，頻率為1kHz），用示波器測得輸入輸出波形如圖3-5所示。調(diào)整示波器面板讀數(shù)指針可讀到：輸出正弦電壓峰值（）為-802.500mV，輸入正弦電壓峰值（）為10.696mV，且輸入與輸出電壓波形反相位。第二級電壓放大倍數(shù) （3-2）圖3-7 兩級阻容

7、耦合放大電路輸入與輸出波形（3）頻率特性分析在“交流分析”對話框中，設(shè)置掃描起始頻率為1Hz，終止頻率為1GHz，掃描方式為十倍程掃描，節(jié)點(diǎn)14為輸出節(jié)點(diǎn)。放大電路的幅頻特性如圖3-8所示。圖3-8 兩級阻容耦合放大電路的幅頻特性該電路的上線頻率為70.8550Hz，下線頻率為303.0806k，通頻帶約為302kHz。（4）電容、旁路電容對頻率特性的影響使=100uF，=100uF，=100uF，其余數(shù)值不變，進(jìn)行仿真。圖3-9 兩級阻容耦合放大電路的幅頻特性使=100uF，=150uF，其余數(shù)值不變，進(jìn)行仿真。圖3-9 兩級阻容耦合放大電路的幅頻特性上限頻率下限頻率10uF10uF10uF

8、50uF100uF70.8550Hz303.0806k100uF100uF100uF50uF100uF67.3988Hz313.1951k10uF10uF10uF100uF100uF46.2685Hz126.9295k表3-1 兩級阻容耦合放大電路的上限頻率和下限頻率如表3-1所示，耦合電容對放大電路的上限頻率、下限頻率影響不大；旁路電容越大，放大電路的上限頻率、下限頻率越小。3.3 加法器能實(shí)現(xiàn)二進(jìn)制加法運(yùn)算的邏輯電路稱為加法器。在各種數(shù)字系統(tǒng)尤其是在計(jì)算機(jī)中，二進(jìn)制加法器是基本部件之一。3.3.1 半加器 能對兩個(gè)一位二進(jìn)制數(shù)相加而求得和及進(jìn)位的邏輯電路稱為半加器。設(shè)兩個(gè)加數(shù)分別用、表示，

9、和用表示，向高位的進(jìn)位用表示。根據(jù)半加器功能及二進(jìn)制加法運(yùn)算規(guī)則，可以列出半加器的真值表，如表3-2所示。由表3-2可得半加器的邏輯表達(dá)式為：輸入輸出 0 00 11 01 10 01 01 00 1表3-2 半加器的真值表根據(jù)上述邏輯表達(dá)式可畫出半加器的邏輯圖，如圖3-10（a）所示。如圖3-10（b）所示為半加器的邏輯符號。（a）半加器的邏輯圖 （b）半加器的邏輯符號圖3-11 半加器的邏輯圖和邏輯符號3.3.2 全加器 能對兩個(gè)一位二進(jìn)制數(shù)相加并考慮低位來的進(jìn)位，即相當(dāng)與3個(gè)一位二進(jìn)制數(shù)相加，求得和及進(jìn)位的邏輯電路稱為全加器。設(shè)兩個(gè)加數(shù)分別用、表示，低位來的進(jìn)位用表示，和用表示，向高位的

10、進(jìn)位用表示。根據(jù)全加器的邏輯功能及二進(jìn)制加法運(yùn)算規(guī)則，可以列出全加器的真值表，如表3-3所示。由表3-3可得到和的邏輯表達(dá)式為：輸入輸出 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 1 0 1 0 0 1 1 0 0 1 0 1 0 1 表3-3 全加器的真值表利用邏輯代數(shù)可以將邏輯表達(dá)式簡化，并劃出相應(yīng)的邏輯圖。但由于全加器實(shí)際上常用異或門或半加器構(gòu)成，因此，需要將邏輯表達(dá)式作適當(dāng)?shù)淖儞Q。根據(jù)以上兩個(gè)邏輯表達(dá)式即可畫出全加器的邏輯圖，如圖3-12（a）所示。如圖3-12（b）所示為全加器的邏輯符號。（a）全加器的邏輯圖 （b）全加器的邏輯符號圖3-

11、12 全加器的邏輯圖和邏輯符號3.4仿真結(jié)果與分析（1）半加器從部件中調(diào)出異或門（型號74LS86N）、與門（型號4081BD_5V）、指示燈（X1選紅燈，X2選藍(lán)燈），創(chuàng)建如圖3-13所示的電路。其仿真結(jié)果如下。圖3-13 半加器的實(shí)驗(yàn)邏輯圖輸入輸出 0 00 11 01 10 0 1 0 1 0 0 1 表3-4 半加器的實(shí)驗(yàn)真值表（2）全加器從部件中調(diào)出異或門（型號74LS86N）、與門（型號4081BD_5V）、或門（型號4071BD_5V）、指示燈（X1選紅燈，X2選藍(lán)燈），創(chuàng)建如圖3-14所示的電路。其仿真結(jié)果如下。圖3-14 全加器的實(shí)驗(yàn)邏輯圖輸入輸出 0 0 00 0 10 1

12、 00 1 11 0 01 0 11 1 01 1 10 0 1 0 1 0 0 1 1 0 0 1 0 1 0 1 表3-5 全加器的實(shí)驗(yàn)真值表從基本界面右側(cè)虛擬儀器工具條中調(diào)出信號發(fā)生器圖標(biāo)“XWG1”及邏輯分析儀“XLA1”，創(chuàng)建如圖3-15所示的電路。其仿真實(shí)驗(yàn)波形如圖3-16所示。圖3-15 全加器的實(shí)驗(yàn)仿真電路圖3-16 全加器的實(shí)驗(yàn)波形四、 本設(shè)計(jì)改進(jìn)建議（1） 兩級阻容耦合放大電路兩級阻容耦合放大電路的仿真模擬中，需要對靜態(tài)工作點(diǎn)進(jìn)行調(diào)試。如工作點(diǎn)偏高，放大電路在加入交流信號以后易產(chǎn)生飽和失真；如工作點(diǎn)偏低則易發(fā)生截至失真。這些情況都不符合不失真放大的要求，都應(yīng)該對靜態(tài)工作點(diǎn)進(jìn)

13、行調(diào)整。在使用滑動變阻器進(jìn)行靜態(tài)工作點(diǎn)調(diào)節(jié)時(shí)，因?yàn)槭髽?biāo)操作以及鍵盤操作存在一定程度上的誤差，放大后的波形仍存在一定程度的失真。（2） 半加器、全加器半加器的仿真模擬中，由于對Multisim熟悉的程度不夠深，依然未能得出正確的波形。五、總結(jié)（感想和心得等）本次的課程設(shè)計(jì)讓我收獲了很多，在知識方面，我對兩級阻容耦合放大電路及半加器、全加器有了進(jìn)一步的認(rèn)識；在軟件方面對 Multisim軟件有了一定的認(rèn)識，能較熟練利用Multisim軟件對電路進(jìn)行設(shè)計(jì)、繪制與仿真。在設(shè)計(jì)過程中，經(jīng)常會遇到各種各樣的情況，明明寫好的電路，檢查也沒有問題，但實(shí)際接上電路，總是實(shí)現(xiàn)不了，因此耗費(fèi)在這上面的時(shí)間用去很多。 我覺得做課程設(shè)計(jì)同時(shí)也是對課本知識的鞏固和加強(qiáng)，由于課本上的知識太多，平時(shí)課間的學(xué)習(xí)并不能很好的理解和運(yùn)用各個(gè)元件的功能，而且考試內(nèi)容有限，所以在這次課程設(shè)計(jì)過程中，我對靜態(tài)工作點(diǎn)穩(wěn)定電路有了較為深刻的了解，并且對于其在電路中的使用有了更多的認(rèn)識。平時(shí)看課本時(shí)，有時(shí)問題老是弄不懂，做完課程設(shè)計(jì)，那些問題就迎刃而解了。而且還可以記住很多東西。比如一些芯片的功能，平時(shí)看課本，這次看了，下次就忘了，通過動手實(shí)踐讓我們對各個(gè)元件印象深刻。認(rèn)識來源于實(shí)踐，實(shí)踐是認(rèn)識的動力和最終目的，實(shí)踐是檢驗(yàn)真理的唯一標(biāo)準(zhǔn)。.