模電數(shù)電題面試題集錦

1、精品文檔模電數(shù)電題模擬電路面試題集錦 20071、基爾霍夫定理的內(nèi)容是什么基爾霍夫定律包括電流定律和電壓定律電流定律：在集總電路中，任何時刻，對任一節(jié)點，所有流出節(jié)點的支路電流的代數(shù)和恒等于零。電壓定律：在集總電路中，任何時刻，沿任一回路，所有支路電壓的代數(shù)和恒等于零。2、描述反饋電路的概念，列舉他們的應(yīng)用。反饋，就是在電子系統(tǒng)中，把輸出回路中的電量輸入到輸入回路中去。反饋的類型有：電壓串聯(lián)負反饋、電流串聯(lián)負反饋、電壓并聯(lián)負反饋、電流并聯(lián)負反饋。負反饋的優(yōu)點：降低放大器的增益靈敏度，改變輸入電阻和輸出電阻，改善放大器的線性和非線性失真，有效地擴展放大器的通頻帶，自動調(diào)節(jié)作用。電壓負反饋的特點：

2、電路的輸出電壓趨向于維持恒定。電流負反饋的特點：電路的輸出電流趨向于維持恒定。3、有源濾波器和無源濾波器的區(qū)別無源濾波器：這種電路主要有無源元件R L和C組成有源濾波器：集成運放和R、 C 組成，具有不用電感、體積小、重量輕等優(yōu)點。集成運放的開環(huán)電壓增益和輸入阻抗均很高，輸出電阻小，構(gòu)成有源濾波電路后還具有一定的電壓放大和緩沖作用。 但集成運放帶寬有限， 所以目前的有源濾波電路的工作頻率難以做得很高。數(shù)字電路1、同步電路和異步電路的區(qū)別是什么同步電路：存儲電路中所有觸發(fā)器的時鐘輸入端都接同一個時鐘脈沖源，因而所有觸發(fā)器的狀態(tài)的變化都與所加的時鐘脈沖信號同步。異步電路：電路沒有統(tǒng)一的時鐘，有些觸

3、發(fā)器的時鐘輸入端與時鐘脈沖源相連， 這有這些觸發(fā)器的狀態(tài)變化與時鐘脈沖同步， 而其他的觸發(fā)器的狀態(tài)變化不與時鐘脈沖同步。2、什么是 線與 邏輯，要實現(xiàn)它，在硬件特性上有什么具體要求？將兩個門電路的輸出端并聯(lián)以實現(xiàn)與邏輯的功能成為線與。在硬件上，要用OC門來實現(xiàn)，同時在輸出端口加一個上拉電阻。由于不用OC門可能使灌電流過大，而燒壞邏輯門。3、解釋setup 和 hold time violation ，畫圖說明，并說明解決辦法。 （威盛 VIA2003.11.06 上海筆試試題）Setup/hold time 是測試芯片對輸入信號和時鐘信號之間的時間要求。建立時間是指觸發(fā)器的時鐘信號上升沿到來以

4、前， 數(shù)據(jù)穩(wěn)定不變的時間。 輸入信號應(yīng)提前時鐘上升沿（如上升沿有效） T 時間到達芯片，這個T 就是建立時間 -Setuptime. 如不滿足 setup time, 這個數(shù)據(jù)就不能被這一時鐘打入觸發(fā)器， 只有在下一個時鐘上升沿，數(shù)據(jù)才能被打入觸發(fā)器。保持時間是指觸發(fā)器的時鐘信號上升沿到來以后，數(shù)據(jù)穩(wěn)定不變的時間。如果 hold time 不夠，數(shù)據(jù)同樣不能被打入觸發(fā)器。建立時間 （Setup Time） 和保持時間（ Hold time ）。建立時間是指在時鐘邊沿前， 數(shù)據(jù)信號需要保持不變的時間。 保持時間是指時鐘跳變邊沿后數(shù)據(jù)信號需要保持不變的時間。 如果數(shù)據(jù)信號在時鐘沿觸發(fā)前后持續(xù)的時間

5、均超過建立和保持時間，那么超過量就分別被稱為建立時間裕量和保持時間裕量。4、什么是競爭與冒險現(xiàn)象？怎樣判斷？如何消除？（漢王筆試）在組合邏輯中，由于門的輸入信號通路中經(jīng)過了不同的延時，導(dǎo)致到達該門的時間不一致叫競爭。產(chǎn)生毛刺叫冒險。如果布爾式中有相反的信號則可能產(chǎn)生競爭和冒險現(xiàn)象。解決方法：一是添加布爾式的消去項，二是在芯片外部加電容。5、名詞：SRAM、 SSRA、M SDRAMSRAM 靜態(tài) RAMDRAM 動態(tài) RAM2 歡迎下載。精品文檔SSRA MSynchronous Static Random Access Memory 同步靜態(tài)隨機訪問存儲 器。它的一種類型的SRAM SSRA

6、MKJ所有訪問都在時鐘的上升/下降沿啟動。地 址、數(shù)據(jù)輸入和其它控制信號均于時鐘信號相關(guān)。這一點與異步 SRAMF同，異 步SRAM勺訪問獨立于時鐘，數(shù)據(jù)輸入和輸出都由地址的變化控制。SDRA MSynchronous DRAM同步動態(tài)隨機存儲器6、FPG母口 ASIC的概念，他們的區(qū)別。（未知）答案：FPGA可編程ASIC。ASIC:專用集成電路，它是面向?qū)ｉT用途的電路，專門為一個用戶設(shè)計和制 造的。根據(jù)一個用戶的特定要求，能以低研制成本，短、交貨周期供貨的全定制， 半定制集成電路。與 門陣列等其它 ASIC（Application Specific IC） 相比，它 們又具有設(shè)計開發(fā)周期短

7、、設(shè)計制造成本低、開發(fā)工具先進、標(biāo)準(zhǔn)產(chǎn)品無需測試、 質(zhì)量穩(wěn)定以及可實時在線檢驗等優(yōu)點。7、什么叫做OTP片、掩膜片，兩者的區(qū)別何在？OTP means one time program , 一次性編程MTP means multi time program ,多次性編程OTP （One Time Program）是MCU勺一種存儲器類型MCU5其存儲器類型可分為 MASK（g模）ROM OTP。次性可編程）ROM FLASH RO琳類型。MASKROMMCU介格便宜，但程序在出廠時已經(jīng)固化，適合程序固定不變的 應(yīng)用場合；FALSHROM MCIE序可以反復(fù)擦寫，靈活性很強，但價格較高，適合對價

8、格 不敏感的應(yīng)用場合或做開發(fā)用途；OTP ROIMJ MCU介格介于前兩者之間，同時又擁有一次性可編程能力，適合 既要求一定靈活性，又要求低成本的應(yīng)用場合，尤其是功能不斷翻新、需要迅速 量產(chǎn)的電子產(chǎn)品。8、單片機上電后沒有運轉(zhuǎn)，首先要檢查什么？首先應(yīng)該確認(rèn)電源電壓是否正常。 用電壓表測量接地引腳跟電源引腳之間的 電壓，看是否是電源電壓，例如常用的 5V。接下來就是檢查復(fù)位引腳電壓是否正常。 分別測量按下復(fù)位按鈕和放開復(fù)位按鈕的電壓值，看是否正確。然后再檢查晶振是否起振了，一般用示波器來看晶振引腳的波形，注意應(yīng)該使用示波器探頭的X10檔。另一個辦法是測量復(fù)位狀態(tài)下的IO 口電平，按住復(fù) 位鍵不放

9、，然后測量IO 口（沒接外部上拉的 P0 口除外）的電壓，看是否是高電平，如果不是高電平，則多半是因為晶振沒有起振。另外還要注意的地方是，如果使用片內(nèi) ROM勺話（大部分情況下如此，現(xiàn)在 已經(jīng)很少有用外部擴ROM勺了），一定要將EA引腳拉高，否則會出現(xiàn)程序亂跑 的情況。有時用仿真器可以，而燒入片子不行，往往是因為EA引腳沒拉高的緣故（當(dāng)然，晶振沒起振也是原因只一）。經(jīng)過上面幾點的檢查，一般即可排除故障了。 如果系統(tǒng)不穩(wěn)定的話， 有時是因為電源濾波不好導(dǎo)致的。 在單片機的電源引腳跟地引腳之間接上一個0.1uF 的電容會有所改善。 如果電源沒有濾波電容的話，則需要再接一個更大濾波電容，例如 220

10、uF 的。遇到系統(tǒng)不穩(wěn)定時，就可以并上電容試試（越靠近芯片越好）。1、基爾霍夫定理的內(nèi)容是什么？（仕蘭微電子）2、平板電容公式（C= S4 Ttkd）。（未知）3、最基本的如三極管曲線特性。（未知）4、描述反饋電路的概念，列舉他們的應(yīng)用。（仕蘭微電子）5、 負反饋種類 （電壓并聯(lián)反饋， 電流串聯(lián)反饋， 電壓串聯(lián)反饋和電流并聯(lián)反饋） 負反 饋的優(yōu)點（降低放大器的增益靈敏度，改變輸入電阻和輸出電阻，改善放大器的線性和非線性失真，有效地擴展放大器的通頻帶，自動調(diào)節(jié)作用）（未知）6、放大電路的頻率補償?shù)哪康氖鞘裁?，有哪些方法？（仕蘭微電子）7、頻率響應(yīng)，如：怎么才算是穩(wěn)定的，如何改變頻響曲線的幾個方法

11、。 （未知）8、給出一個查分運放，如何相位補償，并畫補償后的波特圖。（凹凸）9、基本放大電路種類（電壓放大器，電流放大器，互導(dǎo)放大器和互阻放大器）， 優(yōu)缺 點，特別是廣泛采用差分結(jié)構(gòu)的原因。（未知）10、給出一差分電路，告訴其輸出電壓Y+和Y-,求共模分量和差模分量。（未知）11、畫差放的兩個輸入管。（凹凸）12、畫出由運放構(gòu)成加法、減法、微分、積分運算的電路原理圖。并畫出一個晶體管級的 運放電路。（仕蘭微電子）13、用運算放大器組成一個10 倍的放大器。（未知）14、給出一個簡單電路，讓你分析輸出電壓的特性（就是個積分電路），并求輸出端某點 的 rise/fall 時間。 （Infineon

12、 筆試試題 ）15、電阻R 和電容 C 串聯(lián)，輸入電壓為 R 和 C 之間的電壓，輸出電壓分別為 C上電壓和R上電 壓，要求制這兩種電路輸入電壓的頻譜，判斷這兩種電路何為高通濾波器，何為低通濾波器。當(dāng)RCTW,給出輸入電壓波形圖，繪制兩種電路的輸出波形圖。（未知）16、有源濾波器和無源濾波器的原理及區(qū)別?（新太硬件）17、 有一時域信號S=V0sin（2pif0t）+V1cos（2pif1t）+V2sin（2pif3t+90）, 當(dāng)其通過低通、 帶通、高通濾波器后的信號表示方式。（未知）18、選擇電阻時要考慮什么？（東信筆試題）19、在CMOSI路中，要有一個單管作為開關(guān)管精確傳遞模擬低電平，

13、這個單管你會用 P 管 還是 N 管，為什么？（仕蘭微電子）20、給出多個mos管組成的電路求5個點的電壓。（Infineon筆試試題）21、電壓源、電流源是集成電路中經(jīng)常用到的模塊，請畫出你知道的線路結(jié)構(gòu)，簡單描述 其優(yōu)缺點。（仕蘭微電子）22、畫電流偏置的產(chǎn)生電路，并解釋。（凹凸）23、史密斯特電路, 求回差電壓。（華為面試題）24、 晶體振蕩器, 好像是給出振蕩頻率讓你求周期 （應(yīng)該是單片機的 ,12 分之一周期 ） （華為面試題）25、LC正弦波振蕩器有1、基爾霍夫定理的內(nèi)容是什么？（仕蘭微電子）2、平板電容公式（C= /4 Ttkd）。（未知）3、最基本的如三極管曲線特性。（未知）4

14、、描述反饋電路的概念，列舉他們的應(yīng)用。（仕蘭微電子）5、 負反饋種類 （電壓并聯(lián)反饋， 電流串聯(lián)反饋， 電壓串聯(lián)反饋和電流并聯(lián)反饋） ；負反 饋的優(yōu)點（降低放大器的增益靈敏度，改變輸入電阻和輸出電阻，改善放大器的線性和非線性失真，有效地擴展放大器的通頻帶，自動調(diào)節(jié)作用）（未知）6、放大電路的頻率補償?shù)哪康氖鞘裁?，有哪些方法？（仕蘭微電子）7、頻率響應(yīng)，如：怎么才算是穩(wěn)定的，如何改變頻響曲線的幾個方法。（未知）8、給出一個查分運放，如何相位補償，并畫補償后的波特圖。（凹凸）9、基本放大電路種類（電壓放大器，電流放大器，互導(dǎo)放大器和互阻放大器），優(yōu)缺 點，特別是廣泛采用差分結(jié)構(gòu)的原因。（未知）10

15、、給出一差分電路，告訴其輸出電壓Y+和Y-,求共模分量和差模分量。（未知）11、畫差放的兩個輸入管。（凹凸）12、畫出由運放構(gòu)成加法、減法、微分、積分運算的電路原理圖。并畫出一個晶體管級的 運放電路。（仕蘭微電子）13、用運算放大器組成一個10 倍的放大器。（未知）14、給出一個簡單電路，讓你分析輸出電壓的特性（就是個積分電路），并求輸出端某點 的 rise/fall 時間。 （Infineon 筆試試題 ）15、電阻R 和電容 C 串聯(lián)，輸入電壓為 R 和 C 之間的電壓，輸出電壓分別為 C上電壓和R上電 壓，要求制這兩種電路輸入電壓的頻譜，判斷這兩種電路何為高通濾波器，何為低通濾波器。當(dāng)R

16、CTW,給出輸入電壓波形圖，繪制兩種電路的輸出波形圖。（未知）16、有源濾波器和無源濾波器的原理及區(qū)別?（新太硬件）17、 有一時域信號S=V0sin（2pif0t）+V1cos（2pif1t）+V2sin（2pif3t+90）, 當(dāng)其通過低通、 帶通、高通濾波器后的信號表示方式。（未知）18、選擇電阻時要考慮什么？（東信筆試題）19、在CMOSI路中，要有一個單管作為開關(guān)管精確傳遞模擬低電平，這個單管你會用 P 管 還是 N 管，為什么？（仕蘭微電子）20、給出多個mos管組成的電路求5個點的電壓。（Infineon 筆試試題）6 歡迎下載。精品文檔21、電壓源、電流源是集成電路中經(jīng)常用到的

17、模塊，請畫出你知道的線路結(jié)構(gòu)，簡單描述 其優(yōu)缺點。（仕蘭微電子）22、畫電流偏置的產(chǎn)生電路，并解釋。（凹凸）23、史密斯特電路, 求回差電壓。（華為面試題）24、 晶體振蕩器, 好像是給出振蕩頻率讓你求周期 （ 應(yīng)該是單片機的 ,12 分之一周期 ） （華為面試題）25、 LC 正弦波振蕩器有哪幾種三點式振蕩電路，分別畫出其原理圖。（仕蘭微電子）26、VCO什么，什么參數(shù)（壓控振蕩器？）（華為面試題）27、鎖相環(huán)有哪幾部分組成？（仕蘭微電子）28、鎖相環(huán)電路組成，振蕩器（比如用D觸發(fā)器如何搭）。（未知）29、求鎖相環(huán)的輸出頻率，給了一個鎖相環(huán)的結(jié)構(gòu)圖。（未知）30、如果公司做高頻電子的，可能還

18、要RF知識，調(diào)頻，鑒頻鑒相之類，不一一列舉。（未知）31、一電源和一段傳輸線相連（長度為L,傳輸時間為T）,畫出終端處波形，考慮傳輸線 無損耗。給出電源電壓波形圖，要求繪制終端波形圖。（未知）32、微波電路的匹配電阻。（未知）33、DACffi ADC勺實現(xiàn)各有哪些方法？（仕蘭微電子）34、 A/D 電路組成、工作原理。（未知）35、實際工作所需要的一些技術(shù)知識 （ 面試容易問到 ） 。如電路的低功耗，穩(wěn)定，高速如何做到，調(diào)運放，布版圖注意的地方等等, 一般會針對簡歷上你所寫做過的東西具體問， 肯定會問得很細 （所以別把什么都寫上， 精通之類的詞也別用太多了），這個東西各個人就不一樣了，不好說

19、什么了。 （未知） 哪幾種三點式振蕩電路，分別畫出其原理圖。（仕蘭微電子）26、VCO什么，什么參數(shù)（壓控振蕩器？）（華為面試題）27、鎖相環(huán)有哪幾部分組成？（仕蘭微電子）28、鎖相環(huán)電路組成，振蕩器（比如用D觸發(fā)器如何搭）。（未知）29、求鎖相環(huán)的輸出頻率，給了一個鎖相環(huán)的結(jié)構(gòu)圖。（未知）30、如果公司做高頻電子的，可能還要RF知識，調(diào)頻，鑒頻鑒相之類，不一一。列舉。（未知）31、一電源和一段傳輸線相連（長度為L,傳輸時間為T）,畫出終端處波形，考慮傳輸線 無損耗。給出電源電壓波形圖，要求繪制終端波形圖。（未知）32、微波電路的匹配電阻。（未知）33、DACffi ADC勺實現(xiàn)各有哪些方法？

20、（仕蘭微電子）34、 A/D 電路組成、工作原理。（未知）35、實際工作所需要的一些技術(shù)知識（ 面試容易問到 ） 。如電路的低功耗，穩(wěn)定，高速如何做到，調(diào)運放，布版圖注意的地方等等, 一般會針對簡歷上你所寫做過的東西具體問， 肯定會問得很細 （所以別把什么都寫上， 精通之類的詞也別用太多了），這個東西各個人就不一樣了，不好說什么了。（未知） 轉(zhuǎn)載 數(shù)字電路面試題集錦 20071 、什么是同步邏輯和異步邏輯 , 同步電路和異步電路的區(qū)別是什么？同步邏輯是時鐘之間有固定的因果關(guān)系。異步邏輯是各時鐘之間沒有固定的因果關(guān)系。電路設(shè)計可分類為同步電路和異步電路設(shè)計。同步電路利用時鐘脈沖使其子系統(tǒng)同步運作

21、，而異步電路不使用時鐘脈沖做同步，其子系統(tǒng)是使用特殊的“開始 ” 和 “完成 ” 信號使之同步。由于異步電路具有下列優(yōu)點 - 無時鐘歪斜問題、低電源消耗、平均效能而非最差效能、模塊性、可組合和可復(fù)用性 - 因此近年來對異步電路研究增加快速，論文發(fā)表數(shù)以倍增，而 Intel Pentium 4處理器設(shè)計，也開始采用異步電路設(shè)計。v異步電路主要是組合邏輯電路，用于產(chǎn)生地址譯碼器、FIFO或RAM的讀寫控制信號脈沖，其邏輯輸出與任何時鐘信號都沒有關(guān)系，譯碼輸出產(chǎn)生的毛刺通常是可以監(jiān)控的。同步電路是由時序電路 （ 寄存器和各種觸發(fā)器） 和組合邏輯電路構(gòu)成的電路，其所有操作都是在嚴(yán)格的時鐘控制下完成的。

22、這些時序電路共享同一個時鐘C LK,而所有的狀態(tài)變化都是在時鐘的上升沿（或下降沿）完成的。2、什么是同步邏輯和異步邏輯？（漢王筆試）同步邏輯是時鐘之間有固定的因果關(guān)系。 異步邏輯是各時鐘之間沒有固定的因果關(guān)系。3、什么是 線與 邏輯，要實現(xiàn)它，在硬件特性上有什么具體要求？（漢王筆試）線與邏輯是兩個輸出信號相連可以實現(xiàn)與的功能。在硬件上，要用 oc 門來實現(xiàn)，由于不用 oc 門可能使灌電流過大，而燒壞邏輯門。 同時在輸出端口應(yīng)加一個上拉電阻。4、什么是Setup 和 Holdup 時間？（漢王筆試）2 、建立時間（ setup time ）是指在觸發(fā)器的時鐘信號上升沿到來以前，數(shù)據(jù)穩(wěn)定不變的時間

23、，如果建立時間不夠，數(shù)據(jù)將不能在這個時鐘上升沿被打入觸發(fā)器；保持時間（ hold time ）是指在觸發(fā)器的時鐘信號上升沿到來以后，數(shù)據(jù)穩(wěn)定不變的時間，如果保持時間不夠，數(shù)據(jù)同樣不能被打入觸發(fā)器。5、 setup 和 holdup 時間 , 區(qū)別 . （南山之橋）6、 解釋 setup time 和 hold time 的定義和在時鐘信號延遲時的變化。 （ 未 知）7、解釋setup 和 hold time violation ，畫圖說明，并說明解決辦法。（威盛 VIA2003.11.06 上海筆試試題）Setup/hold time 是測試芯片對輸入信號和時鐘信號之間的時間要求。 建 立時間

24、是指觸發(fā)器的時鐘信號上升沿到來以前，數(shù)據(jù)穩(wěn)定不變的時間。輸入信號應(yīng)提前時鐘上升沿（如上升沿有效） T 時間到達芯片，這個T 就是建立時間 -Setup time. 如不滿足 setup time, 這個數(shù)據(jù)就不能被這一 時鐘打入觸發(fā)器，只有在下一個時鐘上升沿，數(shù)據(jù)才能被打入觸發(fā)器。 保持時間是指觸發(fā)器的時鐘信號上升沿到來以后，數(shù)據(jù)穩(wěn)定不變的時間。 如果 hold time 不夠，數(shù)據(jù)同樣不能被打入觸發(fā)器。建立時間 （Setup Time） 和保持時間（ Hold time ）。建立時間是指在時鐘邊沿前，數(shù)據(jù)信號需要保持不變的時間。保持時間是指時鐘跳變邊沿后數(shù)據(jù)信號需要保持不變的時間。如果不滿足

25、建立和保持時間的話，那么 DFF 將不能正確地采樣到數(shù)據(jù)，將會出現(xiàn)metastability 的情況。如果數(shù)據(jù)信號在時鐘沿觸發(fā)前后持續(xù)的時間均超過建立和保持時 間，那么超過量就分別被稱為建立時間裕量和保持時間裕量。8、說說對數(shù)字邏輯中的競爭和冒險的理解，并舉例說明競爭和冒險怎樣消除。（仕蘭微 電子）9、什么是競爭與冒險現(xiàn)象？怎樣判斷？如何消除？（漢王筆試）9 歡迎下載。精品文檔在組合邏輯中， 由于門的輸入信號通路中經(jīng)過了不同的延時， 導(dǎo)致到達該門的時間不一致叫競爭。 產(chǎn)生毛刺叫冒險。 如果布爾式中有相反的信號則可能產(chǎn)生競爭和冒險現(xiàn)象。 解決方法： 一是添加布爾式的消去項， 二是在 芯片外部加電

26、容。10、你知道那些常用邏輯電平？ TTL與COMSI平可以直接互連嗎？（漢 王筆試）常用邏輯電平：12V, 5V, 3.3V; TTL和CMOS可以直接互連，由于 TTL 是在0.3-3.6V 之間，而CMOSU是有在12V的有在5V的。CMOSJ出接至U TTL是可以直接互連。TTL接到CMOSI要在輸出端口加一上拉電阻接到 5 V 或者 12V。11、如何解決亞穩(wěn)態(tài)。（飛利浦大唐筆試）亞穩(wěn)態(tài)是指觸發(fā)器無法在某個規(guī)定時間段內(nèi)達到一個可確認(rèn)的狀態(tài)。 當(dāng)一個觸發(fā)器進入亞穩(wěn)態(tài)時， 既無法預(yù)測該單元的輸出電平， 也無法預(yù)測何時輸出才能穩(wěn)定在某個正確的電平上。 在這個穩(wěn)定期間， 觸發(fā)器輸出一些中間級

27、電平， 或者可能處于振蕩狀態(tài)，并且這種無用的輸出電平可以沿信號通道上的各個觸發(fā)器級聯(lián)式傳播下去。12、 IC 設(shè)計中同步復(fù)位與異步復(fù)位的區(qū)別。（南山之橋）13、MOOREf MEELEY犬態(tài)機的特征。（南山之橋）14、多時域設(shè)計中, 如何處理信號跨時域。（南山之橋）15、給了reg 的 setup,hold 時間，求中間組合邏輯的 delay 范圍。（飛利浦大唐筆試）Delay q, 還有clock的 delay, 寫出決定最大時鐘的因素，同時給出表達式。（威盛 VIA 2003.11.06 上海筆試試題）18、說說靜態(tài)、動態(tài)時序模擬的優(yōu)缺點。（威盛VIA 2003.11.06 上海筆試試題）

28、19、一個四級的Mux,其中第二級信號為關(guān)鍵信號如何改善timing 。（威盛 VIA2003.11.06 上海筆試試題）20、給出一個門級的圖，又給了各個門的傳輸延時，問關(guān)鍵路徑是什么，還問給出輸入，使得輸出依賴于關(guān)鍵路徑。（未知）21、邏輯方面數(shù)字電路的卡諾圖化簡，時序（同步異步差異），觸發(fā)器有幾種（區(qū)別，優(yōu)點），全加器等等。（未知）22、卡諾圖寫出邏輯表達使。（威盛VIA 2003.11.06 上海筆試試題）23、化簡 F（A,B,C,D）= m（1,3,4,5,10,11,12,13,14,15） 的和。（威盛）24、 please show the CMOS inverter sch

29、matic,layout and its cross sectionwith P-well process.Plot its transfer curve （Vout-Vin） And also explain theoperation region of PMOS and NMOS for each segment of the transfer curve? （威盛筆試題 circuit design-beijing-03.11.09 ）25、 To design a CMOS invertor with balance rise and fall time,p lease definet

30、he ration of channel width of PMOS and NMOS and explain?26、為什么一個標(biāo)準(zhǔn)的倒相器中P管的寬長比要比N管的寬長比大？（仕 蘭微電子）27、用mos 管搭出一個二輸入與非門。（揚智電子筆試）28、 please draw the transistor level schematic of a cmos 2 input AND gate andexplain which input has faster response for output rising edge.（less delaytime） 。（威盛筆試題 circuit desi

31、gn-beijing-03.11.09 ）29、畫出NOT,NAND,NOR符號，真值表，還有transistohevel的電路。（ Infineon 筆試）30、畫出 CMOS勺圖，畫出 tow-to-one mux gate 。（威盛 VIA 2003.11.06 上海筆試試題）31、用一個二選一 mux和一個inv實現(xiàn)異或。（飛利浦大唐筆試）32、畫出Y=A*B+C的cmos電路圖。（科廣試題）33、用邏輯們和cmos電路實現(xiàn)ab+cd。（飛利浦大唐筆試）34、畫出CMOSI路的晶體管級電路圖，實現(xiàn) Y=A*B+C（D+E）。（仕蘭微電子）35、利用4 選 1 實現(xiàn) F（x,y,z）=x

32、z+yz 。（未知）36、給一個表達式f=xxxx+xxxx+xxxxx+xxxx 用最少數(shù)量的與非門實現(xiàn)（實際上就是化簡）。37、給出一個簡單的由多個 NOT,NAND,NOR成的原理圖，根據(jù)輸入波形畫出各點波形。（ Infineon 筆試）38、為了實現(xiàn)邏輯（A XOR B OR （C AND Q ,請選用以下邏輯中的一種，并說明為什么？ 1） INV 2 ） AND 3 ） OR 4） NAND 5 ） NOR 6 ） XOR 答案： NAND（未知）39、用與非門等設(shè)計全加法器。（華為）40、給出兩個門電路讓你分析異同。（華為）41、用簡單電路實現(xiàn)，當(dāng)A為輸入時，輸出B波形為（仕蘭微電

33、子）42、A,B,C,D,E進行投票，多數(shù)服從少數(shù)，輸出是 F （也就是如果A,B,C,D,E 中 1 的個數(shù)比 0多，那么 F 輸出為 1，否則 F 為 0），用與非門實現(xiàn)，輸入數(shù)目沒有限制。（未知）43、用波形表示D觸發(fā)器的功能。（揚智電子筆試）44、用傳輸門和倒向器搭一個邊沿觸發(fā)器。（揚智電子筆試）45、用邏輯們畫出D觸發(fā)器。（威盛VIA 2003.11.06 上海筆試試題）46、畫出DFF的結(jié)構(gòu)圖，用verilog 實現(xiàn)之。（威盛）47、畫出一種CMOS勺D鎖存器的電路圖和版圖。（未知）48、D觸發(fā)器和D鎖存器的區(qū)別。（新太硬件面試）49、簡述latch 和 filp-flop 的異同

34、。（未知）50、LATC悌口 DFF的概念和區(qū)別。（未知）51、 latch 與 register 的區(qū)別 , 為什么現(xiàn)在多用 register. 行為級描述中 latch 如何產(chǎn)生的。（南山之橋）52、用D 觸發(fā)器做個二分顰的電路 . 又問什么是狀態(tài)圖。（華為）53、請畫出用D觸發(fā)器實現(xiàn)2倍分頻的邏輯電路？（漢王筆試）54、怎樣用D觸發(fā)器、與或非門組成二分頻電路？（東信筆試）55、 How many flip-flop circuits are needed to divide by 16?（Intel） 16 分頻？56、用 filp-flop 和 logic-gate 設(shè)計一個 1 位加

35、法器，輸入 carryin 和 current-stage ，輸出carryout 和 next-stage. （未知）57、用D 觸發(fā)器做個4 進制的計數(shù)。（華為）58、實現(xiàn)N 位 Johnson Counter,N=5 。（南山之橋）59、用你熟悉的設(shè)計方式設(shè)計一個可預(yù)置初值的7 進制循環(huán)計數(shù)器， 15進制的呢？（仕蘭微電子）60、數(shù)字電路設(shè)計當(dāng)然必問Verilog/VHDL ，如設(shè)計計數(shù)器。(未知)61、BLOCKING NONBLOCKING的區(qū)另(南山之橋)62、寫異步D觸發(fā)器的verilog module 。(揚智電子筆試) module dff8(clk , reset, d,

36、q);input clk;input reset;input 7:0 d;output 7:0 q;reg 7:0 q;always (posedge clk or posedge reset)if(reset)q = 0;elseq = d;endmodule63、用D 觸發(fā)器實現(xiàn)2 倍分頻的 Verilog 描述？ (漢王筆試)module divide2( clk , clk_o, reset);input clk , reset;output clk_o;wire in;reg out ;always ( posedge clk or posedge reset)if ( reset)

37、out = 0;elseout = in;assign in = out;assign clk_o = out;endmodule64、可編程邏輯器件在現(xiàn)代電子設(shè)計中越來越重要，請問：a） 你所知道的可編程邏輯器件有哪些？ b）試用VHDLlE VERILOG ABLE的述8位D觸發(fā)器邏輯。（漢王筆試）PAL， PLD， CPLD， FPGA。module dff8（clk , reset, d, q）;inputclk;inputreset;input d;output q;reg q;always （posedge clk or posedge reset）if（reset）q = 0;e

38、lseq = d;endmodule65、請用HDLffl述四位的全加法器、5分頻電路。（仕蘭微電子）66、用VERILOG VHDL一段代碼，實現(xiàn)10進制計數(shù)器。（未知）67、用VERILOG VHDL一段代碼，實現(xiàn)消除一個 glitch。（未知）68、 一個狀態(tài)機的題目用verilog 實現(xiàn) （不過這個狀態(tài)機畫的實在比較差，很容易誤解的）。（威盛 VIA 2003.11.06 上海筆試試題）69、描述一個交通信號燈的設(shè)計。（仕蘭微電子）70、畫狀態(tài)機，接受1， 2， 5 分錢的賣報機，每份報紙5 分錢。（揚智電子筆試）71、設(shè)計一個自動售貨機系統(tǒng)，賣 soda 水的，只能投進三種硬幣，要正

39、確的找回錢數(shù)。 （1）畫出fsm （有限狀態(tài)機）；（2）用verilog編程，語法要 符合 fpga 設(shè)計的要求。（未知）72、設(shè)計一個自動飲料售賣機，飲料10 分錢，硬幣有5 分和 10 分兩種，并考慮找零：（ 1）畫出fsm （有限狀態(tài)機）；（2）用verilog編程，語法要符合fpga設(shè)計的要求；（3）設(shè)計工程中可使用的工具及設(shè)計大致過程。（未知）73、畫出可以檢測10010 串的狀態(tài)圖 , 并 verilog 實現(xiàn)之。（威盛）74、用FSMR現(xiàn)101101的序列檢測模塊。（南山之橋）a 為輸入端， b 為輸出端，如果a 連續(xù)輸入為 1101 則 b 輸出為 1，否則為0。例如 a： 0

40、001100110110100100110b ： 0000000000100100000000請畫出 state machine ； 請用 RTL描述其 state machine。 （未知）75、 用 verilog/vddl 檢測 stream 中的特定字符串 （分狀態(tài)用狀態(tài)機寫） 。 （飛利浦大唐筆試）76、用 verilog/vhdl 寫一個 fifo 控制器（包括空，滿，半滿信號） 。 （飛利浦大唐筆試）77、現(xiàn)有一用戶需要一種集成電路產(chǎn)品，要求該產(chǎn)品能夠?qū)崿F(xiàn)如下功能：y=lnx ，其中， x為 4 位二進制整數(shù)輸入信號。 y 為二進制小數(shù)輸出，要求保留兩位小數(shù)。電源電壓為 35v

41、假設(shè)公司接到該項目后， 交由你來負責(zé)該產(chǎn)品的設(shè)計， 試討論該產(chǎn)品的設(shè)計全程。（仕蘭微電子）78、 sram， falsh memory ，及 dram 的區(qū)別？（新太硬件面試）79、給出單管DRAM勺原理圖（西電版數(shù)字電子技術(shù)基礎(chǔ)作者楊頌華、馮毛官 205 頁圖 9 14b） ，問你有什么辦法提高refresh time ，總共有 5 個問題，記不起來了。（降低溫度，增大電容存儲容量）（ Infineon 筆試）80、 Please draw schematic of a common SRAM cell with 6 transist ors,point outwhich nodes can

42、 store data and which node is word line control?（威盛筆試題circuit design-beijing-03.11.09 ）81、名詞:sram,ssram,sdram名詞 IRQ,BIOS,USB,VHDL,SDRIRQ: Interrupt ReQuestBIOS: Basic Input Output SystemUSB: Universal Serial BusVHDL: VHIC Hardware Description LanguageSDR: Single Data Rate壓控振蕩器的英文縮寫（VCO）。動態(tài)隨機存儲器的英文縮寫

43、（DRAM。）名詞解釋，無聊的外文縮寫罷了，比如 PCI、 ECC、 DDR、 interrupt 、 pip eline 、IRQ,BIOS,USB,VHDL,VLSI VCO任控振蕩器）RAM （動態(tài)隨機存儲器），F(xiàn)I R IIR DFT（ 離散傅立葉變換）或者是中文的，比如：a.量化誤差b.直方圖c.白平衡IC 設(shè)計基礎(chǔ)（流程、工藝、版圖、器件）1、我們公司的產(chǎn)品是集成電路，請描述一下你對集成電路的認(rèn)識，列舉一些與集成電路相關(guān)的內(nèi)容（如講清楚模擬、數(shù)字、雙極型、CMO、S MCU、 RISC、 CISC、 DSP、 ASIC、 FPGA等的概念）。（仕蘭微面試題目）2、FPG母口 ASI

44、C的概念，他們的區(qū)別。（未知）答案：FPGA!可編程ASICASIC:專用集成電路，它是面向?qū)ｉT用途的電路，專門為一個用戶設(shè)計和制造的。根據(jù)一個用戶的特定要求，能以低研制成本，短、交貨周期供貨的全定制，半定制集成電路。與門陣列等其它 ASIC（Application Specific IC） 相比， 它們又具有設(shè)計開發(fā)周期短、設(shè)計制造成本低、 開發(fā)工具先進、 標(biāo)準(zhǔn)產(chǎn)品無需測試、 質(zhì)量穩(wěn)定以及可實時在線檢驗等優(yōu)點3、什么叫做OTP片、掩膜片，兩者的區(qū)別何在？（仕蘭微面試題目）4、你知道的集成電路設(shè)計的表達方式有哪幾種？（仕蘭微面試題目）5、描述你對集成電路設(shè)計流程的認(rèn)識。（仕蘭微面試題目）6、簡

45、述FPGAi?可編程邏輯器件設(shè)計流程。（仕蘭微面試題目）7、 IC 設(shè)計前端到后端的流程和eda 工具。（未知）8、 從 RTL synthesis 到 tape out 之間的設(shè)計flow, 并列出其中各步使用的 tool. （未知）9、 Asic 的 design flow 。（威盛 VIA 2003.11.06 上海筆試試題）10、寫出asic 前期設(shè)計的流程和相應(yīng)的工具。（威盛）11、集成電路前段設(shè)計流程，寫出相關(guān)的工具。（揚智電子筆試）先介紹下IC 開發(fā)流程：1. ）代碼輸入（design input）用 vhdl 或者是 verilog 語言來完成器件的功能描述，生成hdl 代碼語

46、言輸入工具：SUMMIT VISUALHDLMENTOR RENIOR圖形輸入 :composer（cadence）;viewlogic （viewdraw）2. ）電路仿真（ circuit simulation）將 vhd 代碼進行先前邏輯仿真，驗證功能描述是否正確數(shù)字電路仿真工具：Verolog ： CADENCE Verolig-XLSYNOPSYS VCSMENTOR Modle-simVHDL :CADENCE NC-vhdlSYNOPSYS VSSMENTOR Modle-sim模擬電路仿真工具：*ANTI HSpice pspice ， spectre micro microw

47、ave:eesoft : hp3. ）邏輯綜合（ synthesis tools）邏輯綜合工具可以將設(shè)計思想 vhd 代碼轉(zhuǎn)化成對應(yīng)一定工藝手段的門級電路；將初級仿真中所沒有考慮的門沿（ gates delay ）反標(biāo)到生成的門級網(wǎng)表中 , 返回電路仿真階段進行再仿真。最終仿真結(jié)果生成的網(wǎng)表稱為物理網(wǎng)表。12、請簡述一下設(shè)計后端的整個流程？（仕蘭微面試題目）13、 是否接觸過自動布局布線？請說出一兩種工具軟件。自動布局布線需要哪些基本元素？（仕蘭微面試題目）14、描述你對集成電路工藝的認(rèn)識。（仕蘭微面試題目）15、 列舉幾種集成電路典型工藝。工藝上常提到 0.25,0.18 指的是什么？（仕蘭

48、微面試題目）16、請描述一下國內(nèi)的工藝現(xiàn)狀。（仕蘭微面試題目）17、半導(dǎo)體工藝中，摻雜有哪幾種方式？（仕蘭微面試題目）18、描述CMO也路中閂鎖效應(yīng)產(chǎn)生的過程及最后的結(jié)果？（仕蘭微面試題目）19、解釋latch-up 現(xiàn)象和 Antenna effect 和其預(yù)防措施. （未知）20、什么叫Latchup? （科廣試題）21、什么叫窄溝效應(yīng) ? （科廣試題）22、什么是NMOS PMOSCMOS什么是增強型、耗盡型？什么是 PNP NPN?他們有什么差別？（仕蘭微面試題目）23、硅柵COMS：藝中N阱中做的是P管還是N管，N阱的阱電位的連接有什么要求？（仕蘭微面試題目）24、畫出CMOSj體管

49、的CROSS-OVER （應(yīng)該是縱剖面圖），給出所有可能的傳輸特性和轉(zhuǎn)移特性。（ Infineon 筆試試題）25、以interver為例，寫出N阱CMOS! process流程，并畫出剖面圖。（科廣試題）26、 Please explain how we describe the resistance in semiconductor. Comparethe resistance of a metal,poly and diffusion in tranditional CMOS process. （威盛筆試題 circuit design-beijing-03.11.09 ）27、說明mo

50、s一半工作在什么區(qū)。（凹凸的題目和面試）28、畫p-bulk的nmos截面圖。（凹凸的題目和面試）29、寫 schematic note （？）， 越多越好。（凹凸的題目和面試）30、寄生效應(yīng)在ic 設(shè)計中怎樣加以克服和利用。（未知）31、太底層的MOST物理特*覺一般不大會作為筆試面試題，因為全是微電子物理，公式推導(dǎo)太羅索，除非面試出題的是個老學(xué)究。 IC 設(shè)計的話需要熟悉的軟件 : Cadence,Synopsys, Avant , UNIX當(dāng)然也要大概會操作。32、 unix 命令 cp -r, rm,uname 。（揚智電子筆試）單片機、MCU計算機原理1、簡單描述一個單片機系統(tǒng)的主要

51、組成模塊，并說明各模塊之間的數(shù)據(jù)流流向和控制流流向。簡述單片機應(yīng)用系統(tǒng)的設(shè)計原則。（仕蘭微面試題目）2、畫出8031與2716 （2K*8ROM的連線圖，要求采用三-八譯碼器,8031 的 P2.5,P2.4 和P2.3參加譯碼，基本地址范圍為 3000H-3FFFH該2716有沒有重疊地址？根據(jù)是什么？若有，則寫出每片 2716 的重疊地址范圍。（仕蘭微面試題目）3、用8051 設(shè)計一個帶一個8*16 鍵盤加驅(qū)動八個數(shù)碼管（共陽）的原理圖。（仕蘭微面試題目）4、 PCI 總線的含義是什么？ PCI 總線的主要特點是什么？ （仕蘭微面試題目）5、中斷的概念？簡述中斷的過程。（仕蘭微面試題目）6

52、、如單片機中斷幾個/ 類型，編中斷程序注意什么問題；（未知）7、要用一個開環(huán)脈沖調(diào)速系統(tǒng)來控制直流電動機的轉(zhuǎn)速，程序由8051完成。簡單原理如下：由 P3.4 輸出脈沖的占空比來控制轉(zhuǎn)速，占空比越大，轉(zhuǎn)速越快；而占空比由K7-K0八個開關(guān)來設(shè)置， 直接與 P1 口相連 （開關(guān)撥到下方時為 0 ， 撥到上方時為1 ，組成一個八位二進制數(shù)N）,要求占空比為N/256。（仕蘭微面試題目）下面程序用計數(shù)法來實現(xiàn)這一功能，請將空余部分添完整。MOV P1， #0FFHLOOP1 ： MOV R，4 #0FFHMOV R3， #00HLOOP2 ： MOV A， P1SUBB A， R3JNZ SKP1S

53、KP1： MOV C， 70HMOV P3.4， CACALL DELAY:止匕延時子程序略AJMP LOOP18、單片機上電后沒有運轉(zhuǎn)，首先要檢查什么？（東信筆試題）9、 What is PC Chipset? （揚智電子筆試）芯片組（ Chipset ）是主板的核心組成部分，按照在主板上的排列位置的不同，通常分為北橋芯片和南橋芯片。北橋芯片提供對CPU勺類型和主頻、內(nèi)存的類型和 最大容量、ISA/PCI/AGP插槽、ECC糾錯等支持。南橋芯片則提供對 KBC（鍵盤控制 器）、RTC （實時時鐘控制器）、USB（通用串行總線）、Ultra DMA/33（66）EIDE 數(shù)據(jù)傳輸方 式和ACP

54、I （高級能源管理）等的支持。其中北橋芯片起著主導(dǎo)性的作用，也稱為主橋（ H ost Bridge ）。除了最通用的南北橋結(jié)構(gòu)外， 目前芯片組正向更高級的加速集線架構(gòu)發(fā)展， Intel 的8xx 系列芯片組就是這類芯片組的代表，它將一些子系統(tǒng)如 IDE 接口、音效、MODEM USBft接接入主芯片，能夠提供比 PCI 總線寬一倍的帶寬，達到了266MB/s。10、 如果簡歷上還說做過cpu 之類， 就會問到諸如 cpu 如何工作， 流水線之類的問題。（未知）11、計算機的基本組成部分及其各自的作用。（東信筆試題）12、 請畫出微機接口電路中， 典型的輸入設(shè)備與微機接口邏輯示意圖 （數(shù)據(jù)接口、控制接口、所存器/ 緩沖器）。 （漢王筆試）13、 cache 的主要部分什么的。（威盛VIA 2003.11.06 上海筆試試題）14、同步異步傳輸?shù)牟町悾ㄎ粗?5、串行通信與同步通信異同, 特點 , 比較。（華為面試題）16、RS232c高電平脈沖對應(yīng)的TTL邏輯是？（負邏輯？）（華為面試題）信號與系統(tǒng)1、的話音頻率一般為3003400Hz若對其采樣且使信號不失真，其