語音芯片TLV320AIC23使用

1、語音芯片TLV320AIC23使用2012.12.15硬件實物（正面）DSPSDRAMAIC23LED驅(qū)動器驅(qū)動器與門與門CLKOUTPGE封裝語音芯片AIC230主要信息 2路AD 2路DA 模擬輸入增益調(diào)整范圍12-34.5dB 模擬輸出調(diào)整范圍6-73dB 自帶參考源C5509管腳說明-數(shù)據(jù)接口 DSP的McBSP1接口（接AIC23數(shù)據(jù)接口） 連接關(guān)系 S10：CLKR S11：DR S12：FSR S13：DX S14：CLKX S15：FSX硬件部分-其他接口 時鐘12MHz 控制接口IIC：SDA、SCL（MODE=0） 地址：001 1010 只能寫：R/W=0 格式：地址+0

2、+B15B9（控制地址位）+B8B0（控制數(shù)據(jù)位） 數(shù)據(jù)接口（5根線）：BCLK、DIN、DOUT、LRCIN、LRCOUT 模擬接口 線入、線出 MIC入、耳機出控制接口時序語音芯片TLV320AIC23使用.pdf控制寄存器左聲道線入音量控制 LRS：L/R Simutaneout 左右聲道同時音量控制 LIM：Left In Mute LIV：Left Input Volume 1 1111: +12dB 1 0111: 0dB(缺省) 0 0000: -34.5dB 步長：1.5dB左聲道耳機音量控制 LRS：L/R Simutaneout 左右聲道同時音量控制 LZC：Left Ze

3、ro Cross 左聲道過零檢測 LHV：Left Headphone Volume 111 1111: +6dB 111 1001: 0dB(缺省) 000 0000: -73.0dB 步長：1dB模擬通道控制 STA：SideTone Atten側(cè)音衰減 STE：側(cè)音衰減使能 DAC：DAC選擇 BYP：ByPass INSEL：輸入選擇（0：線入） MICM：麥克風(fēng)靜音 MICB：麥克風(fēng)前置放大使能數(shù)字通道控制 DACM：DAC靜音 DEEMP1:0：去加重控制 00：禁止 01：32kHz 10：44.1kHz 11：48kHz ADCHP：ADC高通濾波控制功耗控制 OFF：器件電源

4、，0：ON；1：OFF CLK：時鐘 OSC：振蕩器 OUT：輸出 DAC： ADC： MIC： LINE：數(shù)字音頻接口格式(1) D6：MS=主（1）、從（0）模式 D5：LRSWAP=0（DAC左右聲道互換禁止） D4：LRP=1（MSB出現(xiàn)在LRCIN上升沿后的第2個時鐘上升沿上） D32：IWL=輸入位寬：00（16位） D10：FOR=11（數(shù)據(jù)格式：DSP模式，幀同步脈沖后跟隨2個字的數(shù)據(jù)） AIC23為主模式，數(shù)據(jù)為DSP模式，數(shù)據(jù)長度16位 Uint16 digital_audio_inteface_format2=0 x0e,0 x53;數(shù)字音頻接口格式(2) Uint16

5、digital_audio_inteface_format2=0 x0e,0 x53; 0000 1110 0101 0011: D6=1（MS, AIC23為主模式，時鐘、幀同步由AIC23驅(qū)動） D5=0（LRSWAP, DAC左右聲道交替被禁止) D4=0（LRP, DAC左右聲道相位，USB模式：MSB出現(xiàn)在LRCIN上升沿后的第一個BCLK的上升沿） D3D2=00（IWL10，輸入數(shù)據(jù)寬度為16bit） D1D0=11（FOR10，數(shù)據(jù)格式：DSP，幀同步后跟2個數(shù)據(jù)字）采樣率控制（1） CLKOUT輸出時鐘分頻控制 CLKIN輸入時鐘分頻控制 SR30：采樣率控制 BOSR：基本

6、過采樣率 USB/NORMAL：時鐘選擇采樣率控制（2）USB模式采用率控制寄存器應(yīng)為：0001 0000 0001 1100=0 x101C(96kHz)0001 0000 0000 0000=0 x1000(48kHz)IIC部分說明 參考文件：TMS320C55x DSP IIC Module Reference Guide (Rev. B) IIC初始化過程 I2CMDR=0 /I2C處于復(fù)位狀態(tài) I2CSAR=0 x1A /I2C設(shè)備的地址為0 x1A 調(diào)用結(jié)構(gòu)體I2Cinit設(shè)置參數(shù) I2CPCS=13/前置分頻比為14 I2CMDR=0 x0620/I2C處于工作狀態(tài) I2CCL

7、KL=I2CCLKH=45 /SCL時鐘=144/(14*100)=100kHzI2CMDR 0 x0000 0 x4620 BC：Bit Count 8bit per data byte 0000 0110 0010 0000 MST=1:主模式 TRX=1: I2C模塊發(fā)送數(shù)據(jù) IRS=1: I2C reset, 模塊使能 FREE=1: 遇到斷點模塊不停止I2CSAR I2C Slave Address Register AIC23芯片的地址為：0 x001AI2C設(shè)置結(jié)構(gòu)體（不起作用) typedef struct Uint16 addrmode; /* 7 or 10 bit add

8、ress mode */Uint16 ownaddr; /* dont care if master */Uint16 sysinclock; /* clkout value (Mhz) */Uint16 rate; /* a number between 10 and 400*/Uint16 bitbyte; /* number of bits/byte to be received or transmitted */Uint16 dlb; /* data loopback mode */Uint16 free;/* free mode */ I2C_Setup;I2Cinit結(jié)構(gòu)體 I2C

9、_Setup I2Cinit = 0, /* 7 bit address mode */ 0, /* own address - dont care if master */ 13, /* the IIC clkin is 144/14=10MHz ?*/ 25, /* a number between 10 and ?*/ 0, /* number of bits/byte to be received or transmitted (8)*/ 0, /* DLB mode off*/ 1 /* FREE mode of operation on*/ ;ICCL、ICCH、IPSC I2C Clock Low-Time Divide 165536:100 低電平周期為：45+5個時鐘 I2C Prescale Count：8bit（143） 預(yù)分頻后時鐘：144/14=10MHz I2C時鐘為：10MHz/(50+50)=100kHz I2C SCL要求時鐘范圍：10400kHzI2C_write *data: 待發(fā)送是數(shù)據(jù)指針 Len：數(shù)據(jù)長度2 Master: 主模式1 Slave_add: 設(shè)備地址1A Transfer_mode: 1 (S-A-DD-P) Time_out: 30000 30000/(144/14)M=3000us=3ms 2.46ms/3000