計算機硬件及網(wǎng)絡(luò)存儲器的分類及特點PPT學(xué)習(xí)教案

1、會計學(xué)1計算機硬件及網(wǎng)絡(luò)存儲器的分類及特點計算機硬件及網(wǎng)絡(luò)存儲器的分類及特點23.1 存儲器的分類及特點 第1頁/共51頁3第3章 存儲器 存儲器是計算機系統(tǒng)中的記憶設(shè)備，用來存放程序和數(shù)據(jù)。更確切地說，存儲器是存放二進(jìn)制編碼信息的硬件設(shè)備。第2頁/共51頁4第3章 存儲器 3.1.1 存儲器分類 構(gòu)成存儲器的存儲介質(zhì)，目前主要采用半導(dǎo)體器件和磁性材料。存儲器中最小的存儲單位就是一個雙穩(wěn)態(tài)半導(dǎo)體電路或一個CMOS晶體管或磁性材料的存儲元，它可存儲一個二進(jìn)制代碼。由若干個存儲元組成一個存儲單元，然后再由許多存儲單元組成一個存儲器。 根據(jù)存儲材料的性能及使用方法的不同，存儲器有各種不同的分類方法：

2、第3頁/共51頁5第3章 存儲器 3.1.1 存儲器分類 1. 按存儲介質(zhì)分類： 半導(dǎo)體存儲器：用半導(dǎo)體器件組成的存儲器。 磁表面存儲器：用磁性材料做成的存儲器。2. 按存儲方式分類： 隨機存儲器：任何存儲單元的內(nèi)容都能被隨機存取，且存取時間和存儲單元的物理位置無關(guān)。 順序存儲器：只能按某種順序來存取，存取時間和存儲單元的物理位置有關(guān)。 第4頁/共51頁6第3章 存儲器 3.1.1 存儲器分類 3. 按存儲器的讀寫功能分類 ： 只讀存儲器（ROM）：存儲的內(nèi)容是固定不變的，只能讀出而不能寫入的半導(dǎo)體存儲器。 隨機讀寫存儲器（RAM）：既能讀出又能寫入的半導(dǎo)體存儲器。 4. 按信息的可保存性分類

3、 ： 非永久記憶的存儲器：斷電后信息即消失的存儲器。 永久記憶性存儲器：斷電后仍能保存信息的存儲器。第5頁/共51頁7第3章 存儲器 3.1.1 存儲器分類 5. 按在計算機系統(tǒng)中的作用分類 ： 主存儲器（內(nèi)存）：用于存放活動的程序和數(shù)據(jù)，其速度高、容量較少、每位價位高。 輔助存儲器（外存儲器）：主要用于存放當(dāng)前不活躍的程序和數(shù)據(jù)，其速度慢、容量大、每位價位低。 緩沖存儲器：主要在兩個不同工作速度的部件起緩沖作用。 第6頁/共51頁8原理的。對大量典型程序運行情況的統(tǒng)計分析得出的結(jié)論是：CPU對某些地址的訪問在短時間間隔內(nèi)出現(xiàn)集中分布的傾向。這有利于對存儲器實現(xiàn)層次結(jié)構(gòu)。第3章 存儲器 3.1

4、.2 存儲器的分級結(jié)構(gòu) 第7頁/共51頁9CPU高速緩存主存 輔存輔助硬件輔助硬、軟件第3章 存儲器 第8頁/共51頁10第3章 存儲器 第9頁/共51頁11從內(nèi)存調(diào)入外存中。第3章 存儲器 第10頁/共51頁12第3章 存儲器 第11頁/共51頁13第3章 存儲器 表3-1 存儲器的用途和特點名稱名稱簡稱簡稱用途用途特點特點高速緩沖高速緩沖存儲器存儲器cachecache高速存取指令和高速存取指令和數(shù)據(jù)數(shù)據(jù)存取速度快，但存存取速度快，但存儲容量小儲容量小主存儲器主存儲器主存主存存放計算機運行存放計算機運行期間的大量程序期間的大量程序和數(shù)據(jù)和數(shù)據(jù)存取速度較快，存存取速度較快，存儲容量不大儲容量

5、不大外存儲器外存儲器外存外存存放系統(tǒng)程序和存放系統(tǒng)程序和大型數(shù)據(jù)文件及大型數(shù)據(jù)文件及數(shù)據(jù)庫數(shù)據(jù)庫存儲容量大，位成存儲容量大，位成本低本低第12頁/共51頁14第3章 存儲器 3.1.3 存儲器的技術(shù)指標(biāo) 1.存儲容量:指它可存儲的信息的字節(jié)數(shù)或比特數(shù)， 通常用存儲字?jǐn)?shù)（單元數(shù)） 存儲字長（每單元的比特數(shù)） 表示。 例如： 1Mb=1M 1bit=128k 8bit=256k 4bit=1M位 1MB=1M 8bit=1M字節(jié) 第13頁/共51頁15第3章 存儲器 3.1.3 存儲器的技術(shù)指標(biāo) 2. 存取時間（訪問時間）TA：從存儲器接收到讀/寫命令到信息被讀出或?qū)懭胪瓿伤璧臅r間（決定于存儲介

6、質(zhì)的物理特性和尋址部件的結(jié)構(gòu)）。 例如： ROM存取時間通常為幾百ns； RAM存取時間通常為幾十ns 到一百多ns； 雙極性RAM存取時間通常為1020ns。第14頁/共51頁16第3章 存儲器 3.1.3 存儲器的技術(shù)指標(biāo) 3. 存儲周期 TM：指在存儲器連續(xù)讀/寫過程中一次完整的存取操作所需的時間或者說是CPU連續(xù)兩次訪問存儲器的最小時間間隔。 （有些存儲器在完成讀/寫操作后還有一些附加動作 時間或恢復(fù)時間，例如刷新或重寫時。） TM略大于TA。第15頁/共51頁17第3章 存儲器 3.1.3 存儲器的技術(shù)指標(biāo) 4. 可靠性：平均故障間隔時間（MTBF），即兩次故障之間的平均時間間隔。

7、EPROM重寫次數(shù)在數(shù)千到10萬次之間； ROM數(shù)據(jù)保存時限是20年到100多年。5. 性能價格比：存儲器的性能包括以上幾個方面，但是成本也占很大的比重。因此，常以性能價格比來衡量，即高性能，低價格。 第16頁/共51頁18第3章 存儲器 3.1.4 存儲器的組成與讀寫過程 主存的組成主要包括地址譯碼器、存儲體、讀寫控制邏輯電路及輸入輸出緩沖器。 1. 地址譯碼器 地址線通過譯碼器選中相應(yīng)的存儲單元中的所有基本單元。 2n=N ，n為地址線條數(shù)，N為存儲單元數(shù)。即： 若n=10，N=2n=10242. 存儲體 存儲二進(jìn)制信息的矩陣，由多個基本存儲單元組成，每個存儲單元可有0與1兩種狀態(tài)，即存儲

8、1bit信息。第17頁/共51頁19第3章 存儲器 3.1.4 存儲器的組成與讀寫過程 主存的組成主要包括地址譯碼器、存儲體、讀寫控制邏輯電路及輸入輸出緩沖器。 3. 讀寫控制邏輯電路 控制邏輯電路接收來自CPU的時鐘與讀寫信號，根據(jù)地址譯碼的結(jié)果，控制存儲器指定單元中的數(shù)據(jù)讀出或者寫入。 4. 輸入輸出緩沖器 控制數(shù)據(jù)的輸出，或者把數(shù)據(jù)線上的數(shù)據(jù)寫入到主存的指定單元中。第18頁/共51頁20第3章 存儲器 3.1.4 存儲器的組成與讀寫過程 存儲器的讀寫過程 1. 存儲器讀操作：首先將地址送到地址總線，經(jīng)譯碼選中某一存儲單元。當(dāng)讀信號有效時，所選中單元中的數(shù)據(jù)讀出，經(jīng)三態(tài)輸出緩沖器送到外部數(shù)

9、據(jù)總線上。2. 存儲器寫操作：首先將地址送地址總線，經(jīng)譯碼選中某一存儲單元。同時，需寫入的數(shù)據(jù)經(jīng)數(shù)據(jù)總線送三態(tài)輸入緩沖器；當(dāng)寫信號有效時，由內(nèi)部控制邏輯電路控制，將外部數(shù)據(jù)線上的數(shù)據(jù)寫入到所選中的存儲單元中。第19頁/共51頁213.2 RAM 第20頁/共51頁22第3章 存儲器 3.2.1 基本存儲器單元圖3-3 MOS型六管存儲電路D X地址選擇線 Y地址選擇 T8BA T6 T5 T2 T1 T4 T3Vcc內(nèi)部數(shù)據(jù)線 T7外部數(shù)據(jù)線1. MOS型六管靜態(tài)基本存儲電路D第21頁/共51頁23第3章 存儲器 3.2.1 基本存儲器單元2. MOS型四管動態(tài)基本存儲電路 T1CS數(shù)據(jù)線CD

10、讀出放大器字選擇線W 圖3-4 單管DRAM結(jié)構(gòu)D3. 單管動態(tài)存儲電路 第22頁/共51頁24第3章 存儲器 3.2.1 基本存儲器單元圖3-3 MOS型六管存儲電路D X地址選擇線 Y地址選擇 T8BA T6 T5 T2 T1 T4 T3Vcc內(nèi)部數(shù)據(jù)線 T7外部數(shù)據(jù)線1. MOS型六管靜態(tài)基本存儲電路D第23頁/共51頁25第3章 存儲器 3.2.2 隨機存取存儲器舉例 3. MOS型四管動態(tài)基本存儲電路 WE CS&11A9A0A3A9 1K4存儲器矩陣（6464） 圖3-5 Intel 2114內(nèi)部組成D0D1D2D3行地址譯碼器輸入數(shù)據(jù)控制I/O控制電路列地址譯碼器CSWE第24頁

11、/共51頁263.3 ROM與快閃存儲器 第25頁/共51頁27第3章 存儲器 3.3.1 ROM ROM的信息在使用時是不被改變的，即只能讀出，不能寫入，寫入是有條件的。故一般只能存放固定程序和常量，如監(jiān)控程序、BIOS程序等。ROM芯片的種類很多，有掩膜ROM、可編程ROM（PROM）、可擦除可編程ROM（EPROM）、電可擦除可編程ROM（EEPROM）等。下面分別予以介紹。 1. 掩膜ROM 掩膜ROM是廠家根據(jù)用戶的要求采用掩膜技術(shù)把程序和數(shù)據(jù)在制作集成電路時就已寫入完成。一旦制造完畢，存儲器的內(nèi)容就被固定下來，用戶不能修改。若要修改，就只能重新設(shè)計掩膜。 第26頁/共51頁28第3

12、章 存儲器 3.3.1 ROM 2.可編程只讀存儲器（PROM） 可編程只讀存儲器出廠時各單元內(nèi)容全為0，用戶可用專門的PROM 寫入器將信息寫入，這種寫入是破壞性的，即某個存儲位一旦寫入1，就不能再變?yōu)?，因此對這種存儲器只能進(jìn)行一次編程。根據(jù)寫入原理PROM 可分為兩類：結(jié)破壞型和熔絲型。 熔絲型基本存儲電路由1個三極管和1根熔絲組成，可存儲一位信息。出廠時，每一根熔絲都與位線相連，存儲的都是“0”信息。如果用戶在使用前根據(jù)程序的需要，利用編程寫入器對選中的基本存儲電路通以20mA50mA 的電流，將熔絲燒斷，則該存儲元將存儲信息“1”。由于熔絲燒斷后無法再接通，因而PROM 只能一次編程

13、寫入，編程后就不能再修改。 第27頁/共51頁29第3章 存儲器 3.3.1 ROM 2.可編程只讀存儲器（PROM） 寫入時，按給定地址譯碼后，譯碼器的輸出端選通字線，根據(jù)要寫入信息的不同，在位線上加上不同的電位，若Di位要寫“0”，則對應(yīng)位線Di 懸空（或接上較大電阻）而使流經(jīng)被選中基本存儲電路的電流很小，不足以燒斷熔絲，則該Di位的狀態(tài)仍然保持“0”狀態(tài)；若要寫“1”，則位線Di位加上負(fù)電位（2V），瞬間通過被選基本存儲電路的電流很大，致使熔絲燒斷，即Di位的狀態(tài)改寫為“1”。在正常只讀狀態(tài)工作時，加到字線上的是比較低的脈沖電位，但足以開通存儲元中的晶體管。這樣，被選中單元的信息就一并讀

14、出了。是“0”，則對應(yīng)位線有電流；是“1”，則對應(yīng)位線無電流。在只讀狀態(tài)，工作電流將會很小，不會造成熔絲燒斷，即不會破壞原來存儲的信息。 Vcc字線位線Di圖3-6 熔絲PROM的一個存儲單元示意圖第28頁/共51頁30第3章 存儲器 3.3.1 ROM 3.可擦除可編程的只讀存儲器 EPROM（Erasable PROM） PROM雖然可供用戶進(jìn)行一次編程，但仍有局限性。為了便于研究工作，實驗各種ROM程序方案，可擦除、可再編程ROM 在實際中得到了廣泛應(yīng)用。這種存儲器利用編程器寫入信息，此后便可作為只讀存儲器來使用。 目前，根據(jù)擦除芯片內(nèi)已有信息的方法不同，可擦除、可再編程ROM 可分為兩

15、種類型：紫外線擦除PROM（簡稱EPROM）和電擦除PROM（簡稱EEPROM 或E2PROM）。第29頁/共51頁31第3章 存儲器 3.3.1 ROM 3.可擦除可編程的只讀存儲器 EPROM（Erasable PROM） （1）紫外線可擦除的只讀存儲器 EPROM EPROM 是可以反復(fù)（通常多于100 次）擦除原來寫入的內(nèi)容，更新寫入新信息的只讀存儲器。EPROM 成本較高，可靠性不如掩模式ROM 和PROM，但由于它能多次改寫，使用靈活，所以常用于產(chǎn)品研制開發(fā)階段。（2）電可擦除可編程的只讀存儲器EEPROM（Electrically Erasable PROM） EEPROM（也稱

16、為E2PROM）是一種采用金屬氮氧化硅（MNOS）工藝生產(chǎn)的可擦除可再編程的只讀存儲器。擦除時只需加高壓對指定單元產(chǎn)生電流，將該單元信息擦除，其他未通電流的單元內(nèi)容保持不變。E2PROM 具有對單個存儲單元在線擦除與編程的能力，芯片封裝簡單，對硬件線路無特殊要求，操作簡便，信息存儲時間長。 第30頁/共51頁32第3章 存儲器 3.3.1 ROM 3.可擦除可編程的只讀存儲器 EPROM（Erasable PROM） 與EPROM相比，E2PROM具有集成度低、存取速度較慢、完成程序在線改寫需要較復(fù)雜的設(shè)備、重復(fù)改寫的次數(shù)有限制（因氧化層被磨損）缺點。 其主要優(yōu)點是能在應(yīng)用系統(tǒng)中進(jìn)行在線讀寫，

17、并在斷電情況下保存的數(shù)據(jù)信息不丟失。E2PROM的另外一個優(yōu)點是擦除時可以按字節(jié)分別進(jìn)行（不像EPROM 擦除時要把整個片子的內(nèi)容通過紫外光照射全變?yōu)?），也可以全片擦除，E2PROM的擦除不需紫外光的照射，寫入時也不需要專門的編程設(shè)備。因而使用上比EPROM 方便。第31頁/共51頁33第3章 存儲器 3.3.2 快閃存儲器 快閃存儲器（Flash Memory）簡稱快閃，是近年來發(fā)展很快的一種新型半導(dǎo)體存儲器。它與E2PROM類似，也是一種電擦寫型ROM。與E2PROM的主要區(qū)別是E2PROM是按字節(jié)擦寫，速度慢；而閃存是按塊擦寫，速度快。從結(jié)構(gòu)上來看，flash芯片可分別為串行傳輸和并行

18、傳輸兩大類型。其中，串行flash節(jié)約空間和成本，但存儲容量較小，速度慢；而并行flash存儲容量大，速度快，存取時間約為65170ns。第32頁/共51頁343.4 存儲器與CPU的接口 第33頁/共51頁35A0AmD0DnRDWRCSSIZEXTACK/WAIT接口信號說明：地址信號：A0Am數(shù)據(jù)信號：D0Dn讀、寫信號：RD、WR（有時二者合二為一）片選信號： CS（高地址譯碼產(chǎn)生）多字節(jié)寬度（使能）信號：SIZE （指明存取的字節(jié)數(shù)，如字節(jié)、字、雙字等）握手信號：XTACK（對異步總線為傳輸應(yīng)答信號） WAIT（或READY）對半同步總線為 等待請求或準(zhǔn)備就緒。 第3章 存儲器 第3

19、4頁/共51頁36 計算機應(yīng)用系統(tǒng)的存儲器通常都是由多片存儲器芯片組成的。芯片內(nèi)部都自帶有地址譯碼電路，芯片內(nèi)部的存儲單元由芯片內(nèi)部的譯碼電路對芯片的地址線輸入的地址進(jìn)行譯碼來選擇，這稱之為字選。字選只要從地址總線的最低位A0開始，把它們與存儲器芯片的地址線依次相連即可完成。而存儲器芯片則由地址總線中剩余的高位線來選擇，這就是片選。片選是研究的主要問題。 存儲器芯片與地址總線的連接第3章 存儲器 第35頁/共51頁37地址線數(shù)與存儲單元數(shù)間的關(guān)系是：存儲單元=2x（x為地址線數(shù) ） 即每增加1根地址線，其中所含的存儲單元數(shù)就在原基礎(chǔ)上翻一倍，如下表所列。地址地址線數(shù)線數(shù)1 12 23 34 4

20、8 89 91010 1111 12121313141415151616單元單元數(shù)數(shù)2 24 48 8 1616 256256 512512 1K1K 2K2K 4K4K8K8K 16K16K 32K32K 64K64K地址線數(shù)與存儲單元數(shù)的關(guān)系表第3章 存儲器 第36頁/共51頁381.存儲器芯片的地址線與地址總線的連接 存儲器芯片的地址線與地址總線的連接即字選原則是，從地址總線的最低位A0開始，把它們與存儲器芯片的地址線依次相連。 第3章 存儲器 第37頁/共51頁392.存儲器芯片的片選線與地址總線的連接 片選信號的產(chǎn)生方式（1）線選方式（線選法）（2）譯碼方式第3章 存儲器 第38頁/

21、共51頁402.存儲器芯片的片選線與地址總線的連接 所謂線選法，是直接以系統(tǒng)的高位地址作為存儲器芯片的片選信號，為此只需把用到的地址線與存儲器芯片的片選端直接連接即可。線選法連接的特點是簡單明了，且不需要另外增加電路。但這種連接方法對存儲空間的使用是斷續(xù)的，不能充分有效的利用地址空間，只適用于存儲器芯片較少的存儲器。 第3章 存儲器 第39頁/共51頁412.存儲器芯片的片選線與地址總線的連接 所謂譯碼法，就是使用譯碼器對系統(tǒng)總線中字選余下的高位地址線進(jìn)行譯碼，以其譯碼輸出作為存儲器芯片的片選信號。這是一種最常用的地址譯碼方法，能有效地利用地址空間，適用于大容量多芯片的連接。譯碼電路可以使用現(xiàn)

22、有的譯碼器芯片。常用的譯碼芯片有74LS139（雙2-4譯碼器），74LS138（3-8譯碼器）和74LS154（4-16譯碼器）等。第3章 存儲器 第40頁/共51頁42 74LS138經(jīng)常用來作為存儲器的譯碼電路。 74LS138是3-8譯碼器，它有3個輸入端、3個控制端及8個輸出端。 A B C G2A G2B G1 Y7 GND VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6 1 16 2 15 3 14 4 13 5 12 6 11 7 10 8 9 74LS138引腳圖第3章 存儲器 第41頁/共51頁43 存儲器芯片有1位、4位和8位等不同的結(jié)構(gòu)，對應(yīng)其芯片的數(shù)據(jù)線分別為1根、

23、2根和8根不等。在與8088的8根數(shù)據(jù)線相連時，就要采用并聯(lián)的方式。具體的連接方法是：1位的存儲器芯片，則要用8片，將每片的1根數(shù)據(jù)線分別與數(shù)據(jù)總線的8根數(shù)據(jù)線相連，8片的地址相同。4位的存儲器芯片，則要用2片，將每片的4根數(shù)據(jù)線分別與數(shù)據(jù)總線的高4位和低4位相連，2片的地址也相同。8位的存儲器芯片，則將它的8根數(shù)據(jù)線分別與8根數(shù)據(jù)線相連即可。存儲器芯片與數(shù)據(jù)總線的連接第3章 存儲器 第42頁/共51頁44 存儲器芯片與控制總線的連接比較簡單，僅有輸出允許線OE（或RD）和寫允許線WE（或WR）這2個信號的連接。若為只讀存儲器,則將它的輸出允許線OE直接與8088的存儲讀寫信號MEMR相連即可

24、。若為靜態(tài)隨機讀寫存儲器則將各芯片的輸出允許線OE（或RD）和寫允許線WE（或WR）分別并聯(lián)再分別與8088的存儲器讀寫信號MEMR和MEMW相連。存儲器芯片與控制總線的連接第3章 存儲器 第43頁/共51頁451設(shè)計1KB RAM與CPU的連接（1）計算出所需的芯片數(shù)。（2）構(gòu)成數(shù)據(jù)總線所需的位數(shù)和系統(tǒng)所需的容量。（3）控制線，數(shù)據(jù)線，地址線對應(yīng)相連。存儲器的接口設(shè)計連接舉例第3章 存儲器 第44頁/共51頁461設(shè)計1KB RAM與CPU的連接用2564位的芯片組成1K RAM的方框圖A8A9A0A7D0D7地址線數(shù)據(jù)線A0 CE 4 I/OA0 CE 32564A7 I/OA0 CE 6 I/OA0 CE 52564