數(shù)電實(shí)驗(yàn)內(nèi)容

1、實(shí)驗(yàn)一 門(mén)電路的外特性測(cè)試實(shí)驗(yàn)?zāi)康模?、熟悉TTL集成邏輯門(mén)的邏輯功能，掌握與門(mén)、或門(mén)、與非門(mén)邏輯功能的測(cè)試方法2、掌握與非門(mén)主要外特性及它們的測(cè)試方法實(shí)驗(yàn)器件：74LS00一片 萬(wàn)用電表一塊 電阻若干、置數(shù)開(kāi)關(guān)一塊 雙綜示波器一臺(tái) 導(dǎo)線(xiàn)若干等實(shí)驗(yàn)內(nèi)容：1、以TTL與非門(mén)74LS00為例測(cè)試其真值表&AB123VO圖1-1 74LS00真值表測(cè)試電路1腳、2腳接置數(shù)開(kāi)關(guān)，3腳為輸出端ABVO00011011將與非門(mén)的輸入端如表中所列輸入，用萬(wàn)用表依序測(cè)出相應(yīng)的輸出電壓VO值，如圖1-1所示，并列入表1-1中。圖1-1 74LS00真值表2、同樣方法，可以測(cè)試TTL74LS08、74LS86、7

2、4LS32等門(mén)電路的真值表。3、TTL與非門(mén)74LS00為例的電壓特性曲線(xiàn)測(cè)試。&R1RW123VOVi+5v圖1-2 74LS00電壓特性曲線(xiàn)測(cè)試電路如圖1-2所示，其輸入電壓Vi分別取0.2V、0.4V、0.6V、0.8V、1.1V、1.2V、1.3、1.4V、1.5V、1.6V、1.8V、2.0V，測(cè)出相應(yīng)的輸出電壓VO值，即可畫(huà)出電壓傳輸特性曲線(xiàn)，從這特性曲線(xiàn)上可以確定TTL與非門(mén)的輸出高電平VOh；輸出低電平VOL；開(kāi)門(mén)電壓VON；關(guān)門(mén)電壓VOFF；輸入低電平噪聲容限VNL=VOFF-VIL輸入高電平噪聲容限VNH=VIH-VON；開(kāi)門(mén)電平指允許輸入高電平的最小值；關(guān)門(mén)電平指允許輸入

3、低電平的最大值，VIH為前級(jí)門(mén)的輸出高電平，即本級(jí)門(mén)的輸入高電平；VIL為本級(jí)門(mén)的輸入低電平。4、TTL與非門(mén)74LS00為例的輸入特性測(cè)試&123MA圖1-3 與非門(mén)輸入短路電流測(cè)試電路如圖1-3所示，74LS00的一輸入端短路，輸入端流出的電流即為輸入短路電流Iis；如圖1-4所示，74LS00的一輸入端接+5V，其流向輸入端的電流即為輸入漏電流IiH；&123MA+5v圖1-4 與非門(mén)輸入漏電流測(cè)試電路5、TTL與非門(mén)74LS00為例的輸出特性（帶負(fù)載能力）測(cè)試如圖1-5所示，按表1-2所示改變RL的阻值，測(cè)出相應(yīng)的輸出電壓VOH，依序計(jì)算IL=VOH/RL，并畫(huà)出VOH隨負(fù)載電流變化的

4、曲線(xiàn)。（注意：電位器RL阻值禁止改變到50歐以下）圖1-5 與非門(mén)輸出高電平時(shí)輸出特性測(cè)試電路3RL1K&12VohVoR51RL空載 1K 470 200 110 VOHIL圖1-2與非門(mén) 74LS00輸出高電平數(shù)據(jù)圖1-6 與非門(mén)輸出低電平時(shí)輸出特性測(cè)試電路3RW4.7K&12VoLVo+5V如圖1-6所示，按表1-3所示改變RL的阻值，測(cè)出相應(yīng)的輸出電壓VOL，依序計(jì)算負(fù)載電流IL=5 V -VOL/RL，并畫(huà)出與非門(mén)輸出為低電平VOL輸出特性曲線(xiàn)。（注意： RL阻值禁止改變到50歐以下）RL空載 4.7K 1.5K 800 500 230 VOHIL圖1-3 與非門(mén) 74LS00輸出低

5、電平時(shí)負(fù)載數(shù)據(jù)6、TTL與非門(mén)74LS00為例的動(dòng)態(tài)邏輯功能測(cè)試如圖1-7所示，與非門(mén)一端輸入脈沖信號(hào)，另一端分別接低電平，懸空、高電平三種狀態(tài)，用雙綜示波器同時(shí)觀察加連續(xù)脈沖的輸入端信號(hào)和與非門(mén)輸出端信號(hào)，記錄情況于表1-4中。圖1-7 與非門(mén) 74LS00動(dòng)態(tài)邏輯功能測(cè)試電路&接雙綜示波器CH1123Y接雙綜示波器CH2一個(gè)輸入端加連續(xù)脈沖另一輸入端輸出端Y波形低電平懸空高電平圖1-4 與非門(mén)動(dòng)態(tài)邏輯功能測(cè)試記錄表7、TTL與非門(mén)74LS00為例的平均功耗測(cè)試TTL與非門(mén)74LS00為例的平均功耗如圖1-8所示，與非門(mén)所有輸入端懸空，輸出端空載時(shí)，電流提供給器件的電流為低電平輸出電源電流I

6、CCL；如圖1-9所示，與非門(mén)有一個(gè)以上的輸入端接地，輸出端空載時(shí)的提供給器件的電流為高電平輸出電源電流ICCH；器件的平均功耗為PAV=1/2(ICCL+ICCH)VCC (VCC=+5V)圖1-9 與非門(mén)高電平輸出電源電流IccH測(cè)試電路&7123VOMA14+5V圖1-8 與非門(mén)低電平輸出電源電流IccL測(cè)試電路&7123VOMA14+5V附錄：主要外部特性參數(shù)TTL與非門(mén)的主要外部特性參數(shù)有輸出邏輯電平、開(kāi)門(mén)電平、關(guān)門(mén)電平、扇入系數(shù)、扇出系數(shù)、平均傳輸時(shí)延和空載功耗等。 （1）輸出高電平VoH：輸出高電平VoH是指至少有一個(gè)輸入端接低電平時(shí)的輸出電平。VoH的典型值是3.6V。產(chǎn)品規(guī)范

7、值為VoH 2.4V，標(biāo)準(zhǔn)高電平VSH=2.4V。 （2）輸出低電平VoL：輸出低電平VoL是指輸入全為高電平時(shí)的輸出電平。VoL的典型值是0.3V，產(chǎn)品規(guī)范值為VoL 0.4V，標(biāo)準(zhǔn)低電平VSL= 0.4V。 （3）開(kāi)門(mén)電平VON：開(kāi)門(mén)電平VON是指在額定負(fù)載下，使輸出電平達(dá)到標(biāo)準(zhǔn)低電平VSL的輸入電平，它表示使與非門(mén)開(kāi)通的最小輸入電平。VON的典型值為1.5V，產(chǎn)品規(guī)范值為VON1.8V。開(kāi)門(mén)電平的大小反映了高電平抗干擾能力，VON愈小，在輸入高電平時(shí)的抗干擾能力愈強(qiáng)。（4）關(guān)門(mén)電平VOFF：關(guān)門(mén)電平VOFF是指輸出空載時(shí)，使輸出電平達(dá)到標(biāo)準(zhǔn)高電平VSH的輸入電平，它表示使與非門(mén)關(guān)斷所允許

8、的最大輸入電平。VOFF的典型值為1V，產(chǎn)品規(guī)范值VOFF 0.8V。關(guān)門(mén)電平的大小反映了低電平抗干擾能力，VOFF越大，在輸入低電平時(shí)的抗干擾能力越強(qiáng)。 （5）扇入系數(shù)Ni：扇入系數(shù)Ni是指與非門(mén)允許的輸入端數(shù)目。一般Ni為25，最多不超過(guò)8。（6）扇出系數(shù)No：扇出系數(shù)No是指與非門(mén)輸出端連接同類(lèi)門(mén)的最多個(gè)數(shù)。它反映了與非門(mén)的帶負(fù)載能力 。一般No 8。 扇入和扇出是反映門(mén)電路互連性能的指標(biāo)。（7）輸入短路電流IiS： 輸入短路電流IiS是指當(dāng)與非門(mén)的某一個(gè)輸入端接地而其余輸入端懸空時(shí)，流過(guò)接地輸入端的電流。在實(shí)際電路中，IiS是流入前級(jí)與非門(mén)的灌電流，它的大小將直接影響前級(jí)與非門(mén)的工作情

9、況。因此，對(duì)輸入短路電流要加以限制，產(chǎn)品規(guī)范值IiS1.6mA。（8）高電平輸入電流IiH：高電平輸入電流IiH是指某一輸入端接高電平，而其他輸入端接地時(shí)，流入高電平輸入端的電流，又稱(chēng)為輸入漏電流。當(dāng)與非門(mén)串聯(lián)運(yùn)用時(shí)，若前級(jí)門(mén)輸出高電平，則后級(jí)門(mén)的IiH就是前級(jí)門(mén)的拉電流負(fù)載，IiH過(guò)大將使前級(jí)門(mén)輸出的高電平下降。所以，必須將IiH限制在一定數(shù)值以下，一般IiH50A。（9）平均傳輸延遲時(shí)間tpd：平均傳輸延遲時(shí)間tpd是指一個(gè)矩形波信號(hào)從與非門(mén)輸入端傳到與非門(mén)輸出端(反相輸出)所延遲的時(shí)間。通常將從輸入波上沿中點(diǎn)到輸出波下沿中點(diǎn)的時(shí)間延遲稱(chēng)為導(dǎo)通延遲時(shí)間tpdL；從輸入波下沿中點(diǎn)到輸出波上沿

10、中點(diǎn)的時(shí)間延遲稱(chēng)為截止延遲時(shí)間tpdH。平均延遲時(shí)間定義為 tpd=(tpdL + tpdH)/2 平均延遲時(shí)間是反映與非門(mén)開(kāi)關(guān)速度的一個(gè)重要參數(shù)。tpd的典型值約10ns，一般小于40ns。 （10）空載功耗P：空載功耗是當(dāng)與非門(mén)空載時(shí)電源總電流ICC和電源電壓UCC的乘積。輸出為低電平時(shí)的功耗稱(chēng)為空載導(dǎo)通功耗PON，輸出為高電平時(shí)的功耗稱(chēng)為空載截止功耗POFF。PON總比POFF大，平均功耗P=(PON+POFF)/2。一般P50mW,如74H系列門(mén)電路平均功耗為22mW。TTL,三極管基極有電阻接5V電源.懸空相當(dāng)于+5V電源通過(guò)電阻,再通過(guò)PN結(jié)加到輸入端,懸空后,輸入端高電平. TT

11、L處理方法有三種：1.接高電平，通常接Vcc；2.與多余的輸入端連接；3.懸空。CMOS是前兩種。某一輸入端口懸空即開(kāi)路，對(duì)電路輸出沒(méi)有影響，而ttl與非門(mén)只要有一個(gè)輸入端輸入為“0”，輸出為1，而某一個(gè)輸入端為“1”則不影響輸出結(jié)果，所以懸空可以看成輸入為“1”實(shí)驗(yàn)二 利用門(mén)電路構(gòu)成編碼器及一位全加器、分配器、選擇器實(shí)驗(yàn)?zāi)康模?、熟悉由基本門(mén)電路組成邏輯功能部件的方法和原理。2、進(jìn)而了解組合電路的設(shè)計(jì)，安裝和調(diào)試。實(shí)驗(yàn)器件：74LS08（與門(mén)）一片,74LS32（或門(mén)）一片,74LS86（異或門(mén)）一片,74LS20（四輸入兩與非門(mén)）二片,74LS11（三輸入與門(mén)）一片,74LS04（非門(mén)）一

12、片，導(dǎo)線(xiàn)若干等實(shí)驗(yàn)內(nèi)容：1、編碼器設(shè)計(jì)電路：編碼器的功能是將具有特定意義的單個(gè)信號(hào)輸入信號(hào)組合成二進(jìn)制代碼輸出的組合邏輯電路。編碼器設(shè)計(jì)電路：將07八個(gè)各代表07的邏輯開(kāi)關(guān)向變量，轉(zhuǎn)換成三位二進(jìn)制代碼輸出的組合電路，編碼器真值表如下：十進(jìn)制數(shù)輸 入輸 出K7 K6 K5 K4 K3 K2 K1 K0A B C01 1 1 1 1 1 1 10 0 011 1 1 1 1 1 0 10 0 121 1 1 1 1 0 1 10 1 031 1 1 1 0 1 1 10 1 141 1 1 0 1 1 1 11 0 051 1 0 1 1 1 1 11 0 161 0 1 1 1 1 1 11 1

13、 070 1 1 1 1 1 1 11 1 1連接電路：畫(huà)出電路圖，利用兩片74LS20和置數(shù)開(kāi)關(guān)來(lái)實(shí)現(xiàn)，顯示用LED邏輯電平。說(shuō)明：輸入K1K7常置“1”，需輸入哪個(gè)邏輯開(kāi)關(guān)的特定編碼時(shí)，就將哪個(gè)開(kāi)關(guān)置“0”，其輸出顯示即為對(duì)應(yīng)二進(jìn)制編碼。2、一位全加器設(shè)計(jì)電路全加器具有三個(gè)輸入，除被加數(shù)，加數(shù)外還應(yīng)考慮來(lái)自低位的進(jìn)位，分別表示的X、Y、Z相加以后產(chǎn)生本位和S及本位向高一位的進(jìn)位C。自己設(shè)計(jì)真值表、電路，X、Y、Z根據(jù)真值表由置數(shù)開(kāi)關(guān)置數(shù)，輸出接顯示，看是否與真值表相符合。3、設(shè)計(jì)一個(gè)四路分配器電路分配器是把一個(gè)輸入信號(hào)A傳送到四個(gè)輸出端去的組合電路，將A傳送到哪個(gè)輸出端決定于S1、S0。A輸入可用連續(xù)脈沖。S1 S0F0 F1 F2 F30 00 11 01 1A 0 0 00 A 0 0 0 0 A 00 0 0 A畫(huà)出電路圖，自行檢驗(yàn)。4、設(shè)計(jì)一個(gè)四選一數(shù)據(jù)選擇器從四路輸入信號(hào)中由選擇控制S1、S0決定選取其中之一傳送到唯一的輸出端去的電路稱(chēng)為四路選擇器，通過(guò)實(shí)驗(yàn)看是否與真值表相符。S1、S0由置數(shù)開(kāi)關(guān)控制。I0I3分別接連續(xù)脈沖。S1 S0F0 00 11 01 1I0I1I2I35、自行設(shè)計(jì)一個(gè)三位判決電