微型計(jì)算機(jī)CPU課件

1、微型計(jì)算機(jī)CPU1微型計(jì)算機(jī)CPU2n教學(xué)提示：微處理器是組成個(gè)人計(jì)算機(jī)（教學(xué)提示：微處理器是組成個(gè)人計(jì)算機(jī)（PC機(jī)）機(jī)）的核心部件，微處理器的性能直接決定的核心部件，微處理器的性能直接決定PC機(jī)的機(jī)的性能。本章介紹微型計(jì)算機(jī)的性能。本章介紹微型計(jì)算機(jī)的CPU-微處理器微處理器基本知識(shí)。主要介紹微處理器原理與組成，基本知識(shí)。主要介紹微處理器原理與組成，8086微處理器的結(jié)構(gòu)、功能、總線時(shí)序及與存微處理器的結(jié)構(gòu)、功能、總線時(shí)序及與存儲(chǔ)器的連接，特別是儲(chǔ)器的連接，特別是Pentium微處理器的結(jié)構(gòu)微處理器的結(jié)構(gòu)和功能。和功能。n教學(xué)目標(biāo)：掌握教學(xué)目標(biāo)：掌握8086微處理器的基本結(jié)構(gòu)、原理微處理器的

2、基本結(jié)構(gòu)、原理和功能，掌握和功能，掌握Pentium微處理器的結(jié)構(gòu)特點(diǎn)和功微處理器的結(jié)構(gòu)特點(diǎn)和功能特點(diǎn)。學(xué)習(xí)完這些內(nèi)容后，對(duì)微處理器的基本能特點(diǎn)。學(xué)習(xí)完這些內(nèi)容后，對(duì)微處理器的基本結(jié)構(gòu)、原理將會(huì)有一個(gè)比較全面的了解。結(jié)構(gòu)、原理將會(huì)有一個(gè)比較全面的了解。 微型計(jì)算機(jī)CPU3n3.1 微處理器的原理與組成微處理器的原理與組成n3.2 8086微處理器微處理器 n3.3 Pentium微處理器微處理器 微型計(jì)算機(jī)CPU4n3.1.13.1.1微處理器的基本結(jié)構(gòu)微處理器的基本結(jié)構(gòu)n3.1.2 微處理器的工作原理微處理器的工作原理 微型計(jì)算機(jī)CPU5n微處理器是微型計(jì)算機(jī)的微處理器是微型計(jì)算機(jī)的CPU，

3、微處理器的性能直接決定微型計(jì)算機(jī)的，微處理器的性能直接決定微型計(jì)算機(jī)的性能。微處理器是指采用大規(guī)模集成電路技術(shù)，將具有運(yùn)算器和控制器性能。微處理器是指采用大規(guī)模集成電路技術(shù)，將具有運(yùn)算器和控制器功能的電路及相關(guān)電路集成在一片芯片上的大規(guī)?；虺笠?guī)模集成電路。功能的電路及相關(guān)電路集成在一片芯片上的大規(guī)?；虺笠?guī)模集成電路。 微型計(jì)算機(jī)CPU6 1.微處理器的物理結(jié)構(gòu) 早期的微處理器，例如Intel 8086，制造工藝為0.30m ，內(nèi)含2.9萬(wàn)多個(gè)晶體管，雙列直插式封裝，40個(gè)引腳?，F(xiàn)在的 Pentium4微處理器，主頻達(dá)3.0GHz、制造工藝為0.13m，達(dá)5500多萬(wàn)個(gè)晶體管，集成度大大提高

4、。總線的寬度也大大加寬，微處理器性能也大大提高。下圖是Intel 8086微處理器“制造工藝” 是指生產(chǎn)CPU時(shí)，加工各種電路和電子元件、制造導(dǎo)線、連接各個(gè)元器件的工藝過(guò)程。通常其生產(chǎn)的精度以微米（ m ）來(lái)表示（1微米等于千分之一毫米） 。制造工藝的微米是指集成電路內(nèi)電路與電路之間的距離。精度越高，生產(chǎn)工藝越先進(jìn)，在同樣的材料中可以制造更多的電子元件，連接線也越細(xì)，CPU的集成度越高，CPU的功耗也越小。圖圖3.1微型計(jì)算機(jī)CPU72.微處理器的硬件組成微處理器芯片上集成有控制器、運(yùn)算器、寄存器以及連接它們的內(nèi)部總線等部件。運(yùn)算器是計(jì)算機(jī)對(duì)數(shù)據(jù)進(jìn)行加工處理的部件，具有算術(shù)運(yùn)算和邏輯運(yùn)算功能。

5、控制器負(fù)責(zé)對(duì)程序規(guī)定的控制信息進(jìn)行分析、控制，協(xié)調(diào)輸入、輸出操作或內(nèi)存訪問(wèn)。寄存器是微處理器內(nèi)部的暫時(shí)存儲(chǔ)單元。各部件之間通過(guò)內(nèi)部總線交換信息 3微處理器的功能部件總線接口部件、高速緩存（Cache）部件、取指譯碼部件、指令緩沖池部件、調(diào)度執(zhí)行部件、結(jié)果回退部件、寄存器組部件等。如圖3-1所示。4微處理器的特點(diǎn) 1)集成度高、體積小、功耗低。2)功能部件集成在芯片上，安裝容易、可靠性高。3)標(biāo)準(zhǔn)化、系列化產(chǎn)品，用戶使用方便。 目前用于個(gè)人計(jì)算機(jī)（PC機(jī)）CPU的微處理器是32位和64位微處理器。 微型計(jì)算機(jī)CPU8圖圖3-3- 微處理器的功能部件微處理器的功能部件 圖圖3.2微型計(jì)算機(jī)CPU9

6、 微處理器的工作過(guò)程就是執(zhí)行程序的過(guò)程，而執(zhí)行程序就是逐步執(zhí)行一條條微處理器的工作過(guò)程就是執(zhí)行程序的過(guò)程，而執(zhí)行程序就是逐步執(zhí)行一條條指令的過(guò)程。微處理器在執(zhí)行一條指令時(shí)，主要將它分解成以下幾個(gè)步驟去完指令的過(guò)程。微處理器在執(zhí)行一條指令時(shí)，主要將它分解成以下幾個(gè)步驟去完成：成： 取指令取指令 控制器發(fā)出信息從存儲(chǔ)器取一條指令?？刂破靼l(fā)出信息從存儲(chǔ)器取一條指令。 指令譯碼指令譯碼 指令譯碼器將取得的指令翻譯成起控制作用的微指令。指令譯碼器將取得的指令翻譯成起控制作用的微指令。 取操作數(shù)取操作數(shù) 如果需要操作數(shù)則從存儲(chǔ)器取得該指令的操作數(shù)。如果需要操作數(shù)則從存儲(chǔ)器取得該指令的操作數(shù)。 執(zhí)行運(yùn)算執(zhí)行

7、運(yùn)算 CPUCPU按照指令操作碼的要求，通過(guò)執(zhí)行微指令，對(duì)操作數(shù)完成按照指令操作碼的要求，通過(guò)執(zhí)行微指令，對(duì)操作數(shù)完成規(guī)定的運(yùn)算處理。規(guī)定的運(yùn)算處理。 回送結(jié)果回送結(jié)果 將指令的執(zhí)行結(jié)果回送內(nèi)存或某寄存器中。將指令的執(zhí)行結(jié)果回送內(nèi)存或某寄存器中。 微處理器的操作是周期性的，即取指令，指令譯碼，取操作數(shù)，再取指微處理器的操作是周期性的，即取指令，指令譯碼，取操作數(shù)，再取指令令,周而復(fù)始地進(jìn)行。這一系列操作步驟是精確的按照時(shí)序進(jìn)行的，因此微周而復(fù)始地進(jìn)行。這一系列操作步驟是精確的按照時(shí)序進(jìn)行的，因此微處理器需要一個(gè)時(shí)序電路。時(shí)序電路受控于晶體振蕩電路所生成的標(biāo)準(zhǔn)振蕩脈處理器需要一個(gè)時(shí)序電路。時(shí)序電

8、路受控于晶體振蕩電路所生成的標(biāo)準(zhǔn)振蕩脈沖信號(hào)，一旦機(jī)器加電，時(shí)序電路便連續(xù)不斷產(chǎn)生發(fā)出的時(shí)鐘信號(hào)。沖信號(hào)，一旦機(jī)器加電，時(shí)序電路便連續(xù)不斷產(chǎn)生發(fā)出的時(shí)鐘信號(hào)。 微型計(jì)算機(jī)CPU108086由是由是Intel公司于公司于1978年設(shè)計(jì)并年設(shè)計(jì)并生產(chǎn)出生產(chǎn)出X86系列的第一代微處理器，數(shù)據(jù)總系列的第一代微處理器，數(shù)據(jù)總線為線為16位。位。8088是繼是繼8086之后開(kāi)發(fā)的外部之后開(kāi)發(fā)的外部數(shù)據(jù)總線為數(shù)據(jù)總線為8位的適用于位的適用于PC機(jī)的一種微處理機(jī)的一種微處理器。器。微型計(jì)算機(jī)CPU11n 3.2.1 8086/80883.2.1 8086/8088微處理器結(jié)構(gòu)微處理器結(jié)構(gòu)n 3.2.2 808

9、63.2.2 8086的總線時(shí)序的總線時(shí)序n 3.2.3 80863.2.3 8086最小模式與最大模式及其系統(tǒng)配置最小模式與最大模式及其系統(tǒng)配置n 3.2.4 80863.2.4 8086存儲(chǔ)器系統(tǒng)存儲(chǔ)器系統(tǒng)微型計(jì)算機(jī)CPU121. 8086/80881. 8086/8088的主要特征的主要特征l80868086采用采用HMOS (HMOS (即高密度金屬氧化物半導(dǎo)體工藝即高密度金屬氧化物半導(dǎo)體工藝) )工藝制造，內(nèi)含工藝制造，內(nèi)含29 29 000000多個(gè)晶體管，采用雙列直插式封裝，有多個(gè)晶體管，采用雙列直插式封裝，有4040個(gè)引腳，采用單個(gè)個(gè)引腳，采用單個(gè)+5V+5V電源電源供電，時(shí)鐘

10、頻率為供電，時(shí)鐘頻率為5 5 10MHz10MHz。主要特性有：。主要特性有：l1616位數(shù)據(jù)總線位數(shù)據(jù)總線(8088(8088外部數(shù)據(jù)總線為外部數(shù)據(jù)總線為8 8位位) )。l2020位地址總線，其中低位地址總線，其中低1616位與數(shù)據(jù)總線復(fù)用，可直接尋址位與數(shù)據(jù)總線復(fù)用，可直接尋址1MB1MB存儲(chǔ)器空存儲(chǔ)器空間。間。l1616位端口地址線可尋址位端口地址線可尋址64K64K個(gè)個(gè)I/OI/O端口。端口。(I/O(I/O設(shè)備中與主機(jī)可交換數(shù)據(jù)的設(shè)備中與主機(jī)可交換數(shù)據(jù)的寄存器稱(chēng)為寄存器稱(chēng)為I/OI/O端口端口) )l7 7種基本尋址方式，有種基本尋址方式，有9999條基本指令，具有對(duì)字節(jié)、字和字塊

11、進(jìn)行操作條基本指令，具有對(duì)字節(jié)、字和字塊進(jìn)行操作的能力。的能力。l可處理內(nèi)部軟件和外部硬件中斷，中斷源多達(dá)可處理內(nèi)部軟件和外部硬件中斷，中斷源多達(dá)256256個(gè)。個(gè)。l支持單處理器和多處理器系統(tǒng)工作。支持單處理器和多處理器系統(tǒng)工作。微型計(jì)算機(jī)CPU132. 8086 2. 8086 微處理器引腳及功能微處理器引腳及功能8086 微處理器引腳如圖微處理器引腳如圖3-3所示。所示。 圖圖3.3微型計(jì)算機(jī)CPU14引腳說(shuō)明如下：引腳說(shuō)明如下：1 1地址地址/ /數(shù)據(jù)總線數(shù)據(jù)總線AD0AD0AD15AD15：三態(tài)輸出引線。傳送地址時(shí)為三態(tài)輸出，傳送數(shù)據(jù)時(shí)：三態(tài)輸出引線。傳送地址時(shí)為三態(tài)輸出，傳送數(shù)據(jù)時(shí)

12、為雙向三態(tài)輸入為雙向三態(tài)輸入/ /輸出。（三態(tài)：是指總線輸出可以有三個(gè)狀態(tài)：高電平、低電輸出。（三態(tài)：是指總線輸出可以有三個(gè)狀態(tài)：高電平、低電平和高阻狀態(tài)。當(dāng)處于高阻狀態(tài)時(shí)，該總線在邏輯上與所有連接負(fù)載斷開(kāi)。）平和高阻狀態(tài)。當(dāng)處于高阻狀態(tài)時(shí)，該總線在邏輯上與所有連接負(fù)載斷開(kāi)。）2 2其他引腳說(shuō)明：其他引腳說(shuō)明：nALEALE：地址鎖存：地址鎖存( (注注) )允許信號(hào)，三態(tài)輸出控制信號(hào)，高電平有效。允許信號(hào)，三態(tài)輸出控制信號(hào)，高電平有效。nRD RD ：讀選通輸出信號(hào)：讀選通輸出信號(hào)( (三態(tài)三態(tài)) )，低電平有效。該信號(hào)有效時(shí)，低電平有效。該信號(hào)有效時(shí)， 表示表示CPUCPU進(jìn)行存儲(chǔ)進(jìn)行存儲(chǔ)

13、器讀或器讀或I/OI/O讀讀nREADYREADY：準(zhǔn)備就緒輸入信號(hào)，高電平有效。當(dāng)被訪問(wèn)的存儲(chǔ)器或：準(zhǔn)備就緒輸入信號(hào)，高電平有效。當(dāng)被訪問(wèn)的存儲(chǔ)器或I IO O端口無(wú)法在端口無(wú)法在CPUCPU規(guī)定的時(shí)間內(nèi)完成數(shù)據(jù)傳送時(shí)，應(yīng)使規(guī)定的時(shí)間內(nèi)完成數(shù)據(jù)傳送時(shí)，應(yīng)使READYREADY信號(hào)處于低電平，這時(shí)信號(hào)處于低電平，這時(shí)CPUCPU進(jìn)入等進(jìn)入等待狀態(tài)。待狀態(tài)。 nINTRINTR：可屏蔽中斷請(qǐng)求輸入信號(hào)，高電平有效。：可屏蔽中斷請(qǐng)求輸入信號(hào)，高電平有效。 CPUCPU在每條指令的最后一個(gè)時(shí)在每條指令的最后一個(gè)時(shí)鐘周期采樣鐘周期采樣INTRINTR信號(hào)，若發(fā)現(xiàn)信號(hào)，若發(fā)現(xiàn)INTRINTR引腳為高電平

14、，同時(shí)引腳為高電平，同時(shí)CPUCPU內(nèi)部中斷允許標(biāo)志內(nèi)部中斷允許標(biāo)志IF=1IF=1， CPUCPU就進(jìn)入中斷響應(yīng)周期。就進(jìn)入中斷響應(yīng)周期。 nTESTTEST：可用：可用WAITWAIT指令對(duì)該引腳進(jìn)行測(cè)試的輸入信號(hào)，低電平有效。當(dāng)執(zhí)行指令對(duì)該引腳進(jìn)行測(cè)試的輸入信號(hào)，低電平有效。當(dāng)執(zhí)行WAITWAIT指令時(shí)，每隔指令時(shí)，每隔5 5個(gè)時(shí)鐘周期，個(gè)時(shí)鐘周期，CPUCPU就對(duì)就對(duì)TESTTEST信號(hào)進(jìn)行采樣。信號(hào)進(jìn)行采樣。 若它為高電平，就使若它為高電平，就使CPUCPU重復(fù)執(zhí)行重復(fù)執(zhí)行WAITWAIT指令而處于等待狀態(tài)，一直到它變?yōu)榈碗娖綍r(shí)，指令而處于等待狀態(tài)，一直到它變?yōu)榈碗娖綍r(shí)，CPUCPU

15、才脫離等才脫離等待狀態(tài)，繼續(xù)執(zhí)行下一條指令。待狀態(tài)，繼續(xù)執(zhí)行下一條指令。微型計(jì)算機(jī)CPU15nNMINMI：非屏蔽中斷輸入信號(hào)，邊沿觸發(fā)，正跳變有效。：非屏蔽中斷輸入信號(hào)，邊沿觸發(fā)，正跳變有效。該請(qǐng)求不能被軟該請(qǐng)求不能被軟件屏蔽，只要引腳上出現(xiàn)從低電平到高電平的變化，件屏蔽，只要引腳上出現(xiàn)從低電平到高電平的變化，CPU在現(xiàn)行指令結(jié)在現(xiàn)行指令結(jié)束后響應(yīng)中斷。束后響應(yīng)中斷。 nRESETRESET： CPUCPU的復(fù)位輸入信號(hào)，高電平有效。的復(fù)位輸入信號(hào)，高電平有效。復(fù)位信號(hào)引起復(fù)位信號(hào)引起CPU立即結(jié)立即結(jié)束現(xiàn)行操作，重新開(kāi)始啟動(dòng)。束現(xiàn)行操作，重新開(kāi)始啟動(dòng)。 nINTA INTA ： CPUCP

16、U輸出的中斷響應(yīng)信號(hào)，是輸出的中斷響應(yīng)信號(hào)，是CPUCPU對(duì)外部輸入的對(duì)外部輸入的INTRINTR中斷請(qǐng)求信中斷請(qǐng)求信號(hào)的響應(yīng)。號(hào)的響應(yīng)。nHOLDHOLD：總線保持請(qǐng)求輸入信號(hào)，高電平有效，用于設(shè)備向：總線保持請(qǐng)求輸入信號(hào)，高電平有效，用于設(shè)備向CPUCPU提出總線提出總線保持請(qǐng)求。保持請(qǐng)求。nHLDA:總線保持響應(yīng)輸出信號(hào)，表示總線保持響應(yīng)輸出信號(hào)，表示CPUCPU已接收已接收HOLDHOLD的請(qǐng)求使用總線信的請(qǐng)求使用總線信號(hào)，若號(hào)，若CPUCPU同意使用總線，則發(fā)出此信號(hào)表示響應(yīng)同意使用總線，則發(fā)出此信號(hào)表示響應(yīng)HOLDHOLD的請(qǐng)求。的請(qǐng)求。nCLKCLK：時(shí)鐘信號(hào)輸入端。：時(shí)鐘信號(hào)輸

17、入端。 CLK為為CPU和總線控制提供定時(shí)基準(zhǔn)。和總線控制提供定時(shí)基準(zhǔn)。 nV VCCCC ： 5V5V電源輸入引腳。電源輸入引腳。nGNDGND：接地端。：接地端。微型計(jì)算機(jī)CPU16 3 38086 8086 微處理器內(nèi)部結(jié)構(gòu)微處理器內(nèi)部結(jié)構(gòu) 80868086微處理器的內(nèi)部結(jié)構(gòu)如圖微處理器的內(nèi)部結(jié)構(gòu)如圖3-33-3所所示，整體由執(zhí)行部件示，整體由執(zhí)行部件EUEU和總線接口部和總線接口部件件BIUBIU兩大部分組成，和一般的計(jì)算兩大部分組成，和一般的計(jì)算機(jī)中央處理器相比較，機(jī)中央處理器相比較，80868086的的EUEU相當(dāng)相當(dāng)于運(yùn)算器，于運(yùn)算器， BIUBIU則類(lèi)似于控制器。則類(lèi)似于控制器

18、。 圖圖3.4微型計(jì)算機(jī)CPU17（1 1） 執(zhí)行部件執(zhí)行部件EUEU 執(zhí)行部件執(zhí)行部件EUEU主要由算術(shù)主要由算術(shù)/ /邏輯運(yùn)算單元、標(biāo)志寄存器、通用數(shù)據(jù)寄存器邏輯運(yùn)算單元、標(biāo)志寄存器、通用數(shù)據(jù)寄存器組、專(zhuān)用寄存器組和組、專(zhuān)用寄存器組和EUEU控制電路等組成，是進(jìn)行數(shù)據(jù)處理、加工和有效控制電路等組成，是進(jìn)行數(shù)據(jù)處理、加工和有效地址計(jì)算的部件，即完成指令譯碼和執(zhí)行指令操作。地址計(jì)算的部件，即完成指令譯碼和執(zhí)行指令操作。算術(shù)算術(shù)/ /邏輯運(yùn)算單元邏輯運(yùn)算單元(ALU) (ALU) 算術(shù)算術(shù)/ /邏輯運(yùn)算單元是一個(gè)邏輯運(yùn)算單元是一個(gè)1616位的運(yùn)算器，可完成位的運(yùn)算器，可完成8 8位、位、1616

19、位二進(jìn)制算術(shù)位二進(jìn)制算術(shù)和邏輯運(yùn)算，也可按指令的尋址方式計(jì)算尋址存儲(chǔ)器所需的和邏輯運(yùn)算，也可按指令的尋址方式計(jì)算尋址存儲(chǔ)器所需的1616位偏移量。位偏移量。標(biāo)志寄存器標(biāo)志寄存器標(biāo)志寄存器是一個(gè)標(biāo)志寄存器是一個(gè)1616位的寄存器，反映位的寄存器，反映CPUCPU運(yùn)算的狀態(tài)特征和存放某些控運(yùn)算的狀態(tài)特征和存放某些控制標(biāo)志。制標(biāo)志。80868086使用了其中的使用了其中的9 9位，其中位，其中6 6個(gè)標(biāo)志位用來(lái)反映個(gè)標(biāo)志位用來(lái)反映CPUCPU的運(yùn)行狀的運(yùn)行狀態(tài)信息，態(tài)信息，3 3個(gè)控制標(biāo)志位用來(lái)控制個(gè)控制標(biāo)志位用來(lái)控制CPUCPU的操作，由程序進(jìn)行置位和復(fù)位。的操作，由程序進(jìn)行置位和復(fù)位。微型計(jì)算機(jī)

20、CPU186 6個(gè)標(biāo)志位是：個(gè)標(biāo)志位是： CF CF 進(jìn)位標(biāo)志。當(dāng)執(zhí)行一個(gè)加法進(jìn)位標(biāo)志。當(dāng)執(zhí)行一個(gè)加法( (或減法或減法) )運(yùn)算使最高位產(chǎn)生進(jìn)位運(yùn)算使最高位產(chǎn)生進(jìn)位( (或借位或借位) )時(shí)，時(shí)，CFCF為為1 1；否則為；否則為0 0。此外循環(huán)指令影響。此外循環(huán)指令影響CFCF。 PF 奇偶標(biāo)志。當(dāng)指令執(zhí)行結(jié)果的低奇偶標(biāo)志。當(dāng)指令執(zhí)行結(jié)果的低8位中含有偶數(shù)個(gè)位中含有偶數(shù)個(gè)1時(shí)，時(shí)，PF為為1；否則為否則為0。 AF AF 輔助進(jìn)位標(biāo)志，又稱(chēng)半進(jìn)位標(biāo)志。當(dāng)執(zhí)行一個(gè)加法輔助進(jìn)位標(biāo)志，又稱(chēng)半進(jìn)位標(biāo)志。當(dāng)執(zhí)行一個(gè)加法( (或減法或減法) )運(yùn)運(yùn)算時(shí)，如果運(yùn)算結(jié)果的低算時(shí)，如果運(yùn)算結(jié)果的低4 4位向

21、高位向高4 4位有進(jìn)位位有進(jìn)位( (或借位或借位) )則則AFAF為為1 1；否則為；否則為0 0。 ZF ZF 零標(biāo)志。若當(dāng)前的運(yùn)算結(jié)果為零時(shí)零標(biāo)志。若當(dāng)前的運(yùn)算結(jié)果為零時(shí)ZF=1ZF=1；否則；否則ZF=0ZF=0。 SF SF 符號(hào)標(biāo)志。它和運(yùn)算結(jié)果的最高位相同。符號(hào)標(biāo)志。它和運(yùn)算結(jié)果的最高位相同。 OF 溢出標(biāo)志。當(dāng)補(bǔ)碼運(yùn)算有溢出時(shí)溢出標(biāo)志。當(dāng)補(bǔ)碼運(yùn)算有溢出時(shí)OF=1；否則為；否則為OF=0。 標(biāo)志寄存器標(biāo)志寄存器微型計(jì)算機(jī)CPU193個(gè)控制標(biāo)志位是：個(gè)控制標(biāo)志位是： TF 跟蹤跟蹤(陷阱陷阱)標(biāo)志。為方便程序調(diào)試而設(shè)置。若標(biāo)志。為方便程序調(diào)試而設(shè)置。若TF置置1，8086處于單步工作

22、方式；否則將正常執(zhí)行程序。處于單步工作方式；否則將正常執(zhí)行程序。 IF 中斷允許標(biāo)志。用來(lái)控制可屏蔽中斷的響應(yīng)。中斷允許標(biāo)志。用來(lái)控制可屏蔽中斷的響應(yīng)。 DF 方向標(biāo)志。用來(lái)控制數(shù)據(jù)串操作指令的步進(jìn)方向。若方向標(biāo)志。用來(lái)控制數(shù)據(jù)串操作指令的步進(jìn)方向。若DF置置1，則串操作過(guò)程中地址會(huì)自動(dòng)遞減；否則自動(dòng)遞增。，則串操作過(guò)程中地址會(huì)自動(dòng)遞減；否則自動(dòng)遞增。 微型計(jì)算機(jī)CPU20 數(shù)據(jù)寄存器數(shù)據(jù)寄存器 80868086通用寄存器中有通用寄存器中有4 4個(gè)個(gè)1616位的數(shù)據(jù)寄存器位的數(shù)據(jù)寄存器AXAX、BXBX、CXCX、DXDX，用于暫存計(jì)，用于暫存計(jì)算過(guò)程中所用到的操作數(shù)及結(jié)果。數(shù)據(jù)寄存器可作為算

23、過(guò)程中所用到的操作數(shù)及結(jié)果。數(shù)據(jù)寄存器可作為1616位，也可作為位，也可作為8 8位數(shù)據(jù)寄存器使用。當(dāng)用作位數(shù)據(jù)寄存器使用。當(dāng)用作1616位時(shí)，稱(chēng)為位時(shí)，稱(chēng)為AXAX、BXBX、CXCX、DXDX。當(dāng)用作。當(dāng)用作8 8位位時(shí)，時(shí)，AHAH、BHBH、CHCH、DHDH存放高位字節(jié)，存放高位字節(jié)，ALAL、BLBL、CLCL、DLDL存放低位字節(jié)，這存放低位字節(jié)，這樣，樣，4 4個(gè)個(gè)1616位寄存器就可當(dāng)作位寄存器就可當(dāng)作8 8個(gè)個(gè)8 8位寄存器來(lái)使用。位寄存器來(lái)使用。4 4個(gè)個(gè)1616位的數(shù)據(jù)寄存器除用作通用寄存器外，還有各自的專(zhuān)門(mén)用途：位的數(shù)據(jù)寄存器除用作通用寄存器外，還有各自的專(zhuān)門(mén)用途：A

24、XAX在在算術(shù)運(yùn)算中用做累加器；算術(shù)運(yùn)算中用做累加器；BXBX在計(jì)算存儲(chǔ)器地址時(shí)常用做基址寄存器；在計(jì)算存儲(chǔ)器地址時(shí)常用做基址寄存器；CXCX在串操作指令及循環(huán)中用做計(jì)數(shù)器；在串操作指令及循環(huán)中用做計(jì)數(shù)器；DXDX在乘除指令中做輔助累加器，在在乘除指令中做輔助累加器，在I/O指令中做地址寄存器。指令中做地址寄存器。 微型計(jì)算機(jī)CPU21 專(zhuān)用寄存器專(zhuān)用寄存器 80868086提供了提供了4 4個(gè)專(zhuān)用寄存器，即基數(shù)指針寄存器個(gè)專(zhuān)用寄存器，即基數(shù)指針寄存器BPBP、堆棧指、堆棧指針寄存器針寄存器SPSP、源變址寄存器、源變址寄存器SISI和目的變址寄存器和目的變址寄存器DIDI。SPSP和和BPB

25、P是用來(lái)指示存取位于當(dāng)前堆棧段中的數(shù)據(jù)所在的偏移地址，是用來(lái)指示存取位于當(dāng)前堆棧段中的數(shù)據(jù)所在的偏移地址，變址寄存器變址寄存器SISI和和DIDI用來(lái)存放當(dāng)前數(shù)據(jù)段的偏移地址。用來(lái)存放當(dāng)前數(shù)據(jù)段的偏移地址。 EU EU控制電路控制電路 EU控制電路負(fù)責(zé)從控制電路負(fù)責(zé)從BIU的指令隊(duì)列緩沖器中取指令，并的指令隊(duì)列緩沖器中取指令，并對(duì)指令譯碼，根據(jù)指令要求向?qū)χ噶钭g碼，根據(jù)指令要求向EU內(nèi)部各部件發(fā)出控制命令，內(nèi)部各部件發(fā)出控制命令，以完成各條指令規(guī)定的功能。以完成各條指令規(guī)定的功能。 微型計(jì)算機(jī)CPU22 圖圖3.5 8086CPU的內(nèi)部寄存器的內(nèi)部寄存器 數(shù)據(jù)寄存器ALAHBHBLCHCLDH

26、DLSPBPDISIIPPSW HPSW LCSDSSSESAXBXCXDX堆棧指針基數(shù)指針源變址目的變址指令指針狀態(tài)標(biāo)志代碼段數(shù)據(jù)段堆棧段附加段指針寄存器指針寄存器控制寄存器段寄存器通 用寄存器微型計(jì)算機(jī)CPU23（2 2）總線接口部件）總線接口部件BIUBIU由地址加法器、段寄存器、由地址加法器、段寄存器、1616位指令指針位指令指針I(yè)PIP、指令隊(duì)列緩沖器、總線控制、指令隊(duì)列緩沖器、總線控制電路組成。電路組成。地址加法器地址加法器 80868086有有2020條地址線，有能力直接尋址條地址線，有能力直接尋址1MB1MB的存儲(chǔ)器物理空間。的存儲(chǔ)器物理空間。80868086內(nèi)部的內(nèi)部的ALU

27、ALU能進(jìn)行能進(jìn)行1616位運(yùn)算，有關(guān)地址的寄存器也都是位運(yùn)算，有關(guān)地址的寄存器也都是1616位的，因而位的，因而80868086對(duì)地對(duì)地址的運(yùn)算也只能是址的運(yùn)算也只能是1616位，不能直接尋址位，不能直接尋址1MB1MB空間?？臻g。為了能對(duì)為了能對(duì)1MB1MB內(nèi)存空間尋址，內(nèi)存空間尋址，80868086引入了存儲(chǔ)器地址分段技術(shù)，就是引入了存儲(chǔ)器地址分段技術(shù)，就是把把1MB1MB的內(nèi)存空間劃分成若干邏輯段（的內(nèi)存空間劃分成若干邏輯段（1616個(gè)），每個(gè)段的大小可達(dá)個(gè)），每個(gè)段的大小可達(dá)64KB64KB。段內(nèi)地址連續(xù)，段與段之間相互獨(dú)立，可以分別尋址。起始地址必須能段內(nèi)地址連續(xù)，段與段之間相互獨(dú)

28、立，可以分別尋址。起始地址必須能被被1616整除，即二進(jìn)制表示的整除，即二進(jìn)制表示的2020位地址中的低位地址中的低4 4位為位為0 0。段地址是指每一段的起始地址的高段地址是指每一段的起始地址的高1616位。段地址存放在段寄存器位。段地址存放在段寄存器CSCS、DSDS、SSSS或或ESES中。段內(nèi)偏移地址是指在段內(nèi)相對(duì)于段起始地址的偏移值，中。段內(nèi)偏移地址是指在段內(nèi)相對(duì)于段起始地址的偏移值，由由IPIP、SPSP、BPBP、SISI、DIDI以及指令中所提供的位移量來(lái)確定。以及指令中所提供的位移量來(lái)確定。微型計(jì)算機(jī)CPU24 在在1MB1MB的存儲(chǔ)器中，每一個(gè)存儲(chǔ)單元都有一個(gè)惟一的的存儲(chǔ)器

29、中，每一個(gè)存儲(chǔ)單元都有一個(gè)惟一的2020位地址，稱(chēng)為位地址，稱(chēng)為存儲(chǔ)單元的物理地址。存儲(chǔ)單元的物理地址。CPUCPU與存儲(chǔ)器交換數(shù)據(jù)時(shí)所使用的地址就是物理與存儲(chǔ)器交換數(shù)據(jù)時(shí)所使用的地址就是物理地址。地址。2020位的物理地址由位的物理地址由1616位段地址和位段地址和1616位偏移地址生成，形成過(guò)程是位偏移地址生成，形成過(guò)程是將將1616位段地址左移位段地址左移4 4位再加上偏移地址。位再加上偏移地址。 右圖是右圖是80868086物理地址的形成過(guò)程。物理地址的形成過(guò)程。 圖圖3.43.4中地址加法器中地址加法器圖圖3.6微型計(jì)算機(jī)CPU25段寄存器段寄存器 8086的的BIU設(shè)有設(shè)有4個(gè)段寄

30、存器。代碼段寄存器個(gè)段寄存器。代碼段寄存器(CS)存放的存放的是當(dāng)前執(zhí)行程序所在代碼段的段基址。數(shù)據(jù)段寄存器是當(dāng)前執(zhí)行程序所在代碼段的段基址。數(shù)據(jù)段寄存器(DS)存放的是程序當(dāng)前使用的數(shù)據(jù)段的段基址。堆棧段寄存器存放的是程序當(dāng)前使用的數(shù)據(jù)段的段基址。堆棧段寄存器(SS)用來(lái)存放程序當(dāng)前使用的堆棧段的段基址，堆棧操作的用來(lái)存放程序當(dāng)前使用的堆棧段的段基址，堆棧操作的數(shù)據(jù)就在這個(gè)段中。附加段寄存器數(shù)據(jù)就在這個(gè)段中。附加段寄存器(ES)用來(lái)存放程序當(dāng)前使用來(lái)存放程序當(dāng)前使用的附加段的段基址。用的附加段的段基址。圖圖3.43.4微型計(jì)算機(jī)CPU26 16位指令指針I(yè)P16位指令指針I(yè)P用來(lái)存放將要取出

31、的指令在現(xiàn)行代碼段中的偏移地址。它與CS組合使用，才能確定下一條指令存放單元的物理地址。 指令隊(duì)列緩沖器8086的指令隊(duì)列為6個(gè)字節(jié)，在EU執(zhí)行指令的同時(shí)，從內(nèi)存中取出下面一條或幾條指令，取來(lái)的指令依次存放在指令隊(duì)列中，它們按“先進(jìn)先出”的原則存放，并按順序被取到EU中執(zhí)行。這實(shí)際上是指令流水線的雛形。 總線控制電路總線控制電路將8086的內(nèi)部總線和外部總線相連，是8086與內(nèi)存單元和I/O端口進(jìn)行數(shù)據(jù)交換的必經(jīng)之路。它包括16條數(shù)據(jù)總線、20條地址總線和若干條控制總線，CPU通過(guò)這些總線與外部設(shè)備取得聯(lián)系，從而形成各種規(guī)模的8086微型計(jì)算機(jī)系統(tǒng)。圖圖3.43.4微型計(jì)算機(jī)CPU27在微機(jī)系

32、統(tǒng)中，在微機(jī)系統(tǒng)中，CPUCPU是在時(shí)鐘信號(hào)控制下，按節(jié)拍有序地執(zhí)行指令序是在時(shí)鐘信號(hào)控制下，按節(jié)拍有序地執(zhí)行指令序列。從取指令開(kāi)始，經(jīng)過(guò)分析指令、對(duì)操作數(shù)尋址，然后執(zhí)行指令、保列。從取指令開(kāi)始，經(jīng)過(guò)分析指令、對(duì)操作數(shù)尋址，然后執(zhí)行指令、保存操作結(jié)果，存操作結(jié)果， 這個(gè)過(guò)程稱(chēng)為指令執(zhí)行周期。在一個(gè)指令執(zhí)行周期中，這個(gè)過(guò)程稱(chēng)為指令執(zhí)行周期。在一個(gè)指令執(zhí)行周期中， 通過(guò)總線進(jìn)行一次對(duì)存儲(chǔ)單元或通過(guò)總線進(jìn)行一次對(duì)存儲(chǔ)單元或I/OI/O端口讀或?qū)懙牟僮鬟^(guò)程稱(chēng)為總線周期。端口讀或?qū)懙牟僮鬟^(guò)程稱(chēng)為總線周期。 80868086系統(tǒng)總線周期由四個(gè)時(shí)鐘組成（系統(tǒng)總線周期由四個(gè)時(shí)鐘組成（T1T1T4T4），需要時(shí)

33、還要加入數(shù)量不），需要時(shí)還要加入數(shù)量不定的等待周期（定的等待周期（TwTw）。若在完成一個(gè)總線周期后不發(fā)生任何總線操作，）。若在完成一個(gè)總線周期后不發(fā)生任何總線操作，則填入空閑狀態(tài)時(shí)鐘周期（則填入空閑狀態(tài)時(shí)鐘周期（TiTi）；若存儲(chǔ)器或）；若存儲(chǔ)器或I/OI/O端口在數(shù)據(jù)傳送中不能端口在數(shù)據(jù)傳送中不能以足夠快的速度作出響應(yīng)，則在以足夠快的速度作出響應(yīng)，則在T3T3與與T4T4間插入一個(gè)或若干個(gè)間插入一個(gè)或若干個(gè)TwTw 微型計(jì)算機(jī)CPU281. 讀周期的時(shí)序讀周期的時(shí)序: 讀周期時(shí)序如圖 3-7a 所示。一個(gè)基本的存儲(chǔ)器讀周期由四個(gè)T狀態(tài)組成。 圖 3-7a讀周期時(shí)序CLKIO/MA19A16

34、/S6S3A15A8AD7AD0ALERDDT/RDENT1T2T3T4高IO低MA19A16S6S3A7A0DATA IN微型計(jì)算機(jī)CPU29lT1狀態(tài)： IO/ 信號(hào)有效，確定是讀內(nèi)存或是I/O ； A19S6A16/S3、A15A8、AD7AD0線上出現(xiàn)20位地址； ALE有效，地址信息被鎖存到地址鎖存器8282中。 lT2狀態(tài)：地址信號(hào)消失，地址總線 AD15AD0 進(jìn)入高阻狀態(tài)，為讀入數(shù)據(jù)作準(zhǔn)備。信號(hào)變?yōu)榈碗娖剑虳T/ 一起作為收發(fā)器8286的選通信號(hào)，打開(kāi)它的接收通道，使數(shù)據(jù)線上的信息得以通過(guò)它傳送到CPU。l T3狀態(tài)： 若存儲(chǔ)器和外設(shè)速度足夠快，此時(shí)CPU接受數(shù)據(jù)。lTw狀態(tài)

35、：在存儲(chǔ)器和外設(shè)速度較慢時(shí)，還要在T3和T4之間插入一個(gè)或幾個(gè)Tw。在TW狀態(tài)8088的控制和狀態(tài)信號(hào)不變。 如圖 3-7b 所示。 lT4狀態(tài)：CPU對(duì)數(shù)據(jù)總線采樣，獲取數(shù)據(jù)。RMDEN微型計(jì)算機(jī)CPU30DATA INT1T2T3TWT4CLKIO/M高 IO低 MA19 A16S6 S3A19 A16/S6 S3A15 A8AD7 AD0ALERDDT/RDENREADYA7 A0READYWAIT微型計(jì)算機(jī)CPU312. 寫(xiě)周期的時(shí)序?qū)懼芷诘臅r(shí)序: 寫(xiě)周期時(shí)序如圖3-8 所示， 它也由四個(gè)T狀態(tài)組成。 寫(xiě)周期和讀周期的時(shí)序基本類(lèi)似。 不同的是： 圖 3-8 寫(xiě)周期時(shí)序CLKIO/MA1

36、9A16/S6S3A15A8AD7AD0ALEWRDENT1T2T3T4高IO低MA19A16S6S3A7A0DATA OUTDT/R微型計(jì)算機(jī)CPU32 在T2狀態(tài)，CPU往數(shù)據(jù)總線AD15AD0發(fā)出數(shù)據(jù)。 在T2狀態(tài)， 信號(hào)有效，進(jìn)行寫(xiě)入。( 為寫(xiě)信號(hào)) DT/ 在整個(gè)寫(xiě)周期輸出高電平，它和 =0相配合， 選通收發(fā)器8286的發(fā)送通道，使AD15AD0的數(shù)據(jù)得以通過(guò)它發(fā)送到數(shù)據(jù)線上。 具有TW狀態(tài)的寫(xiě)周期時(shí)序與具有TW狀態(tài)的讀周期時(shí)序類(lèi)似。 WRRDENWR微型計(jì)算機(jī)CPU33 8086是一種使用靈活的高性能微處理器，它既可以用單是一種使用靈活的高性能微處理器，它既可以用單個(gè)處理器組織一個(gè)

37、小規(guī)模系統(tǒng)，也可以聯(lián)合幾個(gè)微處理器組個(gè)處理器組織一個(gè)小規(guī)模系統(tǒng)，也可以聯(lián)合幾個(gè)微處理器組織較大規(guī)模的系統(tǒng)。顯然，這兩種系統(tǒng)所要求的控制信號(hào)是織較大規(guī)模的系統(tǒng)。顯然，這兩種系統(tǒng)所要求的控制信號(hào)是不同的，現(xiàn)有的不同的，現(xiàn)有的40個(gè)引腳也難以同時(shí)滿足這種要求。在個(gè)引腳也難以同時(shí)滿足這種要求。在8086 CUP的引腳中（圖的引腳中（圖3.33.3），有一個(gè)），有一個(gè)MNMXMX引腳，用來(lái)控制引腳，用來(lái)控制2431腳腳的復(fù)用，當(dāng)?shù)膹?fù)用，當(dāng)MN MXMX接接Vcc(+5V)時(shí)，處理機(jī)選擇時(shí)，處理機(jī)選擇最小模式工作，從最小模式工作，從2431腳的功能如前面所述。如果腳的功能如前面所述。如果MN接地，處理器被

38、置成最大模式工作，則接地，處理器被置成最大模式工作，則2431腳的功能如每腳的功能如每個(gè)腳旁括號(hào)內(nèi)的文字所注。為便于查閱，將這些引腳名稱(chēng)列個(gè)腳旁括號(hào)內(nèi)的文字所注。為便于查閱，將這些引腳名稱(chēng)列于表于表3-3中。中。 微型計(jì)算機(jī)CPU34表表3.1 3.1 模式復(fù)用的引腳定義模式復(fù)用的引腳定義( (低電平有效信號(hào)的樣式低電平有效信號(hào)的樣式) ) 微型計(jì)算機(jī)CPU35 1. 8086 1. 8086最小模式的典型結(jié)構(gòu)最小模式的典型結(jié)構(gòu) 圖圖3.93.9是是80868086作為最小模式運(yùn)用時(shí)的典型系統(tǒng)結(jié)構(gòu)。這個(gè)結(jié)作為最小模式運(yùn)用時(shí)的典型系統(tǒng)結(jié)構(gòu)。這個(gè)結(jié)構(gòu)中使用構(gòu)中使用82828282作為地址鎖存器，因

39、為地址一共有作為地址鎖存器，因?yàn)榈刂芬还灿?020條，所以條，所以需要三個(gè)鎖存器，鎖存的時(shí)機(jī)直接由需要三個(gè)鎖存器，鎖存的時(shí)機(jī)直接由ALEALE信號(hào)控制。應(yīng)與地信號(hào)控制。應(yīng)與地址線一樣進(jìn)行鎖存，它也只是在址線一樣進(jìn)行鎖存，它也只是在T1T1周期內(nèi)有效。數(shù)據(jù)收發(fā)器周期內(nèi)有效。數(shù)據(jù)收發(fā)器82868286起到對(duì)數(shù)據(jù)信號(hào)的緩沖和驅(qū)動(dòng)的作用。圖起到對(duì)數(shù)據(jù)信號(hào)的緩沖和驅(qū)動(dòng)的作用。圖3.93.9還畫(huà)出了還畫(huà)出了80868086的時(shí)鐘供給方式，它由一個(gè)專(zhuān)用的時(shí)鐘發(fā)生器的時(shí)鐘供給方式，它由一個(gè)專(zhuān)用的時(shí)鐘發(fā)生器8284A8284A產(chǎn)產(chǎn)生生15MHz15MHz的振蕩，經(jīng)三分頻供給的振蕩，經(jīng)三分頻供給80868086的

40、的CLKCLK端以提供標(biāo)準(zhǔn)時(shí)鐘端以提供標(biāo)準(zhǔn)時(shí)鐘(5MHz)(5MHz)。同時(shí)，。同時(shí)，8284A8284A還對(duì)復(fù)位和就緒信號(hào)實(shí)現(xiàn)內(nèi)部的時(shí)鐘還對(duì)復(fù)位和就緒信號(hào)實(shí)現(xiàn)內(nèi)部的時(shí)鐘同步，然后才實(shí)施對(duì)同步，然后才實(shí)施對(duì)80868086的控制。的控制。 微型計(jì)算機(jī)CPU36n圖圖3-9 80863-9 8086最小最小模式典型結(jié)構(gòu)模式典型結(jié)構(gòu)n注意：最小模式的注意：最小模式的特點(diǎn)是系統(tǒng)中的全特點(diǎn)是系統(tǒng)中的全部控制信號(hào)直接由部控制信號(hào)直接由8086提供。提供。圖圖3-9微型計(jì)算機(jī)CPU37n圖圖3.10是是8086最最大模式時(shí)的系統(tǒng)基大模式時(shí)的系統(tǒng)基本結(jié)構(gòu)。本結(jié)構(gòu)。n注意：最大模式與注意：最大模式與最小模式相

41、比，最最小模式相比，最明顯的不同是系統(tǒng)明顯的不同是系統(tǒng)中的全部控制信號(hào)中的全部控制信號(hào)不再由不再由8086直接直接提供，而是由一個(gè)提供，而是由一個(gè)專(zhuān)用的總線控制器專(zhuān)用的總線控制器8288提供。提供。圖圖3.10微型計(jì)算機(jī)CPU38n三條狀態(tài)線S0、S1、S2直接作為8288總線控制器的輸入，經(jīng)譯碼后產(chǎn)生7個(gè)控制信號(hào)。狀態(tài)線的組合情況如表3.2所示。微型計(jì)算機(jī)CPU39 1. 8086存儲(chǔ)器接口 在8086最小模式系統(tǒng)和最大模式系統(tǒng)中，8086可尋址的最大存儲(chǔ)空間為1MB。但是，8086最小模式系統(tǒng)和最大模式系統(tǒng)的配置是不一樣的。 8086最大模式系統(tǒng)中增設(shè)了一個(gè)總線控制器8288和一個(gè)總線仲裁

42、器8289，因而8086存儲(chǔ)器系統(tǒng)的接口在這兩種模式中是不同的。微型計(jì)算機(jī)CPU40 圖圖3.113.11是是80868086最小模式系統(tǒng)的存儲(chǔ)器接口框圖。最小模式系統(tǒng)的存儲(chǔ)器接口框圖。尋址存儲(chǔ)單元的信號(hào)由多路復(fù)用的地址數(shù)據(jù)總線尋址存儲(chǔ)單元的信號(hào)由多路復(fù)用的地址數(shù)據(jù)總線AD15AD15AD0AD0、地址線、地址線A19A19A16A16和總線高位有效信號(hào)和總線高位有效信號(hào)BHEBHE提供。存儲(chǔ)器的控制信號(hào)提供。存儲(chǔ)器的控制信號(hào)ALEALE、RDRD、WRWR、IO/MIO/M、DTRDTR和和DENDEN直接由直接由80868086產(chǎn)生。產(chǎn)生。微型計(jì)算機(jī)CPU41圖3.11 8086最小模式系

43、統(tǒng)的存儲(chǔ)器接口框圖 圖3.12 8086最大模式系統(tǒng)存儲(chǔ)器接口框圖微型計(jì)算機(jī)CPU42圖圖3.12 3.12 是是 80868086最大模式系統(tǒng)存儲(chǔ)器接口框圖最大模式系統(tǒng)存儲(chǔ)器接口框圖80868086給給82888288發(fā)送總線狀態(tài)信息，發(fā)送總線狀態(tài)信息，82888288將這三位標(biāo)識(shí)總線周期類(lèi)將這三位標(biāo)識(shí)總線周期類(lèi)型的狀態(tài)信號(hào)譯碼，產(chǎn)生讀寫(xiě)信號(hào)型的狀態(tài)信號(hào)譯碼，產(chǎn)生讀寫(xiě)信號(hào)MRDCMRDC、MWRCMWRC、AMWCAMWC、以、以及控制信號(hào)及控制信號(hào)ALEALE、DT/RDT/R、DENDEN。由此可見(jiàn)，在最大模式系統(tǒng)中，。由此可見(jiàn)，在最大模式系統(tǒng)中，82888288代替代替80868086

44、產(chǎn)生存儲(chǔ)器接口的大多數(shù)定時(shí)和控制信號(hào)，僅產(chǎn)生存儲(chǔ)器接口的大多數(shù)定時(shí)和控制信號(hào)，僅BHEBHE和和RDRD信號(hào)仍然由信號(hào)仍然由80868086提供。提供。 微型計(jì)算機(jī)CPU43 2. 8086 2. 8086存儲(chǔ)器空間的使用存儲(chǔ)器空間的使用 在在80868086存儲(chǔ)器系統(tǒng)中，存儲(chǔ)器系統(tǒng)中，2020位地址總線的最大尋位地址總線的最大尋址存儲(chǔ)空間是址存儲(chǔ)空間是2 22020B B。其地址范圍為。其地址范圍為0000000000FFFFFHFFFFFH。 80868086尋址的尋址的1MB1MB存儲(chǔ)器空間可以分成兩個(gè)存儲(chǔ)器空間可以分成兩個(gè)512KB512KB的存儲(chǔ)體：一個(gè)存儲(chǔ)體包含偶數(shù)地址，另一個(gè)存儲(chǔ)

45、的存儲(chǔ)體：一個(gè)存儲(chǔ)體包含偶數(shù)地址，另一個(gè)存儲(chǔ)體包含奇數(shù)地址。任何兩個(gè)連續(xù)的字節(jié)可以作為一體包含奇數(shù)地址。任何兩個(gè)連續(xù)的字節(jié)可以作為一個(gè)字來(lái)訪問(wèn)，其中一個(gè)字節(jié)必定來(lái)自偶地址存儲(chǔ)體，個(gè)字來(lái)訪問(wèn)，其中一個(gè)字節(jié)必定來(lái)自偶地址存儲(chǔ)體，另一個(gè)必定來(lái)自奇地址存儲(chǔ)體。地址值較低的字節(jié)另一個(gè)必定來(lái)自奇地址存儲(chǔ)體。地址值較低的字節(jié)是低位有效字節(jié)，地址值較高的字節(jié)是高位有效字是低位有效字節(jié)，地址值較高的字節(jié)是高位有效字節(jié)。節(jié)。 微型計(jì)算機(jī)CPU44 為了有效地使用存儲(chǔ)空間，一個(gè)字可以存儲(chǔ)在以偶地址或奇地址開(kāi)始的連續(xù)的兩個(gè)字節(jié)單元中。地址的最低有效位A0決定了字的邊界。如果A0是0，則字存放在偶地址邊界上，其低8位有

46、效字節(jié)存儲(chǔ)于偶地址單元中，高8位有效字節(jié)存儲(chǔ)于相鄰的奇地址單元中。同理，如果A0是1，則字是存放在奇地址邊界上。 對(duì)所有位于偶地址邊界上的字節(jié)或字的訪問(wèn)，8086只需一個(gè)總線周期就能完成；而對(duì)于在奇地址邊界上的字的訪問(wèn)，8086需要花兩個(gè)總線周期才能實(shí)現(xiàn)。微型計(jì)算機(jī)CPU45 8086 8086的的1MB1MB存儲(chǔ)空間安排如圖存儲(chǔ)空間安排如圖3.133.13所示。從圖中可知，所示。從圖中可知，1MB1MB存存儲(chǔ)空間的最高和最低區(qū)域是留給儲(chǔ)空間的最高和最低區(qū)域是留給某些特殊的處理功能使用的。如某些特殊的處理功能使用的。如存儲(chǔ)單元存儲(chǔ)單元0000000000000FFH000FFH共共128128

47、個(gè)個(gè)字節(jié)用于存放字節(jié)用于存放IntelIntel保留的保留的3232種種中斷矢量；中斷矢量；FFFF0FFFF0FFFFFHFFFFFH共共1616個(gè)字節(jié)用于存放啟動(dòng)程序。個(gè)字節(jié)用于存放啟動(dòng)程序。80868086應(yīng)用系統(tǒng)不能把這些區(qū)域改作其應(yīng)用系統(tǒng)不能把這些區(qū)域改作其他用途，否則會(huì)使系統(tǒng)與未來(lái)他用途，否則會(huì)使系統(tǒng)與未來(lái)IntelIntel產(chǎn)品不兼容。除此以外，產(chǎn)品不兼容。除此以外，ROMROM和和RAMRAM可位于可位于1MB1MB存儲(chǔ)空間的存儲(chǔ)空間的任何位置。任何位置。微型計(jì)算機(jī)CPU46n圖3.14為8086存儲(chǔ)器系統(tǒng)的硬件組織框圖。地址A19A1是體內(nèi)地址，它們并行地連接到兩個(gè)存儲(chǔ)體上；

48、A0和BHE是作為存儲(chǔ)體選擇信號(hào)，它們的組合可以保證8086自由地對(duì)兩個(gè)存儲(chǔ)體進(jìn)行操作。A0的低電平信號(hào)表示尋址數(shù)據(jù)的偶地址字節(jié)，允許低位存儲(chǔ)體和低8位數(shù)據(jù)總線交換信息，BHE為低電平有效，允許高位存儲(chǔ)體和高8位數(shù)據(jù)總線交換信息。n提示：前面介紹了8086的存儲(chǔ)器接口，當(dāng)8086與存儲(chǔ)器系統(tǒng)連接時(shí)，還要考慮許多具體問(wèn)題。例如，CPU總線的負(fù)載能力。CPU總線在設(shè)計(jì)時(shí)負(fù)載能力都有一定限制。在小型系統(tǒng)中，CPU可直接與存儲(chǔ)器相連，而在較大的系統(tǒng)中，必須增加緩沖器和驅(qū)動(dòng)器等。 微型計(jì)算機(jī)CPU47圖3.14 8086存儲(chǔ)器系統(tǒng)的硬件組織框圖微型計(jì)算機(jī)CPU48 繼繼19781978年年Intel公司

49、設(shè)計(jì)并生產(chǎn)出第一代公司設(shè)計(jì)并生產(chǎn)出第一代微處理器微處理器8086之后，之后，1982年到年到1989年相繼年相繼推出了第二代微處理器推出了第二代微處理器80286，第三代微處，第三代微處理器理器80386和第四代微處理器和第四代微處理器80486，1993年推出了新一代高性能年推出了新一代高性能32位微處理器位微處理器 Pentium，形成，形成x86微處理器系列。微處理器系列。微型計(jì)算機(jī)CPU49n3.3.1 3.3.1 從從8028680286到到8048680486n3.3.2 Pentium3.3.2 Pentium微處理器微處理器微型計(jì)算機(jī)CPU50 1. 1. 微處理器微處理器80

50、2868028619821982年，年，IntelIntel公司推出公司推出X86X86系列的第二代微處理系列的第二代微處理器器8028680286。8028680286是一種高性能的是一種高性能的1616位微處理器，向位微處理器，向上兼容上兼容8086/80888086/8088，可以有效地利用，可以有效地利用80868086系列軟件。系列軟件。8028680286具有高效率的任務(wù)轉(zhuǎn)換功能，適用于多用戶、具有高效率的任務(wù)轉(zhuǎn)換功能，適用于多用戶、多任務(wù)系統(tǒng)。多任務(wù)系統(tǒng)。8028680286時(shí)鐘頻率由最初的時(shí)鐘頻率由最初的6MHz6MHz逐步提高逐步提高到到20MHz20MHz。工作時(shí)鐘多樣化，

51、便于組成高性能價(jià)格比。工作時(shí)鐘多樣化，便于組成高性能價(jià)格比的系統(tǒng)。的系統(tǒng)。采用采用1.51.5m m工藝，集成了工藝，集成了134 000134 000個(gè)晶體管，工作個(gè)晶體管，工作頻率為頻率為6 MHz6 MHz。8028680286的數(shù)據(jù)總線仍然為的數(shù)據(jù)總線仍然為1616位，但是位，但是地址總線增加到地址總線增加到2424位，使存儲(chǔ)器尋址空間達(dá)到位，使存儲(chǔ)器尋址空間達(dá)到16 MB16 MB。在結(jié)構(gòu)上與在結(jié)構(gòu)上與80868086相比，相比，8028680286內(nèi)部結(jié)構(gòu)中，除了內(nèi)部結(jié)構(gòu)中，除了EUEU執(zhí)行單元外，總線接口部件執(zhí)行單元外，總線接口部件BIUBIU又細(xì)分成地址部件又細(xì)分成地址部件(A

52、U)(AU)、指令部件、指令部件(IU)(IU)和總線部件和總線部件(BU)(BU)。這四個(gè)部件。這四個(gè)部件能夠并行工作，構(gòu)成了取指、指令譯碼和指令執(zhí)行能夠并行工作，構(gòu)成了取指、指令譯碼和指令執(zhí)行重疊進(jìn)行的流水線工作方式，提高了微處理器的處重疊進(jìn)行的流水線工作方式，提高了微處理器的處理速度，特別是流水線工作方式形成了現(xiàn)代微處理理速度，特別是流水線工作方式形成了現(xiàn)代微處理器一個(gè)重要的特征。器一個(gè)重要的特征。微型計(jì)算機(jī)CPU51 2. 微處理器微處理器80386 1985年，年，Intel公司首次推出公司首次推出32位結(jié)構(gòu)的位結(jié)構(gòu)的80386微處理器，如圖微處理器，如圖3.16所示。所示。8038

53、6向上兼向上兼容容8086和和80286的軟件。與的軟件。與80286相比，相比，80386是一種靈活的是一種靈活的32位微處理器，可以處理位微處理器，可以處理8位、位、16位、位、32位等多種類(lèi)型的數(shù)據(jù)，有位等多種類(lèi)型的數(shù)據(jù)，有8個(gè)個(gè)32位通用寄存器。位通用寄存器。 8038680386的內(nèi)部寄存器、數(shù)據(jù)總線和地址總線都是的內(nèi)部寄存器、數(shù)據(jù)總線和地址總線都是3232位的。通過(guò)位的。通過(guò)3232位的地址總線，位的地址總線，8038680386的可尋址空間的可尋址空間達(dá)到達(dá)到4 GB4 GB。采用了采用了1.51.5m m工藝，集成了工藝，集成了275 000275 000個(gè)晶體管。個(gè)晶體管。

54、8038680386開(kāi)始引入高速緩沖存儲(chǔ)器。時(shí)鐘頻率可達(dá)開(kāi)始引入高速緩沖存儲(chǔ)器。時(shí)鐘頻率可達(dá)16MHz16MHz、20MHz20MHz和和33MHz33MHz，持續(xù)執(zhí)行處理速度可高達(dá)，持續(xù)執(zhí)行處理速度可高達(dá)300 300 400400萬(wàn)條指令秒。萬(wàn)條指令秒。80386采用了流水線結(jié)構(gòu)，能并行地完成讀取采用了流水線結(jié)構(gòu)，能并行地完成讀取指令、譯碼、執(zhí)行和內(nèi)部管理等功能，總線與外部指令、譯碼、執(zhí)行和內(nèi)部管理等功能，總線與外部接口等達(dá)到接口等達(dá)到6級(jí)并行流水線級(jí)并行流水線 。 微型計(jì)算機(jī)CPU523.3.微處理器微處理器8048680486n Intel Intel公司于公司于19891989年生產(chǎn)

55、出年生產(chǎn)出80X8680X86系列的第四代微處理器系列的第四代微處理器8048680486。8048680486是性能增強(qiáng)的是性能增強(qiáng)的8038680386。8048680486的主要特征是運(yùn)算的主要特征是運(yùn)算速度快，比速度快，比8038680386快快2 24 4倍，稱(chēng)之為超級(jí)倍，稱(chēng)之為超級(jí)3232位位CPUCPU。n8048680486處理器集成了處理器集成了125125萬(wàn)個(gè)晶體管，時(shí)鐘頻率由萬(wàn)個(gè)晶體管，時(shí)鐘頻率由25MHz25MHz逐步逐步提升到提升到33MHz33MHz、40MHz40MHz、50MHz50MHz及后來(lái)的及后來(lái)的100MHz 100MHz n8048680486完全兼容

56、完全兼容8038680386系列機(jī)的結(jié)構(gòu)和軟件。與系列機(jī)的結(jié)構(gòu)和軟件。與8038680386相比，相比，8048680486采用采用RISC(RISC(精簡(jiǎn)指令集精簡(jiǎn)指令集) )技術(shù)，從而大大加快了指令執(zhí)技術(shù)，從而大大加快了指令執(zhí)行速度，基本指令可在一個(gè)時(shí)鐘周期內(nèi)完成。行速度，基本指令可在一個(gè)時(shí)鐘周期內(nèi)完成。 8048680486開(kāi)始將開(kāi)始將8 KB8 KB的數(shù)據(jù)和指令混合型高速緩沖存儲(chǔ)器和浮點(diǎn)運(yùn)算部件的數(shù)據(jù)和指令混合型高速緩沖存儲(chǔ)器和浮點(diǎn)運(yùn)算部件(FPU)(FPU)集成在芯片內(nèi)。內(nèi)部數(shù)據(jù)總線寬度為集成在芯片內(nèi)。內(nèi)部數(shù)據(jù)總線寬度為6464位，處理速度位，處理速度大大提高。大大提高。微型計(jì)算機(jī)C

57、PU53隨著超大規(guī)模集成電路技術(shù)的飛速發(fā)展，以及在圖形圖像處理、語(yǔ)音識(shí)別、視頻處理、CAD/CAE/CAI及網(wǎng)絡(luò)軟件開(kāi)發(fā)中對(duì)高速度、大內(nèi)存和大流量客戶機(jī)/服務(wù)器的迫切需求，Intel公司于1993年推出了新一代微處理器 Pentium。Pentium是對(duì)Intel第五代CPU的統(tǒng)稱(chēng)，Pentium微處理器是一種高性能的32位微處理器，最初的一塊Pentium芯片的功能大體相當(dāng)于兩塊80486。近十年來(lái)，Intel公司又陸續(xù)推出了速度更快、性能更高的Pentium第2代(P-II)、第3代(P-III)和第4代(P-IV)產(chǎn)品。目前時(shí)鐘頻率高達(dá)3.0 GHz的P-IV已成為當(dāng)前主流PC 機(jī)的通用

58、芯片。Pentium處理器外觀如圖3.17所示。微型計(jì)算機(jī)CPU541.Pentium處理器的特征處理器的特征 Pentium在在80486的基礎(chǔ)上作了很大改進(jìn)，不僅增加了片內(nèi)集成度，而且的基礎(chǔ)上作了很大改進(jìn)，不僅增加了片內(nèi)集成度，而且采用了新的體系結(jié)構(gòu)，其性能更高。其主要特點(diǎn)是采用了新的體系結(jié)構(gòu)，其性能更高。其主要特點(diǎn)是:n(1) 高集成度。片內(nèi)集成有高集成度。片內(nèi)集成有310萬(wàn)個(gè)晶體管。萬(wàn)個(gè)晶體管。n(2) 時(shí)鐘頻率高。早期的時(shí)鐘頻率高。早期的Pentium為為60 MHz或或66 MHz，目前已發(fā)展，目前已發(fā)展到到1500 MHz。n(3) 采用超標(biāo)量流水線結(jié)構(gòu)，比相同頻率的采用超標(biāo)量流

59、水線結(jié)構(gòu)，比相同頻率的486DX CPU性能提高性能提高1倍。倍。n(4) 數(shù)據(jù)總線寬度增加。外部數(shù)據(jù)總線寬度為數(shù)據(jù)總線寬度增加。外部數(shù)據(jù)總線寬度為64位。位。n使用分立的指令使用分立的指令cache和數(shù)據(jù)和數(shù)據(jù)cache 結(jié)構(gòu)，可以無(wú)沖突地同時(shí)完成指令結(jié)構(gòu)，可以無(wú)沖突地同時(shí)完成指令預(yù)取和數(shù)據(jù)讀寫(xiě)。預(yù)取和數(shù)據(jù)讀寫(xiě)。 n采用了新型的分頁(yè)模式。采用了新型的分頁(yè)模式。n(7) 固化常用指令，進(jìn)一步加快指令的運(yùn)行。固化常用指令，進(jìn)一步加快指令的運(yùn)行。n(8) Pentium內(nèi)部提供了一個(gè)分支目標(biāo)緩沖器，加快了循環(huán)操作的速內(nèi)部提供了一個(gè)分支目標(biāo)緩沖器，加快了循環(huán)操作的速度。度。n(9) 重新設(shè)計(jì)了浮點(diǎn)運(yùn)算部件，其速度比重新設(shè)計(jì)了浮點(diǎn)運(yùn)算部件，其速度比80486快快10多倍。多倍。n(10)在數(shù)據(jù)的完整性、容錯(cuò)性和節(jié)電性等方面采用了新的設(shè)計(jì)方法。在數(shù)據(jù)的完整性、容錯(cuò)性和節(jié)電性等方面采用了新的設(shè)計(jì)方法。n(11)Pentium的軟件在二進(jìn)制代碼級(jí)上與的軟件在二進(jìn)制代碼級(jí)上與80386/80486保持向上兼容，保持向上兼容，可以在可以在MS-DOS、Windows 95、Windows NT、OS/2、UNIX和和Solaris等操作系統(tǒng)下運(yùn)行。等操作系統(tǒng)下運(yùn)行。微型計(jì)算機(jī)CPU552.Pentium Pentium 處理器的發(fā)展處理器的發(fā)展 為了滿