四位加法并行器

1、課程設(shè)計(jì)報(bào)告課程設(shè)計(jì)題目：四位加法并行器 學(xué)生姓名 ：黃沖 專(zhuān) 業(yè) ：計(jì)算機(jī)科學(xué)與技術(shù)班 級(jí) ：1120702學(xué) 號(hào) ：201120070231 指導(dǎo)教師 ：汪宇玲 2014年 01月 05日 目錄一、需求分析1二、總體設(shè)計(jì)1三、詳細(xì)設(shè)計(jì)3四、設(shè)計(jì)步驟7五、設(shè)計(jì)心得12六、參考文獻(xiàn)12 一、需求分析： 1 掌握并行加法器的原理及其設(shè)計(jì)方法。 2 熟悉CPLD 應(yīng)用設(shè)計(jì)及ispDesignexepert Project navigator 軟件和 CMPP的使用。 二、總體設(shè)計(jì)： 1）實(shí)驗(yàn)設(shè)備： 1 . TDN-CM+或 TDN-CM+教學(xué)實(shí)驗(yàn)系統(tǒng)一套。 2 PC 微機(jī)一臺(tái)。 3 . CMPP

2、和 ispDesignexepert Project navigator 2）實(shí)驗(yàn)原理 ： 本節(jié)設(shè)計(jì)使用大規(guī)?？删幊踢壿嬈骷?CPLD 來(lái)設(shè)計(jì)實(shí)現(xiàn)一個(gè) 4 位的并行進(jìn)位加法器。傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)只能是通過(guò)設(shè)計(jì)電路板來(lái)實(shí)現(xiàn)系統(tǒng)功能，而采用可編程邏輯器件，則可以通過(guò)設(shè)計(jì)芯片來(lái)實(shí)現(xiàn)系統(tǒng)功能。從而有效地增強(qiáng)了設(shè)計(jì)的靈活性，提高了工作效率。并能夠縮小系統(tǒng)體積，降低能耗，提高系統(tǒng)的性能和可靠性。 實(shí)驗(yàn)系統(tǒng)中采用的器件是 Lattice 公司的 ispLSI 1032 芯片，isp 是指芯片具有“在系統(tǒng)可編程功能”，這種功能可隨時(shí)對(duì)系統(tǒng)進(jìn)行邏輯重構(gòu)和修改，而且只需要一條簡(jiǎn)單的編程電纜和一臺(tái) PC 計(jì)算機(jī)就可

3、以完成器件的編程。 ispLSI1032 芯片的等效邏輯門(mén)為 6000 門(mén)，具有 128 個(gè)宏單元，192 個(gè)觸發(fā)器和 64 個(gè)鎖存器，其共有 84 個(gè)引腳，其中 64 個(gè)為 I/O 引腳。ispLSI1032 芯片的結(jié)構(gòu)圖如圖 2.2-1 所示。 對(duì)該器件的邏輯系統(tǒng)設(shè)計(jì)是通過(guò)使用硬件描述語(yǔ)言或原理圖輸入來(lái)實(shí)現(xiàn)的，硬件描述語(yǔ) 言有 ABEL、VHDL 等多種語(yǔ)言，本節(jié)實(shí)驗(yàn)是使用原理圖輸入來(lái)進(jìn)行編程的。 下面是一個(gè)用原理圖輸入設(shè)計(jì)一個(gè)四位并行加法器加法器的例子。該加法器采用并行進(jìn)位，有兩組四位加數(shù) A3A0、B3B0 輸入，四位本地和 F3F0輸出，一個(gè)低位進(jìn)位 C0輸入及一個(gè)本地進(jìn)位 CY 輸

4、出。 系統(tǒng)采用 ispDesignEXPERT 軟件來(lái)對(duì)可編程邏輯器件 ispLSI1032 進(jìn)行編程設(shè)計(jì)實(shí)驗(yàn)。 ispDesignEXPERT 可采用原理圖或硬件描述語(yǔ)言或這兩種方法的混合輸入共三種方式來(lái)進(jìn)行設(shè)計(jì)輸入，并能對(duì)所設(shè)計(jì)的數(shù)字電子系統(tǒng)進(jìn)行功能仿真和時(shí)序仿真。其編譯器是此軟件的核心，它能進(jìn)行邏輯優(yōu)化，并將邏輯映射到器件中去，自動(dòng)完成布局與布線(xiàn)并生成編程所需要的熔絲圖文件。該軟件支持所有 Lattice公司的 ispLSI 器件。 3、 詳細(xì)設(shè)計(jì)：1）加法器是計(jì)算機(jī)的基本運(yùn)算部件之一。（1）若不考慮進(jìn)位輸入,兩數(shù)碼Xn,Yn相加稱(chēng)為半加,如下圖為半加其功能表:XnYnHn0001010

5、11110(a) 半加器功能表(b)半加器邏輯圖（2）將Xn Yn以及進(jìn)位輸入Cn-1相加稱(chēng)為全價(jià)，其功能表如下圖：XnYnCn-1FnCn0000000110100101010101010011011100111111a.（全加器功能表）(b) 全加器的邏輯圖由功能表可得全加和Fn和進(jìn)位輸出Cn表達(dá)式：Fn=Xn Yn Cn-1+ Xn Yn Cn-1+ Xn Yn Cn-1+ Xn Yn Cn-1Cn= Xn Yn Cn-1+ Xn Yn Cn-1+ Xn Yn Cn-1+ Xn Yn Cn-1Fn還可以用兩個(gè)半加器來(lái)形成：Fn=XnYnCn-1如此，將n個(gè)全加器相連可得n位加法器，如圖：

6、F4F3F2F1X4 Y4X3 Y3X2 Y2X1 Y1C4C3C2C1C0Xn YnXn YnXn YnXn Yn但加法時(shí)間較長(zhǎng)，只是因?yàn)槠湮婚g進(jìn)位使串行的傳送的，本位全加和Fi必須等低位進(jìn)位Ci-1來(lái)到后才能進(jìn)行，加法時(shí)間與位數(shù)有關(guān)，只有改變進(jìn)位逐位傳送，才能提高加法器的工作速度。因此，只要使各位的進(jìn)位不需依賴(lài)上一個(gè)進(jìn)位即可。所以我們采用“超前進(jìn)位產(chǎn)生電路”來(lái)同時(shí)形成各位進(jìn)位，從而實(shí)現(xiàn)快速加法，這就是超前進(jìn)位加法器的設(shè)計(jì)思想來(lái)源。2）超前進(jìn)位 超前進(jìn)位產(chǎn)生電路是根據(jù)各位進(jìn)位的形成條件來(lái)實(shí)現(xiàn)的。只要滿(mǎn)足下列二條件中任一個(gè)，就可以形成C1，（1）X1，Y1均為1（2）X1，Y1任一個(gè)位1，且進(jìn)

7、位C0位1?？梢詫?xiě)出C1的表達(dá)式為 C1=X1Y1+(X1+Y1)C0只要滿(mǎn)足下述條件中任一個(gè)即可形成C2，（1）X2,Y2均為1；（2）X2,Y2任一為1，且X1,Y1均為1；（3）X2,Y2任一為1，同時(shí)X1,Y1任一為1，且C0為1。可以寫(xiě)出C2的表達(dá)式為C2=X2Y2+（X2+Y2）X1Y1+（X2+Y2）（X1+Y1）C0由上，同理可得到C3=X3Y3+（X3+Y3）X2Y2+(X3+Y3)（X2+Y2）X1Y1+(X3+Y3)（X2+Y2）（X1+Y1）C0C4=X4Y4+(X4+Y4)X3Y3+(X4+Y4)（X3+Y3）X2Y2+(X4+Y4) (X3+Y3)（X2+Y2）X1

8、Y1+(X4+Y4) (X3+Y3)（X2+Y2）（X1+Y1）C0由上面的式子可知： C1=X1Y1+（X1+Y1）C0C2=X2Y2+（X2+Y2）C1C3=X3Y3+（X3+Y3）C2C4=X4Y4+（X4+Y4）C3引入進(jìn)位傳遞函數(shù)Pi和進(jìn)位產(chǎn)生函數(shù)Gi.其定義如下:Pi=Xi+Yi.Gi=XiYiPi的意義是:當(dāng)Xi,Yi中有一個(gè)為1時(shí),若有進(jìn)位輸入,則本位向高位傳送此進(jìn)位,這個(gè)進(jìn)位可看成是低位進(jìn)位越過(guò)本位直接向高位傳遞的.Gi的意義是:當(dāng)Xi,Yi均為1時(shí),不管有無(wú)進(jìn)位輸入,本位定會(huì)產(chǎn)生向高位產(chǎn)生的進(jìn)位.將Pi,Gi代入C1C4式,便可得:C1=G0+P0C0C2=G1+P1G0+

9、P1P0C0C3=G2+P2G1+P2P1G0+P2P1P0C0C4=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0C0由以上分析可得出在輸入項(xiàng)為A3A2A1A0和B3B2B1B0以及進(jìn)位輸入C0時(shí),各個(gè)輸出項(xiàng)S3S2S1S0和進(jìn)位輸出C4分別為:S3=A3B3C3S2=A2B2C2S1=A1B1C1S0=A0B0C0C4=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0C04、 設(shè)計(jì)步驟：1安裝EDA 軟件 打開(kāi)計(jì)算機(jī)電源，進(jìn)入 Windows 系統(tǒng)，安裝上述 ispDesignEXPERT 軟件。安裝完成后， 桌面和開(kāi)始菜單中則建有 ispDesignEX

10、PERT 軟件圖標(biāo)。 2建立新項(xiàng)目 用鼠標(biāo)雙擊該軟件圖標(biāo)，則出現(xiàn)其操作界面 ispDesignEXPERT Project Navigator。 在界面左上角 File 菜單中點(diǎn) New Project .或點(diǎn)擊左上角“新建”圖標(biāo)，則出現(xiàn)界面 Create New Project ，在其中Project 欄中輸入 ALU1.syn ，在Project type 欄中選 Schematic/ABEL，并點(diǎn)保存，則在 Sources in Project 欄中建立了新的項(xiàng)目。 雙擊第一行 Untitled 對(duì)該項(xiàng)目命名，在名稱(chēng)欄中填入 ALU_EX 并點(diǎn) OK。 雙擊第二行選擇器件。根據(jù)實(shí)驗(yàn)系統(tǒng)中

11、所使用的器件型號(hào)，例如對(duì) ispLSI1032-70LJ 這 一器件，在 Family 欄中選 ispLSI 1K Device，在Device欄中選ispLSI1032，在Speed Grade欄中選70 ，在 Package 欄中選 84PLCC ，點(diǎn) OK ，再用 Yes 確定，則選定器件為 ispLSI1032-70LJ84。 3輸入編輯原理圖 單擊界面左下角的按鈕 New. ，則出現(xiàn)界面New Source ：（Schematic/ABEL），在其中選擇 Schematic ，并點(diǎn)擊按鈕OK，則出現(xiàn)原理圖編輯界面Schematic edit，輸入模塊名稱(chēng)ALU并點(diǎn) OK，則就可在原理

12、圖編輯界面中輸入電路原理圖了。輸入邏輯圖完成后，將其存盤(pán)并退出編輯界面。 輸入設(shè)計(jì)加法器原理圖如圖 4.3-1： 圖4.3-14對(duì)源程序進(jìn)行編譯 在左方 Sources in Project欄中選中第二行ispLSI1032-70LJ84 ，在右方Processes for Current Source 欄中雙擊第七行 JEDEC File ，則開(kāi)始編譯。如果編譯正確，則生成可下載的文件 JEDEC File ，即使出現(xiàn)警告提示，也表明成功生成了可下載文件。如果提示錯(cuò)誤，則需修改程序，然后重新編譯。 5 連接下載電纜 在打開(kāi) PC 計(jì)算機(jī)和實(shí)驗(yàn)系統(tǒng)的電源之前，將下載電纜的一端與 PC 計(jì)算機(jī)的

13、打印機(jī)口相連接，另一端與實(shí)驗(yàn)系統(tǒng)中的 ispLSI1032 器件編程接口相連。 6將 JEDEC 文件下載到 ispLSI1032 首先打開(kāi)實(shí)驗(yàn)系統(tǒng)的電源。 在以上界面菜單 Tools 中點(diǎn)擊 ispDCD，則進(jìn)入文件下載界面。 在下載界面中，點(diǎn)擊菜單 Configuration 中的 Scan Board 項(xiàng)或 SCAN 圖標(biāo)，則出現(xiàn)掃描界面，其下方的信息顯示已檢測(cè)到 ISP 芯片電路。然后點(diǎn)按鈕 BROWSE ，在其中選擇要下載的文件ALU.JED。并在Command 菜單中，點(diǎn)Run Operation in Sequential Mode 項(xiàng)或Run Operation圖標(biāo)，則進(jìn)入文件

14、下載過(guò)程。在進(jìn)行下載時(shí)，實(shí)驗(yàn)系統(tǒng)下載電路的指示燈閃爍。下載完成后，界面下方顯示下載過(guò)程是否正確的有關(guān)信息。 7 連接實(shí)驗(yàn)電路 按圖 4.7-1 連接實(shí)驗(yàn)電路，其中 ispLSI1032 的輸入輸出引腳已在程序中定義。 圖4.7-1 8驗(yàn)證所設(shè)計(jì)器件的邏輯功能 本課程設(shè)計(jì)所設(shè)計(jì)的是一個(gè)4位并行進(jìn)位加法器，實(shí)驗(yàn)中用INPUTDEVICE單元的高4位為B3B0，低4位為A3A0，以總線(xiàn)單元的低4位B3B0 發(fā)光二極管來(lái)顯示運(yùn)算結(jié)果。B7位來(lái)顯示進(jìn)位輸出。而低位進(jìn)位輸入由一個(gè)開(kāi)關(guān)AR來(lái)給出。使SWITCH UNIT單元中的開(kāi)關(guān)SW-B=0（打開(kāi)數(shù)據(jù)輸出三態(tài)門(mén)），撥動(dòng)INPUT DEVICE單元的輸入開(kāi)

15、關(guān)置A和B的值，然后從總線(xiàn)單元的顯示燈來(lái)觀察運(yùn)算結(jié)果。 9 以上所設(shè)計(jì)的并行加法器在應(yīng)用 ispDesignEXPERT 軟件時(shí)是以原理圖輸入形式來(lái)編程的，目的是為了讓學(xué)生能更好的理解并行進(jìn)位加法器的實(shí)現(xiàn)原理。為了學(xué)生學(xué)習(xí)以硬件描述語(yǔ)言來(lái)進(jìn)行編程，描寫(xiě)器件功能，下面用 ABEL 語(yǔ)言編程來(lái)實(shí)現(xiàn)上述加法器，步驟如下： 建立新工程 打開(kāi) ispDesignEXPERT 軟件，建立一個(gè)新的目錄來(lái)創(chuàng)建一個(gè)新的工程文件。在界面左上角File菜單中點(diǎn) New Project .或點(diǎn)擊左上角“新建”圖標(biāo)，則出現(xiàn)界面 Create New Project， 在其中 Project 欄中輸入 ALU2.syn

16、，在Project type 欄中選 Schematic/ABEL，并點(diǎn)保存，則Sources in Project 欄中建立了新的項(xiàng)目。器件型號(hào)還是選 ispLSI1032-70LJ84。 編輯源程序 單擊界面左下角的按鈕 New. ，則出現(xiàn)界面New Source ：（Schematic/ABEL），在其中選擇 ABEL-HDL Module ，點(diǎn)擊按鈕OK，則出new ABLE-HDL source窗口，輸入模塊名稱(chēng)和文件名并點(diǎn) OK，就可在出現(xiàn)的源程序編輯界面中輸入源程序了。輸入完成后，將其存盤(pán)并退出編輯界面。 上述并行加法器設(shè)計(jì)用 ABEL 語(yǔ)言來(lái)描述程序如下： MODULE alu

17、 TITLE '4 bit adder' "Inputs A4,A3,A2,A1 PIN 38,39,40,41; B4,B3,B2,B1 PIN 34,35,36,37; C0 PIN 52; "Outputs F4,F3,F2,F1 PIN 6,5,4,3; CY PIN 10; "VAR A=0,A4,A3,A2,A1; B=0,B4,B3,B2,B1; C=0, 0, 0, 0,C0; F=CY,F4,F3,F2,F1; " EQUATIONS " F = A + B + C; " END 對(duì)源程序進(jìn)行編譯 將

18、生成的 JED 文件下載至 1032 芯片中。 實(shí)驗(yàn)連線(xiàn)及實(shí)驗(yàn)操作步驟同上。 5、 設(shè)計(jì)心得： 本次課程設(shè)計(jì)我所做的是“四位加法并行器”，它所采用的原理是加法器和并行器，而我們最主要用的設(shè)備是CMPP和ispDesignexepert Project navigator 軟件。我對(duì)ABEL語(yǔ)言更加了解，對(duì)四位并行加法器的并行處理更加理解。課程設(shè)計(jì)不僅考察了我們對(duì)理論知識(shí)的了解還需要對(duì)動(dòng)手能力的考察。從中我知道了理論知識(shí)和實(shí)踐息息相關(guān)。我們只有了解了理論知識(shí)才可以更好的實(shí)踐。 6、 參考文獻(xiàn)：1）計(jì)算機(jī)組成原理與系統(tǒng)結(jié)構(gòu)實(shí)驗(yàn)指導(dǎo)書(shū)。2）計(jì)算機(jī)組成與體系結(jié)構(gòu)第五版（白中英）。東華理工大學(xué)信工學(xué)院課程設(shè)計(jì)評(píng)分表學(xué)生姓名：黃沖 班級(jí)： 1120702 學(xué)號(hào)：201120070231課程設(shè)計(jì)題目：基于四位并行加法器項(xiàng)目?jī)?nèi)容滿(mǎn)分實(shí) 評(píng)選題能結(jié)合所學(xué)課程知識(shí)、有一定的能力訓(xùn)練。符合選題要求（5人一題）10工作量適中，難易