基于FPGA的開(kāi)關(guān)磁阻電機(jī)調(diào)速系統(tǒng)的設(shè)計(jì)

1、基于FPGA的開(kāi)關(guān)磁阻電機(jī)調(diào)速系統(tǒng)的設(shè)計(jì)作 者 王 堂 旺 學(xué) 號(hào) 0940304224 專 業(yè) 電氣工程及其自動(dòng)化 指導(dǎo)教師 杜 昭 平 第一部分 內(nèi)容簡(jiǎn)介開(kāi)關(guān)磁阻電動(dòng)機(jī)調(diào)速系統(tǒng)(Switched Reluctance Drive,簡(jiǎn)稱SRD)是繼異步電動(dòng)機(jī)變頻調(diào)速系統(tǒng)和直流電動(dòng)機(jī)調(diào)速系統(tǒng)之后,又一極具發(fā)展?jié)摿Φ男滦驼{(diào)速系統(tǒng)。它集開(kāi)關(guān)磁阻電動(dòng)機(jī)(Switched Reluctance Motor,簡(jiǎn)稱SRM)、現(xiàn)代電力電子技術(shù)與控制技術(shù)為一體,它不僅保持了交流異步電動(dòng)機(jī)的結(jié)構(gòu)簡(jiǎn)單、堅(jiān)固可靠和直流電動(dòng)機(jī)可控性好的優(yōu)點(diǎn),而且還具有價(jià)格低、效率高、適應(yīng)力強(qiáng)等優(yōu)點(diǎn)，顯示出廣闊的應(yīng)用前景。本設(shè)計(jì)以完成

2、基于FPGA的0.3KW四相(8/6極)開(kāi)關(guān)磁阻電動(dòng)機(jī)控制系統(tǒng)的設(shè)計(jì)和研制為主要研究?jī)?nèi)容。硬件部分采用Altera公司的FPGA芯片EP3C40F484C8作為主控制器，針對(duì)SR電機(jī)的控制特點(diǎn),充分利用了FPGA的邏輯資源,設(shè)計(jì)了相應(yīng)的外圍硬件控制接口電路,使控制系統(tǒng)結(jié)構(gòu)緊湊、可靠性高，并根據(jù)電機(jī)反饋回的位置信號(hào)實(shí)現(xiàn)閉環(huán)控制。速度控制采用PID調(diào)節(jié)，通過(guò)改變PWM脈寬控制電機(jī)轉(zhuǎn)速。軟件的設(shè)計(jì)是以FPGA內(nèi)部嵌入的NIOS軟核處理器為核心構(gòu)建SOPC(System On a Programmable Chip),使得設(shè)計(jì)的時(shí)候能夠根據(jù)自己的標(biāo)準(zhǔn)和系統(tǒng)大小定制處理器的外設(shè)、存儲(chǔ)器和接口，在一片芯片

3、上實(shí)現(xiàn)符合自己嵌入式系統(tǒng)。從而大規(guī)模地減少了控制系統(tǒng)的體積，提高了系統(tǒng)的穩(wěn)定性。本設(shè)計(jì)所能實(shí)現(xiàn)的功能：(1)電機(jī)控制：控制電機(jī)正轉(zhuǎn)、反轉(zhuǎn)、停機(jī)、制動(dòng)；(2)轉(zhuǎn)速測(cè)量：測(cè)量電機(jī)轉(zhuǎn)速并顯示；(3)速度調(diào)節(jié)：自動(dòng)調(diào)節(jié)電機(jī)轉(zhuǎn)速至給定速度；(4)測(cè)速范圍：256r/min-2000r/min。有效地達(dá)到了系統(tǒng)設(shè)計(jì)的性能指標(biāo)，這對(duì)實(shí)際的產(chǎn)品開(kāi)發(fā)具有一定的指導(dǎo)意義。第二部分 實(shí)驗(yàn)的方法實(shí)驗(yàn)的主要部分是硬件設(shè)計(jì)以及在硬件的基礎(chǔ)上進(jìn)行的軟件設(shè)計(jì)，采用軟硬件協(xié)同設(shè)計(jì)的方法，實(shí)現(xiàn)對(duì)開(kāi)關(guān)磁阻電機(jī)的控制。開(kāi)關(guān)磁阻電機(jī)調(diào)速系統(tǒng)主要由開(kāi)關(guān)磁阻電機(jī)、功率變換器、控制器以及位置檢測(cè)器和電壓電流檢測(cè)器組成，硬件系統(tǒng)框圖如1所示：

4、圖1 硬件系統(tǒng)框圖功率變換器主要承擔(dān)著電能變換輸入的任務(wù)?？删幊涛⑻幚硇酒请姍C(jī)調(diào)速運(yùn)行的中樞，它綜合處理由光電傳感器輸出的位置、速度等采樣信號(hào)，且根據(jù)輸入的相關(guān)指令如啟動(dòng)、停止、速度設(shè)置及電流傳感器和電壓傳感器提供的各種信號(hào)輸出相通斷信號(hào)，驅(qū)動(dòng)主開(kāi)關(guān)管的開(kāi)通與關(guān)斷，驅(qū)使電動(dòng)機(jī)轉(zhuǎn)子轉(zhuǎn)動(dòng)并提供系統(tǒng)保護(hù)。（一）實(shí)際硬件設(shè)計(jì)部分（1）電源電路電源電路是保證整個(gè)FPGA硬件系統(tǒng)正常工作的核心部件。沒(méi)有電源電路系統(tǒng)是無(wú)法工作的，本系統(tǒng)將交流電源經(jīng)過(guò)整流濾波之后到到直流電壓，使用三端穩(wěn)壓管，得到5V的直流電壓，供給FPGA硬件系統(tǒng)，保證開(kāi)發(fā)板的正常工作。圖2 電源電路（2）JTAG電路JTAG是一種國(guó)際標(biāo)

5、準(zhǔn)測(cè)試協(xié)議，主要用于芯片的內(nèi)部測(cè)試，現(xiàn)在許多的高級(jí)器件都支持該協(xié)議，如單片機(jī)，DSP,FPGA等器件。標(biāo)準(zhǔn)的JTAG接口是4線：TMS、TCK、TDI、TDO,分別是模式選擇、時(shí)鐘、數(shù)據(jù)輸入、數(shù)據(jù)輸出線。JTAG電路是下載程序所必須的電路，在PC機(jī)上編寫(xiě)好的程序，經(jīng)過(guò)編譯處理之后，生成相應(yīng)的可執(zhí)行文件，通過(guò)JTAG電路將文件下載到芯片內(nèi)部。如圖3所示：圖3 JTAG電路接口（3）功率變換電路此模塊是由六個(gè)IGBT組成的多用橋，可以通過(guò)跳線連接成所需要的H橋，三相全橋，四相不對(duì)稱半橋等多種功能。在本設(shè)計(jì)中所需要是四相不對(duì)稱半橋，所以只需要連接TX21,TX11和TX41，TX31就能組成四相不對(duì)

6、稱半橋。此模塊在本設(shè)計(jì)中有著至關(guān)重要的作用，通過(guò)PWM脈沖功率橋的驅(qū)動(dòng)模塊來(lái)控制IGBT的導(dǎo)通與關(guān)斷從而能達(dá)到讓電機(jī)運(yùn)轉(zhuǎn)目的。如圖4所示：圖4 功率變換電路（4）IGBT驅(qū)動(dòng)電路圖本模塊是多用橋的驅(qū)動(dòng)模塊主要由M57962L芯片構(gòu)成，如果M57962L的第十三管腳PWM輸入引腳為低電平時(shí)B1和E1產(chǎn)生15V的電壓驅(qū)使IGBT的導(dǎo)通，而當(dāng)PWM輸入為高電平時(shí)B1和E1產(chǎn)生-9V的電壓驅(qū)使IGBT的關(guān)斷。從而能夠根據(jù)PWM的占空比來(lái)調(diào)整IGBT導(dǎo)通或關(guān)斷的時(shí)間，進(jìn)而能夠改變輸出的電流大小。如圖5所示：圖5 IGBT驅(qū)動(dòng)電路（二）系統(tǒng)軟件設(shè)計(jì)（1）FPGA的NIOS處理器的定制本設(shè)計(jì)系統(tǒng)主要應(yīng)用到A

7、ltera公司的FPGA芯片EP3C40F484C8內(nèi)部所嵌入的NIOS ii軟核CPU、定時(shí)器2個(gè)、鎖相環(huán)（PLL）、PIO口、RAM和ROM幾個(gè)模塊，其中NIOS與FPGA內(nèi)部電路進(jìn)行數(shù)據(jù)交換的主要是PIO口，通過(guò)PIO口可以控制PWM模塊的使能及輸出，讀取速度計(jì)算電路模塊的計(jì)算結(jié)果，PID調(diào)節(jié)的信號(hào)的輸入等。本系統(tǒng)的定制原理圖如圖所示：圖6 NIOS處理器定制（2）PWM波發(fā)生器電路三角波的實(shí)現(xiàn)是通過(guò)10位計(jì)數(shù)器IP核設(shè)置為增減計(jì)數(shù)模式，增減計(jì)數(shù)控制使能端為1時(shí)增計(jì)數(shù)，為0時(shí)是減計(jì)數(shù)。當(dāng)計(jì)數(shù)值到達(dá)計(jì)數(shù)器最大值1024時(shí)，輸出一個(gè)上升沿脈沖信號(hào)，輸入D觸發(fā)器，使其輸出狀態(tài)取反一次，從而有效

8、地使計(jì)數(shù)器工作在增減計(jì)數(shù)模式下，實(shí)現(xiàn)了三角波生成的功能。比較值的給定是通過(guò)NIOS軟件編程，根據(jù)需要給定不同的值，而比較器則采用的是比較器IP核，有效地定制所需要的位寬，實(shí)現(xiàn)比較輸出。通過(guò)比較器比較之后產(chǎn)生PWM波，從而可以實(shí)現(xiàn)脈沖寬度的調(diào)制。圖7 PWM波產(chǎn)生電路（3）PID算法電路模塊PID算法最終可以化簡(jiǎn)為,其可以很容易利用FPGA內(nèi)部的IP核實(shí)現(xiàn)。本系統(tǒng)利用一個(gè)減法器，實(shí)現(xiàn)誤差值的求取，采用三個(gè)乘法器實(shí)現(xiàn)公式當(dāng)中的乘法，再利用一個(gè)加法器相加，最終得到計(jì)算結(jié)果，在通過(guò)一個(gè)比較器，當(dāng)計(jì)算結(jié)果大于0時(shí)輸出高電平，計(jì)算結(jié)果小于0時(shí)，輸出一個(gè)低電平，在NIOS當(dāng)中讀取該電平的狀態(tài)，根據(jù)該狀態(tài)值增

9、加或者減小PWM脈沖寬度的值，達(dá)到脈寬調(diào)制的效果。其中的、及 的 移位操作是通過(guò)乘法器的流水線時(shí)鐘選擇實(shí)現(xiàn)的。 圖8 PID算法電路（4）電機(jī)測(cè)速模塊主要由異或門(mén)、計(jì)數(shù)器、常數(shù)值及除法器三部分構(gòu)成，如下圖所示。捕獲信號(hào)通過(guò)IN1，IN2引腳接入，經(jīng)過(guò)XOR門(mén)之后，得到15°占空比為50%的倍頻信號(hào)。倍頻信號(hào)高電平期間使能計(jì)數(shù)器，對(duì)固定頻率的時(shí)鐘進(jìn)行計(jì)數(shù)，低電平期間進(jìn)行速度值的計(jì)算（除法運(yùn)算），最后得到速度值。圖9 電機(jī)測(cè)速模塊（5）C語(yǔ)言應(yīng)用程序的設(shè)計(jì)NIOS軟核軟件的編程，是在Nios II 9.0 IDE集成開(kāi)發(fā)環(huán)境當(dāng)中進(jìn)行的，是本設(shè)計(jì)當(dāng)中最重要的軟件設(shè)計(jì)部分，許多的電機(jī)控制程序

10、都是在其中完成的。其中主函數(shù)編程如下：圖10 C語(yǔ)言應(yīng)用程序第三部分 結(jié)果與分析本系統(tǒng)較好地實(shí)現(xiàn)與預(yù)期的目標(biāo)，實(shí)現(xiàn)了對(duì)FPGA進(jìn)行編程下載，并對(duì)外圍硬件電路的很好控制，驅(qū)動(dòng)開(kāi)關(guān)磁阻電機(jī)，使其運(yùn)轉(zhuǎn)起來(lái)。設(shè)計(jì)了以按鍵和液晶顯示為主的人機(jī)交互界面，實(shí)現(xiàn)了FPGA對(duì)開(kāi)關(guān)磁阻電機(jī)的正轉(zhuǎn)、反轉(zhuǎn)、停機(jī)和制動(dòng)的控制，并且使開(kāi)關(guān)磁阻電機(jī)在用戶給定期望值之后，能夠自動(dòng)調(diào)節(jié)到期望值。（1）界面操作實(shí)物圖圖11 初始界面圖12 操作功能選擇圖13 電機(jī)控制界面（2）電機(jī)運(yùn)轉(zhuǎn)實(shí)物圖電機(jī)正轉(zhuǎn)：通過(guò)液晶按鍵，確認(rèn)鍵按下之后進(jìn)入操作功能選擇界面；通過(guò)左移右移鍵，選擇電機(jī)控制，按確認(rèn)鍵進(jìn)入電機(jī)控制界面，左移右移鍵選擇正轉(zhuǎn)，按下

11、確認(rèn)鍵，電機(jī)開(kāi)始正轉(zhuǎn)，并且速度值會(huì)達(dá)到默認(rèn)期望值。圖14 電機(jī)正轉(zhuǎn)電機(jī)反轉(zhuǎn)：通過(guò)液晶按鍵，確認(rèn)鍵按下之后進(jìn)入操作功能選擇界面；通過(guò)左移右移鍵，選擇電機(jī)控制，按確認(rèn)鍵進(jìn)入電機(jī)控制界面，左移右移鍵選擇反轉(zhuǎn)，按下確認(rèn)鍵，電機(jī)開(kāi)始反轉(zhuǎn)，并且速度值會(huì)達(dá)到默認(rèn)期望值。圖15 電機(jī)反轉(zhuǎn)電機(jī)停機(jī)：通過(guò)液晶按鍵，確認(rèn)鍵按下之后進(jìn)入操作功能選擇界面；通過(guò)左移右移鍵，選擇電機(jī)控制，按確認(rèn)鍵進(jìn)入電機(jī)控制界面，左移右移鍵選擇停機(jī)，按下確認(rèn)鍵，電機(jī)會(huì)緩慢停止轉(zhuǎn)動(dòng)，并且液晶回到初始界面。電機(jī)制動(dòng)：通過(guò)液晶按鍵，確認(rèn)鍵按下之后進(jìn)入操作功能選擇界面；通過(guò)左移右移鍵，選擇電機(jī)控制，按確認(rèn)鍵進(jìn)入電機(jī)控制界面，左移右移鍵選擇制動(dòng)，按

12、下確認(rèn)鍵，電機(jī)瞬間停止轉(zhuǎn)動(dòng)，并且液晶回到初始界面。（3）硬件電路設(shè)計(jì)圖16 FPGA主板圖17 IGBT功率橋圖18 IGBT驅(qū)動(dòng)（4）結(jié)果分析開(kāi)關(guān)磁阻電機(jī)最大的優(yōu)勢(shì)是能夠頻繁地正反轉(zhuǎn)的切換，而對(duì)電機(jī)摔壞較小。本設(shè)計(jì)系統(tǒng)也實(shí)現(xiàn)了正反轉(zhuǎn)的頻繁切換。電機(jī)速度值的測(cè)量是電機(jī)控制的主要目的，本系統(tǒng)設(shè)計(jì)是電機(jī)能夠達(dá)到相對(duì)的穩(wěn)定在給定值，但還是存在一些誤差。其誤差的來(lái)源主要來(lái)自于測(cè)速模塊電路的精度不夠，測(cè)速電路的方法是影響電極轉(zhuǎn)速的重要因素。尤其在高速段電機(jī)轉(zhuǎn)速不穩(wěn)。第四部分 結(jié) 論本系統(tǒng)較好地實(shí)現(xiàn)與預(yù)期的目標(biāo)，實(shí)現(xiàn)了對(duì)FPGA進(jìn)行編程下載，并對(duì)外圍硬件電路的很好控制，驅(qū)動(dòng)開(kāi)關(guān)磁阻電機(jī)，使其運(yùn)轉(zhuǎn)起來(lái)。設(shè)計(jì)

13、了以按鍵和液晶顯示為主的人機(jī)交互界面，實(shí)現(xiàn)了FPGA對(duì)開(kāi)關(guān)磁阻電機(jī)的正轉(zhuǎn)、反轉(zhuǎn)、停機(jī)和制動(dòng)的控制，并且使開(kāi)關(guān)磁阻電機(jī)在用戶給定期望值之后，能夠自動(dòng)調(diào)節(jié)到期望值。本設(shè)計(jì)所能實(shí)現(xiàn)的功能：(1)電機(jī)控制：控制電機(jī)正轉(zhuǎn)、反轉(zhuǎn)、停機(jī)、制動(dòng)；(2)轉(zhuǎn)速測(cè)量：測(cè)量電機(jī)轉(zhuǎn)速并顯示；(3)速度調(diào)節(jié)：自動(dòng)調(diào)節(jié)電機(jī)轉(zhuǎn)速至給定速度；(4)測(cè)速范圍：256r/min-2000r/min。有效地達(dá)到了系統(tǒng)設(shè)計(jì)的性能指標(biāo)，這對(duì)實(shí)際的產(chǎn)品開(kāi)發(fā)具有一定的指導(dǎo)意義。本設(shè)計(jì)當(dāng)中的創(chuàng)新點(diǎn)：（1）本設(shè)計(jì)的SR電機(jī)可以無(wú)限次的快速在正轉(zhuǎn)反轉(zhuǎn)之間切換，所以能夠適合于那種頻繁正反轉(zhuǎn)的場(chǎng)合。雖然SR電機(jī)具有這種功能，但是別人的設(shè)計(jì)達(dá)不到這種效果。（2）電剎車(chē)效果明顯，在本設(shè)計(jì)中SR電機(jī)能夠?qū)崿F(xiàn)在高速運(yùn)行狀態(tài)下，瞬間剎車(chē)。而且在本設(shè)計(jì)中實(shí)現(xiàn)的電剎車(chē)不需要摩擦片，SR電機(jī)在運(yùn)行的時(shí)候是靠電動(dòng)力矩，在制動(dòng)的時(shí)候能夠把電動(dòng)力矩轉(zhuǎn)換成制動(dòng)力矩，從而能夠?qū)崿F(xiàn)瞬間制動(dòng)。雖然SR電動(dòng)機(jī)具有這點(diǎn)特色，但是目前在這一特點(diǎn)上也是別人所做不出來(lái)的。這是本設(shè)計(jì)最亮的創(chuàng)新點(diǎn)。第五部分 主要參考文獻(xiàn)1 潘松，黃繼業(yè)，陳龍.EDA技術(shù)與verilog HDL.清華大學(xué)出版社.2010：5-62 候建軍，郭勇編著.SOPC技術(shù)基礎(chǔ)教程.清華大學(xué).2008：26-303 楊國(guó)林.基于NIOS處理器的SOPC應(yīng)用平臺(tái)的研究與應(yīng)用.2008:8-11