電子技術(shù)第七章

1、第七章第七章 門電路及組合邏輯電路門電路及組合邏輯電路 前面學(xué)習(xí)的是前面學(xué)習(xí)的是模擬電子電路模擬電子電路，它的工作信號是，它的工作信號是模擬信號模擬信號，這種信號在時間，這種信號在時間上和數(shù)量上都是上和數(shù)量上都是連續(xù)連續(xù)的。的。 從本章開始學(xué)習(xí)從本章開始學(xué)習(xí)數(shù)字電子電路數(shù)字電子電路，它的工作信號是，它的工作信號是數(shù)字信號數(shù)字信號，這種信號在，這種信號在時間上和數(shù)量上都是時間上和數(shù)量上都是離散離散的。的。數(shù)字電路與模擬電路的比較數(shù)字電路與模擬電路的比較模擬電子電路模擬電子電路數(shù)字電子電路數(shù)字電子電路工作信號工作信號模擬信號（連續(xù)的）模擬信號（連續(xù)的）數(shù)字信號（離散的）數(shù)字信號（離散的）三極管工作

2、狀態(tài)三極管工作狀態(tài)放大狀態(tài)放大狀態(tài)飽和或截止?fàn)顟B(tài)飽和或截止?fàn)顟B(tài)分析工具分析工具圖解法、等效電路法圖解法、等效電路法邏輯代數(shù)邏輯代數(shù)研究的主要問題研究的主要問題放大性能放大性能邏輯功能邏輯功能基本單元電路基本單元電路放大器放大器邏輯門、觸發(fā)器邏輯門、觸發(fā)器主要電路功能主要電路功能放大作用放大作用算術(shù)運算、邏輯運算算術(shù)運算、邏輯運算7-1 分立元件門電路分立元件門電路7-2 集成門電路集成門電路7-3 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ) 7-4 組合邏輯電路組合邏輯電路7-1 分立元件門電路分立元件門電路一、一、“與與”門電路門電路二、二、“或或”門電路門電路三、三、“非非”門電門電路路四、復(fù)合邏輯門電路四

3、、復(fù)合邏輯門電路1. 與邏輯關(guān)系與邏輯關(guān)系當(dāng)決定一事件的所有條件都具備時，事件才發(fā)生的當(dāng)決定一事件的所有條件都具備時，事件才發(fā)生的邏輯關(guān)系。邏輯關(guān)系。功能表功能表滅滅滅滅滅滅亮亮斷斷斷斷斷斷合合合合斷斷合合合合與邏輯關(guān)系與邏輯關(guān)系開關(guān)開關(guān)A開關(guān)開關(guān)B燈燈Y電源電源ABY一、一、“與與”門電路門電路真值表真值表邏輯函數(shù)式邏輯函數(shù)式 與門與門邏邏輯輯符符號號與邏輯的表示方法：與邏輯的表示方法：ABY&000100011011ABBAY功能表功能表滅滅滅滅滅滅亮亮斷斷斷斷斷斷合合合合斷斷合合合合ABYABY2、二極管、二極管“與與”門電路門電路RV1V1V2V2+5VUCCY YAB二極管二

4、極管“與與”門電路門電路與門電路：與門電路：實現(xiàn)與邏輯關(guān)系的電路實現(xiàn)與邏輯關(guān)系的電路“0”表示表示低電位低電位（2.4V）。）。（1）A、B均為均為0時時000輸出為輸出為“0”（2）A為為0，B為為1時時1輸出為輸出為“0”（3）A為為1，B為為0時時輸出為輸出為“0”1（4）A為為1，B為為1時時輸出為輸出為“1”1與門的邏輯功能與門的邏輯功能：“全全1出出1，有，有0出出0” 二、二、 “ 或或”門電路門電路決定一事件結(jié)果的諸條件中，只要有一個或一個以決定一事件結(jié)果的諸條件中，只要有一個或一個以上具備時，事件就會發(fā)生的邏輯關(guān)系。上具備時，事件就會發(fā)生的邏輯關(guān)系。BAY或門或門或邏輯關(guān)系或

5、邏輯關(guān)系開關(guān)開關(guān)A開關(guān)開關(guān)B燈燈Y電源電源真值表真值表邏輯函數(shù)式邏輯函數(shù)式邏邏輯輯符符號號011100011011ABYABY11、“或或”邏輯關(guān)系：邏輯關(guān)系：2、二極管、二極管“或或”門電路門電路RV1 1V2 2-5VUCCY YAB二極管二極管“或或”門電路門電路或門電路：或門電路：實現(xiàn)或邏輯關(guān)系的電路實現(xiàn)或邏輯關(guān)系的電路（1）A、B均為均為0時時000輸出為輸出為“0”（2）A為為0，B為為1時時1輸出為輸出為“1”（3）A為為1，B為為0時時輸出為輸出為“1”1（4）A為為1，B為為1時時輸出為輸出為“1”1或門的邏輯功能或門的邏輯功能：“全全0出出0，有，有1出出1” 三、三、“非

6、非”門電門電路路只要條件具備，事件便不會發(fā)生；條件不具備，只要條件具備，事件便不會發(fā)生；條件不具備，事件一定發(fā)生的邏輯關(guān)系。事件一定發(fā)生的邏輯關(guān)系。真值表真值表邏輯函數(shù)式邏輯函數(shù)式A Y 邏邏輯輯符符號號非門非門非邏輯關(guān)系非邏輯關(guān)系1001AY1開關(guān)開關(guān)A燈燈Y電源電源RAY1、“非非”邏輯關(guān)邏輯關(guān)系系2、三極管、三極管“非非”門電門電路路VYA-UBB-5V+UCC+5VRB1RB2RC三極管非門電路三極管非門電路非門電路：非門電路：實現(xiàn)非邏輯關(guān)系的電路實現(xiàn)非邏輯關(guān)系的電路（1）A為為0時時Y為為“1”（2）A為為1時時Y為為“0”非門的邏輯功能非門的邏輯功能：“有有0出出1，有，有1出出0

7、” 1 01 0四、復(fù)合邏輯門電路四、復(fù)合邏輯門電路1、 “與非與非”門門 2、“ 或非或非”門門 3、“異或異或” 門門 1110ABY10 00 11 01 1AB&1YBAY21000ABY1Y2Y1、Y2 的真值表的真值表AB2Y1BABABAY_3AB3Y=1ABY30 000 111 011 10Y3 的真值表的真值表邏輯功能：邏輯功能：有有0出出1，全，全1出出0邏輯功能：邏輯功能：有有1出出0，全，全0出出1邏輯功能：邏輯功能：相同出相同出0， 不同出不同出1集集成成邏邏輯輯門門雙極型集成邏輯門雙極型集成邏輯門MOS集成邏輯門集成邏輯門按器件類型分按器件類型分PMOSN

8、MOSCMOS本節(jié)內(nèi)容本節(jié)內(nèi)容集成門電路的基本結(jié)構(gòu)、工作原理。集成門電路的基本結(jié)構(gòu)、工作原理。7-2 集成門電路集成門電路內(nèi)容概述內(nèi)容概述一、一、TTL與非門電路與非門電路輸入級由多發(fā)射極晶體管輸入級由多發(fā)射極晶體管V1、二極二極管管V5、V6和基極電組和基極電組R1組成，它組成，它實現(xiàn)了輸入變量實現(xiàn)了輸入變量A、B的與運算的與運算中間級是放大級，由中間級是放大級，由V2、R2和和R3組組成，成，V2的集電極的集電極C2和發(fā)射極和發(fā)射極E2可以可以分別提供兩個相位相反的電壓信號分別提供兩個相位相反的電壓信號輸出級：由輸出級：由V3、V4、二極管、二極管V7和電阻和電阻R4組成組成其中其中V3與

9、與V4組成推挽式輸出結(jié)組成推挽式輸出結(jié)構(gòu)。具有較強的負載能力構(gòu)。具有較強的負載能力V1R1R1TTL”TTL”與非與非”門的典型電路門的典型電路輸入級輸入級輸出級輸出級中間級中間級V1R1V5V6V2V3V4V7R2R3R4AB+UCCC1C2E2YTTLTTL與非門邏輯功能分析與非門邏輯功能分析 輸入端輸入端至少至少有一個為有一個為低低電平電平0.3V3.6VV1管、管、 V5導(dǎo)通導(dǎo)通 ，這時，這時Uc1 = UA + Ube1 = 1V， V2、V4截止截止, UYUCC輸出輸出高電平高電平TTL”TTL”與非與非”門的典型電路門的典型電路V1R1V5V6V2V3V4V7R2R3R4AB+

10、UCCC1C2E2YTTLTTL與非門邏輯功能分析與非門邏輯功能分析 輸入端輸入端全全為為高電平高電平V1、V5、V6管截止管截止 ，這，這時時Uc1 Ucc V2、V4飽和導(dǎo)飽和導(dǎo)通通, UY0輸出輸出低電平低電平V1R1V5V6V2V3V4V7R2R3R4AB+UCCC1C2E2YTTL”TTL”與非與非”門的典型電路門的典型電路 輸入端全為高電平，輸輸入端全為高電平，輸出為低電平出為低電平 輸入至少有一個為低電輸入至少有一個為低電平時，輸出為高電平平時，輸出為高電平由由此可見電路的輸出和此可見電路的輸出和輸入之間滿足與非邏輯輸入之間滿足與非邏輯關(guān)系關(guān)系A(chǔ)BF TTLTTL與非門邏輯功能與

11、非門邏輯功能小結(jié)小結(jié)TTL”與非與非”門的典型電路門的典型電路V1R1V5V6V2V3V4V7R2R3R4AB+UCCC1C2E2Y2 2、主要參數(shù)、主要參數(shù) 扇出系數(shù)扇出系數(shù)NO： 輸出高電平輸出高電平UOH： 輸出低電平輸出低電平UOL： 開門電平開門電平UON：在額定負載條件下，使輸出為在額定負載條件下，使輸出為“0”所需的最小輸所需的最小輸入高電平值。入高電平值。當(dāng)輸入端全為當(dāng)輸入端全為“1”時，在輸出端得到的輸出電平。時，在輸出端得到的輸出電平。當(dāng)輸入端有當(dāng)輸入端有“0”時，在輸出端得到的輸出電平。時，在輸出端得到的輸出電平。 關(guān)門電平關(guān)門電平UOFF：在額定負載條件下，使輸出為在額

12、定負載條件下，使輸出為“1”所需的最大輸入所需的最大輸入低電平值。低電平值。正常工作時能驅(qū)動的同類門的數(shù)目。正常工作時能驅(qū)動的同類門的數(shù)目。一般一般， UOH 3.2V一般一般， UOL0.35V一般，一般， UON 1.8V一般，一般，UOFF 0.8V一般，一般，N O8V導(dǎo)通延遲時間導(dǎo)通延遲時間t tPHLPHL：輸入波形上升沿的輸入波形上升沿的50%50%幅值處到輸出波幅值處到輸出波形下降沿形下降沿50% 50% 幅值處所需要的時間，幅值處所需要的時間，截止延遲時間截止延遲時間t tPLHPLH：從輸從輸入波形下降沿入波形下降沿50% 50% 幅值處到幅值處到輸出波形上升沿輸出波形上升

13、沿50% 50% 幅值處幅值處所需要的時間，所需要的時間，平均傳輸延遲時間平均傳輸延遲時間t tpdpd：2 PHLPLHpdttt 通常通常t tPLHPLHt tPHLPHL，t tpdpd越小，電越小，電路的開關(guān)速度越高。路的開關(guān)速度越高。一般一般t tpdpd = 10ns = 10ns40ns40ns輸入信號輸入信號VI輸出信號輸出信號V0 平均傳輸延遲時間平均傳輸延遲時間t tpd:pd:TTL“TTL“與非與非”門的引腳圖門的引腳圖141312111098123456774LS00A1B1Y1A2B2Y2GNDY3B3Y4B4A4CCUA31 1、 MOSMOS管的開關(guān)特性管的開

14、關(guān)特性數(shù)字邏輯電路中的數(shù)字邏輯電路中的MOSMOS管均是增強型管均是增強型MOSMOS管，它具有以下特點：管，它具有以下特點：NMOSNMOS管管：當(dāng)當(dāng)|UGS|UT| 時，管子導(dǎo)通，導(dǎo)通電阻很小，相當(dāng)于開關(guān)閉合時，管子導(dǎo)通，導(dǎo)通電阻很小，相當(dāng)于開關(guān)閉合 當(dāng)當(dāng)|UGS|UT| 時，管子截止，相當(dāng)于開關(guān)斷開時，管子截止，相當(dāng)于開關(guān)斷開PMOSPMOS管與管與NMOSNMOS管相反。管相反。2 2、幾種、幾種CMOSCMOS集成門電路集成門電路工作原理：工作原理：a a）輸入為低電平）輸入為低電平“0”0”時時V VP P導(dǎo)通，導(dǎo)通，輸出輸出Y Y為高電平為高電平“1”1”V VN N截止截止b)

15、b)輸入為高電平輸入為高電平“1”1”時時V VP P截止，截止，V VN N導(dǎo)通導(dǎo)通實現(xiàn)邏輯實現(xiàn)邏輯“非非”功能功能AF 漏極相連漏極相連做輸出端做輸出端襯底與漏源間的襯底與漏源間的PNPN結(jié)始終處于反偏結(jié)始終處于反偏，NMOSNMOS管的襯底總是接到電路的管的襯底總是接到電路的最低電最低電位位，PMOSPMOS管的襯底總是接到電路的管的襯底總是接到電路的最最高電位高電位柵極相連做柵極相連做輸入端輸入端PMOSNMOS（1）非門）非門輸出為低電平輸出為低電平“0”。（2）與非門）與非門二輸入二輸入“與非與非”門電路結(jié)構(gòu)如圖門電路結(jié)構(gòu)如圖a a）當(dāng)）當(dāng)A和和B為高電平為高電平時時: :b b）

16、當(dāng)）當(dāng)A和和B有一個或一個有一個或一個以上為低電平以上為低電平時時: :電路輸出電路輸出高電平高電平輸出輸出低電平低電平電路實現(xiàn)電路實現(xiàn)“與非與非”邏輯功能邏輯功能ABF 1止止兩個串聯(lián)的兩個串聯(lián)的NMOS VNMOS VN1N1、V VN2N2每個輸入端與一每個輸入端與一 個個 NMOS管和一個管和一個PMOS管的柵極相管的柵極相連連兩個并聯(lián)的兩個并聯(lián)的PMOSPMOS管管V VP1P1、V VP2P21 00通通止止止止通通止止通通通通1（3）或非門）或非門輸入輸入“或非或非”門電路結(jié)構(gòu)如圖門電路結(jié)構(gòu)如圖a a）當(dāng)當(dāng)A和和B為低電平為低電平時時: :b b）當(dāng)當(dāng)A和和B有一個或一個有一個或

17、一個以上為高電平以上為高電平時時: :電路輸出電路輸出低電平低電平輸出輸出高電平高電平電路實現(xiàn)電路實現(xiàn)“或非或非”邏輯功能邏輯功能Y=A+B兩個并聯(lián)的兩個并聯(lián)的NMOSNMOS管管 V VN1N1、V VN2N2兩個串聯(lián)的兩個串聯(lián)的PMOSPMOS管管V VP1P1、V VP2P2每 個 輸 入 端 與 一每 個 輸 入 端 與 一 個個 NMOS管和一個管和一個PMOS管的柵極相管的柵極相連連00通通止止止止通通11止止通通通通止止0工作原理：工作原理：a a）當(dāng)）當(dāng)C 為低電平為低電平時，時，b b）當(dāng)）當(dāng)C為高電平為高電平時，時，由此可見由此可見傳輸門傳輸門相當(dāng)相當(dāng)于一個理想的于一個理想

18、的開關(guān)，且是開關(guān)，且是一個雙向開關(guān)一個雙向開關(guān)（1）CMOS傳輸門傳輸門邏輯符號邏輯符號輸出輸出門控制信號門控制信號輸入輸入3 3、CMOS傳輸門與模擬開關(guān)傳輸門與模擬開關(guān)止止止止01VN、VP截止，傳輸門相當(dāng)于截止，傳輸門相當(dāng)于開開關(guān)斷開關(guān)斷開，傳輸門保存信息，傳輸門保存信息VN、VP中至少有一只管子導(dǎo)通，中至少有一只管子導(dǎo)通，使使Uo=Ui，這相當(dāng)于，這相當(dāng)于開關(guān)接通開關(guān)接通，傳，傳輸門傳輸信息輸門傳輸信息（2）CMOS模擬開關(guān)模擬開關(guān)a）電路結(jié)構(gòu)）電路結(jié)構(gòu)b）邏輯符號）邏輯符號CMOSCMOS模擬開關(guān)模擬開關(guān)反相器反相器傳輸門傳輸門當(dāng)當(dāng)C=1時，傳輸門導(dǎo)通，時，傳輸門導(dǎo)通，開關(guān)接通，開關(guān)

19、接通，Uo=Ui當(dāng)當(dāng)C=0時，傳輸門截止，時，傳輸門截止，開關(guān)斷開開關(guān)斷開一、數(shù)制與碼制一、數(shù)制與碼制二、邏輯代數(shù)與邏輯函數(shù)的化簡二、邏輯代數(shù)與邏輯函數(shù)的化簡三、邏輯函數(shù)的表達方式及其互三、邏輯函數(shù)的表達方式及其互相轉(zhuǎn)換相轉(zhuǎn)換7-3 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)（1）十進制）十進制=3 102 + 6 101+ 9 100權(quán)權(quán) 權(quán)權(quán) 權(quán)權(quán)2）基數(shù)）基數(shù)10，逢十進一逢十進一，即，即9+1=103）不同數(shù)位上的數(shù)具有不同的權(quán)值）不同數(shù)位上的數(shù)具有不同的權(quán)值10i。 4）任意一個十進制數(shù)，都可按其權(quán)位展開成多項式的形）任意一個十進制數(shù)，都可按其權(quán)位展開成多項式的形式式(369)10按權(quán)展開式按權(quán)展開式

20、（N）10=（Kn-1 K1 K0. K-1 K-m）10110nmiiiK特點：特點： 1）有）有09十個數(shù)碼，基數(shù)是十個數(shù)碼，基數(shù)是10=Kn-1 10n-1+K1101+K0100+K-1 10-1+K-m 10-m一、數(shù)制與碼制一、數(shù)制與碼制、數(shù)制及其相互轉(zhuǎn)換、數(shù)制及其相互轉(zhuǎn)換位置計數(shù)法位置計數(shù)法2、二進制、二進制 2）基數(shù)為）基數(shù)為2，逢二進一逢二進一，即，即1+1=10 3）二進制數(shù)的權(quán)值為）二進制數(shù)的權(quán)值為2i，i由所在的位數(shù)決定。由所在的位數(shù)決定。 4）任意一個二進制數(shù)，都可按其權(quán)位展成多）任意一個二進制數(shù)，都可按其權(quán)位展成多項式的形式項式的形式（N）2=（Kn-1 K1 K0

21、. K-1 K-m）2=Kn-1 2n-1+K121+K020+K-1 2-1+K-m 2-m1i2nmiiK1）用）用0和和1兩個數(shù)碼來表示兩個數(shù)碼來表示 整數(shù)部分的轉(zhuǎn)換整數(shù)部分的轉(zhuǎn)換即把即把十進制數(shù)十進制數(shù)除以除以2 2，第一次第一次相除所得余數(shù)為二進制數(shù)的相除所得余數(shù)為二進制數(shù)的最最低位低位K K0 0，將所得，將所得商商再除以再除以2 2，反復(fù)執(zhí)行上述過程，反復(fù)執(zhí)行上述過程，直到商為直到商為“0”0”，所得余數(shù)為二進制數(shù)的所得余數(shù)為二進制數(shù)的最高位最高位K Kn n-1-1。例：（例：（81）10=（？）（？）2得：（得：（8181）1010 = =（10100011010001）2

22、281402010520 2 2 2 2 2 2 21K00K10K20K31K40K51K612）十進制轉(zhuǎn)換成二進制）十進制轉(zhuǎn)換成二進制將十進制數(shù)除將十進制數(shù)除2取取余，并倒排。余，并倒排。除除2取余法取余法方法：方法：3、兩種數(shù)制間的轉(zhuǎn)換、兩種數(shù)制間的轉(zhuǎn)換1）二進制數(shù)轉(zhuǎn)換成十進制數(shù)）二進制數(shù)轉(zhuǎn)換成十進制數(shù)方法：方法：將相應(yīng)二進制的數(shù)按權(quán)展開，然后各項求和將相應(yīng)二進制的數(shù)按權(quán)展開，然后各項求和例：例：（1000110）2 = 126+025+024+023+122+121+020= （70）10 小數(shù)部分的轉(zhuǎn)換小數(shù)部分的轉(zhuǎn)換乘乘2 2取整法取整法：小數(shù)小數(shù)乘以乘以2 2，第一次第一次相乘結(jié)果

23、的相乘結(jié)果的整數(shù)整數(shù)部分部分為二進制數(shù)的為二進制數(shù)的最高位最高位K K-1-1，將其小數(shù)部分再乘，將其小數(shù)部分再乘2 2依次記下依次記下整數(shù)部分，反復(fù)進行下去，整數(shù)部分，反復(fù)進行下去，直到小數(shù)部分為直到小數(shù)部分為“0”0” 。例：例： （0.650.65）1010 = =（ ? ? ）2 20.65 2K-110.3 2K-200.6 2K-310.2 2K-400.4 2K-500.8由此得：（由此得：（0.65）10=（0.101）2編碼編碼：用一定位的二進制數(shù)按一定規(guī)則排列用一定位的二進制數(shù)按一定規(guī)則排列起來表示數(shù)字、符號等特定信息。起來表示數(shù)字、符號等特定信息。用一定位的二進制數(shù)表示十

24、進制數(shù)，各位的權(quán)值用一定位的二進制數(shù)表示十進制數(shù)，各位的權(quán)值依次為依次為2 2n n、2 2n n-1-1、2 21 1、2 20 0。按自然數(shù)順序排列按自然數(shù)順序排列的二進制碼的二進制碼2、碼制、碼制編碼編碼：用四位二進制代碼對十進用四位二進制代碼對十進制數(shù)的各個數(shù)碼進行編碼。制數(shù)的各個數(shù)碼進行編碼。（2 2） 8421BCD8421BCD碼碼2 7 6 . 82 7 6 . 8 0010 0111 0110 10000010 0111 0110 1000例：（例：（276.8276.8）10 10 = =（ ？ ）8421BCD8421BCD（276.8276.8）10 10 = =（00

25、100111011010000010011101101000）8421BCD8421BCD用四位二進制數(shù)表示一位十進制數(shù)，各位的權(quán)值分用四位二進制數(shù)表示一位十進制數(shù)，各位的權(quán)值分別是別是23、22、21、20。常用編碼常用編碼二、邏輯代數(shù)及邏輯代數(shù)的化簡二、邏輯代數(shù)及邏輯代數(shù)的化簡1、邏輯代數(shù)、邏輯代數(shù)邏輯代數(shù)又叫布爾代數(shù)或者叫開關(guān)代數(shù)邏輯代數(shù)又叫布爾代數(shù)或者叫開關(guān)代數(shù)變量只有兩種取值：變量只有兩種取值：“0”和和“1”在邏輯代數(shù)中，用英文字母表示的變量稱為邏輯變量。在邏輯代數(shù)中，用英文字母表示的變量稱為邏輯變量。原變量和反變量：原變量和反變量：字母上面無反號的稱為字母上面無反號的稱為原變量原

26、變量，有反號的叫做，有反號的叫做反變量反變量。邏輯變量：邏輯變量：邏輯函數(shù)：邏輯函數(shù)：如果輸入邏輯變量如果輸入邏輯變量 A、B、C 的取值確定之后，輸?shù)娜≈荡_定之后，輸出邏輯變量出邏輯變量 Y 的值也被唯一確定，則稱的值也被唯一確定，則稱 Y 是是 A、B、C 的邏輯函數(shù)。并記作的邏輯函數(shù)。并記作CB,A,FY “0”和和“1”僅代表兩僅代表兩種相反的邏輯狀態(tài)種相反的邏輯狀態(tài)沒有數(shù)值大小的沒有數(shù)值大小的含義含義公理、定律與常用公式公理、定律與常用公式公理公理0 0 = 00 + 0 = 00 1 =1 0 =0 0 + 1 =1 + 0 =1 基本公式基本公式A 0=0 A + 1=11 +

27、1 = 11 1 = 1 A 0=0 A + 1=1邏輯代數(shù)的基本公式和基本定律邏輯代數(shù)的基本公式和基本定律交換律交換律ABC=（AB）C=A（BC）A+B+C=（A+B）+C=A+（B+C）結(jié)合律結(jié)合律A+BC =（A+B）（）（A+C）A（B+C）=AB+AC分配律分配律AB=BAA+B=B+A 重疊律重疊律A A=A A+ A=A互補律互補律A A=0 A+A=1公理、定律與常用公式公理、定律與常用公式公理、定律與常用公式公理、定律與常用公式非非律非非律 A= A反演律反演律A B= A+B A+ B=AB吸收律吸收律A+A B=A A （A+B）=A A+A B =A+B A （A+

28、B） =A B 冗余律冗余律AB+ A C +BC= AB+ A C證明方法證明方法利用真值表利用真值表例：用真值表證明反演律例：用真值表證明反演律A BA BAB A+ BA BA+B000110111110111010001000 A B= A+B A+ B=AB 將將Y 式中式中“.”換成換成“+”,“+”換成換成“.” “0”換成換成“1”,“1”換成換成“0” 原原變量換成變量換成反反變量，變量，反反變量換成變量換成原原變量變量關(guān)于等式的三個規(guī)則關(guān)于等式的三個規(guī)則（1） 代入規(guī)則：代入規(guī)則：等式中某一變量都代之以一個邏輯函數(shù)，則等式中某一變量都代之以一個邏輯函數(shù)，則等式仍然成立。等式

29、仍然成立。例如，已知例如，已知（用函數(shù)（用函數(shù) A + C 代替代替 A）則則（2） 反演規(guī)則：反演規(guī)則：不屬于單個變量上的反號應(yīng)保留不變不屬于單個變量上的反號應(yīng)保留不變運算順序：運算順序：括號括號 乘乘 加加注意注意:BABABCABCABC)(AY例如：例如：已知已知 )( 1CDCBAY ) ( ) (1DCCBAY CDCBAY 2 CDCBAY )(2反演規(guī)則的應(yīng)用：反演規(guī)則的應(yīng)用：求邏輯函數(shù)的反函數(shù)求邏輯函數(shù)的反函數(shù)則則 將將 Y 式中式中“.”換成換成“+”,“+”換成換成“.” “0”換成換成“1”,“1”換成換成“0” 原原變量換成變量換成反反變量，變量，反反變量換成變量換成

30、原原變量變量已知已知則則運算順序：運算順序：括號括號 與與 或或不屬于單個變量上不屬于單個變量上的反號應(yīng)保留不變的反號應(yīng)保留不變Y（3）對偶規(guī)則：）對偶規(guī)則：如果兩個表達式相等，則它們的對偶式也一定相等。如果兩個表達式相等，則它們的對偶式也一定相等。將將 Y 中中“. ”換成換成“+”,“+”換成換成“.” “0” 換成換成“1”,“1”換成換成“0” )()(1DC BCAY )( 1CDCBAY CDCBA Y 2 CD CBAY )(2例如例如對偶規(guī)則的應(yīng)用對偶規(guī)則的應(yīng)用：證明等式成立：證明等式成立0 0 = 01 + 1 = 1 0 AA AA1 ) ( 對對偶偶式式Y(jié) 運算順序：運算

31、順序：括號括號 與與 或或函數(shù)的簡化依據(jù)函數(shù)的簡化依據(jù) 邏輯電路所用門的數(shù)量少邏輯電路所用門的數(shù)量少 每個門的輸入端個數(shù)少每個門的輸入端個數(shù)少 邏輯電路構(gòu)成級數(shù)少邏輯電路構(gòu)成級數(shù)少 邏輯電路保證能可靠地工作邏輯電路保證能可靠地工作降低成本降低成本提高電路的工作提高電路的工作速度和可靠性速度和可靠性2、邏輯函數(shù)的化簡、邏輯函數(shù)的化簡最簡式的標(biāo)準(zhǔn)最簡式的標(biāo)準(zhǔn) 首先是式中首先是式中乘積項最少乘積項最少 乘積項中含的變量少乘積項中含的變量少 邏輯函數(shù)的簡化邏輯函數(shù)的簡化與門的輸入端個數(shù)少與門的輸入端個數(shù)少 實現(xiàn)電路的與門少實現(xiàn)電路的與門少 下級或門輸入端個數(shù)少下級或門輸入端個數(shù)少方法：方法：公式法化簡

32、函數(shù)公式法化簡函數(shù) 并項法：并項法： 利用利用 的關(guān)系，將兩項合并為一項，的關(guān)系，將兩項合并為一項， 并消并消去多余的一個變量。去多余的一個變量。AA 配項法：配項法：利用利用展開后消去更多的項展開后消去更多的項?？稍诤瘮?shù)某一項中乘以可在函數(shù)某一項中乘以1AAAA 消去法：消去法：利用利用消去多余因子消去多余因子BABAAA 吸收法：吸收法：利用利用 消去多余的項消去多余的項AABAABDCBDCACBAY_例：例：試簡化函數(shù)試簡化函數(shù)解：解：DCBDCACBAY_分配律分配律BD)DA(CCBA_BD)DA(CBA吸收律吸收律B)AD(CBA_)BAD(CBA_非非律非非律)BAD(CBAD

33、CBA吸收律吸收律小小 結(jié)結(jié) 常用的數(shù)制：二進制和十進制以及相互間的轉(zhuǎn)換常用的數(shù)制：二進制和十進制以及相互間的轉(zhuǎn)換 碼制部分：自然二進制碼和常用的碼制部分：自然二進制碼和常用的BCD碼碼任意一個任意一個R進制數(shù)按權(quán)展開：進制數(shù)按權(quán)展開：1 - RRN)(nmiiik 邏輯問題的描述可用真值表、函數(shù)式、邏輯圖邏輯問題的描述可用真值表、函數(shù)式、邏輯圖1 1、邏輯函數(shù)的表達方式、邏輯函數(shù)的表達方式用有限個與、或、非邏輯運算符，按某種邏輯關(guān)系將邏輯變用有限個與、或、非邏輯運算符，按某種邏輯關(guān)系將邏輯變量量A、B、C、.連接起來，所得的表達式連接起來，所得的表達式F = f（A、B、C、.）稱為邏輯函數(shù)

34、。稱為邏輯函數(shù)。真值表真值表邏輯函數(shù)式邏輯函數(shù)式 邏輯圖邏輯圖波形圖波形圖輸入變量輸入變量不同取值組合不同取值組合與與函數(shù)值函數(shù)值間的對應(yīng)關(guān)系列成表格間的對應(yīng)關(guān)系列成表格用用邏輯符號邏輯符號來表示函來表示函數(shù)式的運算關(guān)系數(shù)式的運算關(guān)系輸入變量輸入變量輸出變量輸出變量取值：邏輯取值：邏輯0 0、邏輯、邏輯1 1。邏輯。邏輯0 0和邏輯和邏輯1 1不代表不代表數(shù)值大小數(shù)值大小，僅表，僅表示相互矛盾、相互對立的示相互矛盾、相互對立的兩種邏輯狀態(tài)兩種邏輯狀態(tài)反映反映輸入和輸出波形變化的輸入和輸出波形變化的圖形圖形又叫時序圖又叫時序圖三、邏輯函數(shù)的表示方式及其互相轉(zhuǎn)換三、邏輯函數(shù)的表示方式及其互相轉(zhuǎn)換由

35、基本門或復(fù)合門等邏輯符由基本門或復(fù)合門等邏輯符號及它們的連線構(gòu)成的圖號及它們的連線構(gòu)成的圖（1 1）邏輯表達式）邏輯表達式CABCABY優(yōu)點：優(yōu)點：書寫簡潔方便，易用公式和定理進行運算、變換。書寫簡潔方便，易用公式和定理進行運算、變換。缺點：缺點：邏輯函數(shù)較復(fù)雜時，難以直接從變量取值看出函數(shù)的值。邏輯函數(shù)較復(fù)雜時，難以直接從變量取值看出函數(shù)的值。（2 2）真值表）真值表ABCY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111優(yōu)點：優(yōu)點：直觀明了，便于將實際邏輯問題抽象直觀明了，便于將實際邏輯問題抽象成數(shù)學(xué)表達式。成數(shù)學(xué)表達式。缺點：缺點：難以用公

36、式和定理進行運算和變換；難以用公式和定理進行運算和變換；量較多時，列函數(shù)真值表較繁瑣。量較多時，列函數(shù)真值表較繁瑣。CABCABY（3 3）邏輯圖）邏輯圖CABCABYABC&優(yōu)點：優(yōu)點：最接近實際電路。最接近實際電路。缺點：缺點：不能進行運算和變換，所表不能進行運算和變換，所表示的邏輯關(guān)系不直觀。示的邏輯關(guān)系不直觀。&ABBCAC1Y（4 4）波形圖）波形圖輸入變量和對應(yīng)的輸出變量隨時間變化的波形輸入變量和對應(yīng)的輸出變量隨時間變化的波形ABY ABY優(yōu)點：優(yōu)點：形象直觀地表示了變量取值與函數(shù)值在時間上的對應(yīng)關(guān)系。形象直觀地表示了變量取值與函數(shù)值在時間上的對應(yīng)關(guān)系。缺點：缺點：

37、難以用公式和定理進行運算和變換，當(dāng)變量個數(shù)增多時，難以用公式和定理進行運算和變換，當(dāng)變量個數(shù)增多時，畫圖較麻煩。畫圖較麻煩。11&ABCYY1Y22、邏輯圖與邏輯函數(shù)式的互換、邏輯圖與邏輯函數(shù)式的互換（1）由邏輯圖寫出邏輯函數(shù)表達式）由邏輯圖寫出邏輯函數(shù)表達式方法：方法：從輸入端著手，逐級寫出各級輸出端的函數(shù)式，最后得從輸入端著手，逐級寫出各級輸出端的函數(shù)式，最后得到該邏輯圖所表達的邏輯函數(shù)。到該邏輯圖所表達的邏輯函數(shù)。例：例：寫出邏輯圖的邏輯函數(shù)表達式寫出邏輯圖的邏輯函數(shù)表達式解：解：BAY1BCY2)BC)(B(AYYY21（2）由邏輯函數(shù)式畫出邏輯圖）由邏輯函數(shù)式畫出邏輯圖方法：

38、方法：將表達式中的將表達式中的“與與”、“或或”和和“非非”等基本邏輯運算等基本邏輯運算用相應(yīng)的邏輯等號表示，并將它們按運算的先后順序連用相應(yīng)的邏輯等號表示，并將它們按運算的先后順序連接起來。接起來。例：例：畫出畫出解：解：ABB)(AY的邏輯圖的邏輯圖1&ABY3、邏輯函數(shù)式與真值表的互換、邏輯函數(shù)式與真值表的互換（1）由邏輯函數(shù)式列真值表）由邏輯函數(shù)式列真值表方法：方法：首先摟函數(shù)中變量各種可能取值（真值）全部列寫出來，首先摟函數(shù)中變量各種可能取值（真值）全部列寫出來，再將每一真值組合代入原函數(shù)式，計算（按邏輯運算規(guī)再將每一真值組合代入原函數(shù)式，計算（按邏輯運算規(guī)則）出函數(shù)的真值，

39、并將輸入變量與函數(shù)值一一對應(yīng)地則）出函數(shù)的真值，并將輸入變量與函數(shù)值一一對應(yīng)地列成表格，即得函數(shù)的真值表。列成表格，即得函數(shù)的真值表。例：例：列出邏輯函數(shù)列出邏輯函數(shù)CBABY的真值表的真值表ABCY11000000000001111000001111101101解：解：1110000CBABY0011000CBABY0010110CBABY0011110CBABY1110001CBABY0011001CBABY0000111CBABY0001111CBABY（2）由真值表寫邏輯函數(shù)式）由真值表寫邏輯函數(shù)式 挑出函數(shù)值為挑出函數(shù)值為1的項的項 每個函數(shù)值為每個函數(shù)值為1 1的輸入變量取值組合寫

40、成一個的輸入變量取值組合寫成一個乘積項乘積項 這些乘積項作這些乘積項作邏輯加邏輯加輸入變量取值為輸入變量取值為1 1的，用的，用原變量原變量表示；表示；反之，則用反之，則用反變量反變量表示表示方法：方法：例：例：寫出真值表中所表達的邏輯函數(shù)寫出真值表中所表達的邏輯函數(shù)ABY0001010011真值表真值表11解：解：ABBAY邏輯功能：邏輯功能：兩輸入相同時，為兩輸入相同時，為1；不同時，為；不同時，為0“同或同或”BAY邏輯圖邏輯圖F= ABC+ABC+ABCABC+ABC+ABC乘積項乘積項用用與門與門實現(xiàn)，實現(xiàn)，和項和項用用或門或門實現(xiàn)實現(xiàn)波形圖波形圖010011001111邏輯符號對照

41、邏輯符號對照曾用符號曾用符號美國符號美國符號ABYABYABYAYAY國標(biāo)符號國標(biāo)符號AB&BAYA1AY ABYABBAY1國標(biāo)符號國標(biāo)符號曾用符號曾用符號AB&BAYABYABYABYAB=1BAYABY ABYABYABBAY1美國符號美國符號7-4 組合邏輯電路組合邏輯電路組合邏輯電路組合邏輯電路：是由若干個基本邏輯門電路和復(fù)合邏輯門電路組成的。是由若干個基本邏輯門電路和復(fù)合邏輯門電路組成的。輸入：輸入：邏輯關(guān)系：邏輯關(guān)系：Fi = fi （X1、X2、Xn） i = （1、2、m）輸出：輸出：X1、X2、XnF1、F2、Fm組合邏輯電路方框圖組合邏輯電路方框圖一、組合

42、電路的特點與分析方法一、組合電路的特點與分析方法2 2、分析組合邏輯電路功能、分析組合邏輯電路功能步驟步驟：寫邏輯寫邏輯函數(shù)式函數(shù)式簡化函數(shù)式簡化函數(shù)式列真值表列真值表描述電路描述電路功能功能1、特點：、特點：（1）電路由）電路由邏輯門邏輯門構(gòu)成構(gòu)成（2）不含記憶元件不含記憶元件（3）輸出）輸出無反饋無反饋到輸入的回路到輸入的回路（4）輸出與電路）輸出與電路原來狀態(tài)無關(guān)原來狀態(tài)無關(guān)已知組合電路已知組合電路例例7-67-6 分析圖分析圖7-67-6所示組合邏輯電路的邏輯功能所示組合邏輯電路的邏輯功能。因此該電路為因此該電路為一個加法器一個加法器，因沒考慮進，因沒考慮進位，所以稱位，所以稱半加器半

43、加器。（1）邏輯表達式）邏輯表達式（2）真值表）真值表A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 真值表真值表ABC （3）判斷：）判斷：把把A、B看成兩個一位二進制數(shù)時，看成兩個一位二進制數(shù)時，S就是它們的和，就是它們的和，C則是二者相加所得的進位則是二者相加所得的進位&=1ABCSBAS 解：解：例例7-67-6的組合邏輯電路的組合邏輯電路二、常見組合邏輯電路二、常見組合邏輯電路1、編碼器、編碼器編碼編碼：用二進制代碼表示特定對象的過程。：用二進制代碼表示特定對象的過程。編碼器編碼器是指能夠?qū)崿F(xiàn)編碼功能的數(shù)字電路。是指能夠?qū)崿F(xiàn)編碼功能的數(shù)字電路。

44、功能：功能：輸入輸入m位代碼位代碼 輸出輸出n位位二進制二進制代碼代碼 m22n邏輯功能：邏輯功能：任何一個輸入端接低電平時，三個輸出端有一組對應(yīng)的二任何一個輸入端接低電平時，三個輸出端有一組對應(yīng)的二進制代碼輸出。進制代碼輸出。如圖：三位二進制編碼器（如圖：三位二進制編碼器（ 8線線3線線編碼器）。編碼器）。&1111111I0I1I2I3I4I5I6I7Y1Y0Y2三位二進制編碼器電路三位二進制編碼器電路76542IIIIY76321IIIIY75310IIIIY輸入輸入輸出輸出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000

45、100001000001100001000100000001001010000001011000000001111真值表真值表任何時刻只允許一個輸入端有信號輸入任何時刻只允許一個輸入端有信號輸入（1）二進制編碼器）二進制編碼器優(yōu)先編碼優(yōu)先編碼優(yōu)先編碼器允許幾個輸入端優(yōu)先編碼器允許幾個輸入端同時同時加上信號，電路只對其中加上信號，電路只對其中優(yōu)先級別最高優(yōu)先級別最高的信號進行編碼的信號進行編碼。當(dāng)有多個輸入端同時有信號輸入時，怎么辦？當(dāng)有多個輸入端同時有信號輸入時，怎么辦？1514131211109123456774LS7484IN5IN6IN7IN3IN8162IN1IN0IN0Y1Y2YEI

46、GNDEOGSCCU8 8線線-3-3線優(yōu)先編碼器線優(yōu)先編碼器74LS74874LS748的引腳圖的引腳圖使能輸入端使能輸入端使能輸出端使能輸出端優(yōu)先標(biāo)志優(yōu)先標(biāo)志輸出端輸出端編碼輸編碼輸出端出端編碼輸編碼輸入端入端輸入輸入輸出輸出11111100000010010010100110100100111011010011111000100111111010100111111110010011111111110101111111111110EI0IN1IN2IN3IN4IN5IN6IN7IN2Y1Y0YGSEO8線線-3線優(yōu)先編碼器線優(yōu)先編碼器74LS748的功能真值表的功能真值表不允許編碼不允許編

47、碼允許編碼允許編碼優(yōu)先編碼優(yōu)先編碼電路的功能為：電路的功能為：當(dāng)當(dāng)EI為為低電平低電平時時允許編碼允許編碼工作。工作。則只對其則只對其最高位編碼最高位編碼，在輸出端對應(yīng)輸出自然三位二，在輸出端對應(yīng)輸出自然三位二進制代碼的進制代碼的反碼反碼， 此時，使能輸出端此時，使能輸出端而當(dāng)而當(dāng)EI為為高電平高電平時，時，EO為高電平，為高電平，電路電路禁止編碼禁止編碼工作。工作。GS為低電平；為低電平；優(yōu)先標(biāo)志端優(yōu)先標(biāo)志端若輸入端有若輸入端有多個多個為低電平，為低電平，（2）二）二 十進制編碼器十進制編碼器二二十進制編碼器十進制編碼器是將十進制數(shù)是將十進制數(shù)09共十個對象用共十個對象用BCD碼來表示的電路。碼來表示的電路。，又稱為，又稱為10線線4線編碼器。線編碼器。&1111111I0I1I2I3I4I5I6I7Y1Y0Y211&I8I9Y38421BCD編碼器的邏輯圖編碼器的邏輯圖8421BCD編碼器編碼器8421BCD編碼器真值表編碼器真值表序序號號輸入（十進制數(shù)）輸入（十進制數(shù)）輸出（輸出（BCD碼）碼）I0I1I2I3I4I5I6I7I8I9Y3Y2Y1Y001000000000000010