《數(shù)字電子技術(shù)實驗》講義

1、實驗一 門電路邏輯功能測試及簡單設(shè)計一、實驗?zāi)康?熟悉數(shù)字萬用表、示波器和數(shù)字電路基礎(chǔ)實驗箱的使用；2掌握TTL和CMOS與門主要參數(shù)的測試方法；3了解門電路的電壓傳輸特性的測試方法；4掌握74LS00與非門、74LS02或非門、74LS86異或門、74LS125三態(tài)門和CC4011門電路的邏輯功能；5掌握三態(tài)門的邏輯功能。6掌握利用門電路設(shè)計數(shù)字電路的方法。二、預(yù)習(xí)要求1了解TTL和CMOS與非門主要參數(shù)的定義和意義。2熟悉各測試電路，了解測試原理及測試方法。3熟悉74LS00、74LS02、74LS86、74LS125和CC4011的外引線排列。4畫實驗電路和實驗數(shù)據(jù)表格。三、實驗原理與參

2、考電路1、TTL與非門的主要參數(shù)TTL與非門具有較高的工作速度、較強的抗干擾能力、較大的輸出幅度和負(fù)載能力等優(yōu)點煙而得到了廣泛的應(yīng)用。（1）輸出高電平：輸出高電平是指與非門有一個以上輸入端接地或接低電平時的輸出電平值?？蛰d時，必須大于標(biāo)準(zhǔn)高電平（），接有拉電流負(fù)載時，將下降。測試的電路如圖1.1所示。（2）輸出低電平： 輸出低電平是指與非門的所有輸入端都接高電平時的輸出電平值。空載時，必須低于標(biāo)準(zhǔn)電平（），接有灌電流負(fù)載時，將上升。測試的電路如圖1.2所示。圖1.1 VOH的測試電路圖1.2 VOL的測試電路圖1.3 IIS的測試電路圖1.4 IoL 的測試電路（3）輸入短路電流：輸入短路電流

3、是指被測輸入端接地，其余輸入端懸空時，由被測輸入端流出的電流。前級輸出低電平時，后級門的就是前級的灌電流負(fù)載。一般1.6mA。測試的電路見圖1.3。圖1.5 CMOS與非門測和電路（4）扇出系數(shù)N：扇出系數(shù)N是指能驅(qū)動同類門電路的數(shù)目，用以衡量帶負(fù)載的能力。圖1.4所示電路能測試輸出為低電平時，最大允許負(fù)載電流，然后求得。一般N>8的與非門才被認(rèn)為是合格的。2、CMOS與非門的主要參數(shù)（1）輸出高電平輸出高電平是指在規(guī)定的電源電壓下（例如12V）下，輸出端開路時的輸出高電平。通常VOHVDD。（2）輸出低電平輸出低電平是指在規(guī)定的電源電壓下（例如12V）下，輸出端開路時的輸出低電平。通常

4、VO0V。和的測試電路如圖1.5所示。輸入端全部接高電平時測；將其中任一輸入端接地，其余輸入端接高電平時測。本實驗選用的TTL與非門為74LS00，選用的CMOS與非門為CC4011。它們的外引線排列如圖1.6 和圖1.7所示。圖1.6 74LS00外引線排列圖1.7 CC4011外引線排列 3、三態(tài)門邏輯門的輸出有高、低電平、高阻三種狀態(tài)的門電路。（1）三態(tài)門種類 按邏輯功能分：三態(tài)與非門、三態(tài)緩沖門、三態(tài)非門、三態(tài)與門。按控制模式分：低電平有效的三態(tài)門和高電平有效的三態(tài)門。（2）三態(tài)門邏輯符號圖1.8 74LS125外引線排列本實驗選用的74LS125，外引線排列如圖1.8所示。四、實驗內(nèi)

5、容1用數(shù)字萬用表分別測量TTL與非門74LS00在帶負(fù)載和開路兩種情況下的輸出高電平和輸出低電平。測試電路如圖1.1及圖1.2所示。2測試TTL與非門的輸入短路電流，測試電路如圖1.3所示。3測試與非門為低電平時，允許灌入的最大負(fù)載電流，然后利用公式求出該與非門的扇出系數(shù)N。測試電路見圖1.4，用萬用表直流電壓擋測量，若，則產(chǎn)品合格。然后再用萬用表電流擋測出，通過公式計算出扇出系數(shù)。5按TTL與非門的真值表逐項驗證其邏輯功能。6驗證74LS02或非門和74LS86四異或門的邏輯功能（表格自列）。7驗證74LS125的邏輯功能。8用數(shù)字萬用表分別測量CMOS與非門CC4011在開路情況下的輸出高

6、電平和輸出低電平。測試電路如圖1.5所示。驗證CC4011的邏輯功能（表格自列）。9用與非門設(shè)計三人表決器，用與非門和異或門設(shè)計一位全加器電路。五、預(yù)習(xí)報告和實驗報告要求1實驗?zāi)康模?實驗儀器與元器件；3畫出74LS00、74LS02、74LS86、74LS125和CC4011的外引線排列圖（實驗中所用到集成塊外引線排列圖）；4列出實驗步驟及內(nèi)容，并畫出實驗電路和實驗數(shù)據(jù)表格，設(shè)計內(nèi)容要求寫出設(shè)計過程如真值表、化簡、電路等。以上內(nèi)容在實驗前完成。5測試結(jié)果分析及思考題；6體會（總結(jié)）。六、思考題1分析與非門高低電平分別在空載和負(fù)載時的電平值有什么特點。2根據(jù)測試結(jié)果分析所測試的74LS00是否

7、合格。3如何將與非門作為非門使用？4TTL或非門（或門）不用的輸入端應(yīng)如何處理？5TTL與非門和CMOS與非門有何異同點？6、分析74LS125是什么三態(tài)門，控制端是什么電平有效。七、實驗注意事項TTL和CMOS與非門在使用時有很多不同之處。必須嚴(yán)格遵循：1TTL與非門對電源電壓的穩(wěn)定性要求較嚴(yán)，只允許在5V上有±10%的波動。電源電壓超過5.5V，易使器件損壞；低于4.5V又易導(dǎo)致器件的邏輯功能不能正常。2TTL與非門不用的輸入端不能接低電平。3TTL與非門的輸出端不能直接接+5V或地，也不能與其它輸出端并聯(lián)。4CMOS門的電源電壓為318V，5CMOS與非門不用的輸入端不能懸空，

8、應(yīng)按邏輯功能接高電平VDD或低電平VSS。6CMOS與非門的輸出端不允許直接接VDD或VSS。實驗四 編碼、譯碼、顯示電路實驗一、目的要求通過本實驗教學(xué)，要求學(xué)生掌握編碼器原理及基本電路，掌握七段譯碼器的邏輯功能和使用，掌握七段顯示器的使用方法，進(jìn)一步學(xué)習(xí)組合電路的應(yīng)用。掌握示波器、函數(shù)信號發(fā)生器、頻率計、穩(wěn)壓電源、萬用電表常用電子儀器設(shè)備的使用。使學(xué)生獲得編碼、譯碼、顯示電路的應(yīng)用能力。二、預(yù)習(xí)要求1預(yù)習(xí)74LS148、74LS48譯碼器和共陰極七段顯示器的工作原理及使用方法。 2熟悉74LS00、74LS148、74LS04、74LS48、七段顯示器的外引線排列。3畫實驗電路和實驗數(shù)據(jù)表格

9、。 三、實驗原理編碼、譯碼、顯示原理電路圖4.1所示。該電路由8線-3線優(yōu)先編碼器74LS148、4線-七線譯碼器/驅(qū)動器74LS48、反相器74LS04和共陰極七段顯示器等組成。顯示器：顯示器采用七段發(fā)光二極管顯示器，它可直接顯示出譯碼輸出的十進(jìn)制數(shù)。七段發(fā)光顯示器有共陽接法和共陰接法兩種如圖4.2。共陽接法就是把發(fā)光二極管的陽極都連在一起接到高電平上，與其配套的譯碼器為74LS46，74LS47；共陰極接法則相反，它是把發(fā)光二極管的陰極都連在一起接地，與其配套的譯碼器為74LS48，74LS49。 4.2數(shù)碼管引腳圖四、 實驗內(nèi)容1. 分析圖4.1的邏輯功能，現(xiàn)修改圖4.1，使無開關(guān)撥下時

10、，不顯示任何數(shù)據(jù)，并記錄數(shù)據(jù)。2輸入開關(guān)改為10個，需要兩片74LS148構(gòu)成164編碼器，但顯示仍只需1個，設(shè)計電路圖，在無開關(guān)撥下時，不顯示任何數(shù)據(jù)，通過實驗驗證。五、預(yù)習(xí)和實驗報告要求1實驗?zāi)康模?實驗儀器與元器件；3畫出74LS00、74LS148、74LS04、74LS48、七段顯示器的外引線排列；4列出實驗步驟及內(nèi)容，并畫出實驗電路和實驗數(shù)據(jù)表格。以上內(nèi)容在實驗前完成。5測試結(jié)果分析及思考題；6體會（總結(jié)）。實驗五 時序邏輯電路的設(shè)計一、實驗?zāi)康?掌握基本RS、JK、D和T觸發(fā)器的邏輯功能；2掌握集成觸發(fā)器邏輯功能的測試方法；3掌握用基本門電路設(shè)計RS解觸發(fā)器的設(shè)計方法； 4掌握用

11、中小規(guī)模集成電路設(shè)計計數(shù)器方法。二、預(yù)習(xí)要求1復(fù)習(xí)觸發(fā)器的基本類型及其邏輯功能；2復(fù)習(xí)74LS00、74LS74、74LS161、74LS290、CC4511和數(shù)碼顯示集成電路的外引腳功能。三、實驗原理1、觸發(fā)器觸發(fā)器是一個具有記憶功能的二進(jìn)制信息存儲器件，是構(gòu)成多種時序電路的最基本邏輯單元。觸發(fā)器具有兩個穩(wěn)定狀態(tài)，即"0"和"1"，在一定的外界信號作用下，可以從一個穩(wěn)定狀態(tài)翻轉(zhuǎn)到另一個穩(wěn)定狀態(tài)。1.1 基本RS觸發(fā)器圖4.1為由兩個與非門交叉耦合構(gòu)成的基本RS觸發(fā)器，它是無時鐘控制低電平直接觸發(fā)的觸發(fā)器?；綬S觸發(fā)器具有置“0”、置“1”和“保持”3

12、種功能。通常稱為置“1”端，因為時觸發(fā)器被置“1”； 為置“0”端，因為時觸發(fā)器被置“0”，當(dāng)時狀態(tài)保持；時，觸發(fā)器狀態(tài)不定，應(yīng)避免此種情況發(fā)生，表5.1為基本RS觸發(fā)器的功能表。圖5.1 基本RS觸發(fā)器電路表5.1 基本RS觸發(fā)器邏輯功能表1.2 JK觸發(fā)器在輸入信號為雙端的情況下，JK觸發(fā)器是功能齊全、用途廣泛和通用性較強的一種觸發(fā)器。本實驗選用74LS112，74LS112 內(nèi)含兩個相同的JK觸發(fā)器，下降沿觸發(fā)，有預(yù)置和清除端（即直接置位、復(fù)位端）。其電路符號和引腳排列如圖5.2所示。圖中J、K為控制信號端；CP為時鐘信號端，下降沿有效；是直接置位端、是直接復(fù)位端，都是低電平有效。特性見

13、表5.2圖5.2 集成JK觸發(fā)器74LS112(a) 外引腳圖 (b) 邏輯符號 表5.2 74LS112功能表1.3 D觸發(fā)器D觸發(fā)器的狀態(tài)方程為：Qn+1=D。其狀態(tài)的更新發(fā)生在CP脈沖的邊沿，74LS74（CC4013）、74LS175（CC4042）等均為上升沿觸發(fā)，故又稱之為上升沿觸發(fā)器的邊沿觸發(fā)器，觸發(fā)器的狀態(tài)只取決于時針到來前D端的狀態(tài)。D觸發(fā)器應(yīng)用很廣，可用做數(shù)字信號的寄存，移位寄存，分頻和波形發(fā)生器等，圖5.3為74LS74外引線排列，圖5.4 為D觸發(fā)器邏輯符號。圖5.4 D觸發(fā)器邏輯符號圖5.3 74LS74外引線排列2、計數(shù)器計數(shù)器是一種重要的時序邏輯電路，它不僅可以計

14、數(shù)，而且可用作定時控制及進(jìn)行數(shù)字運算等。按計數(shù)進(jìn)位規(guī)律分類: 加法、減法和可逆計數(shù)器；按計數(shù)進(jìn)制可分為: 二進(jìn)制和任意進(jìn)制計數(shù)器，任意進(jìn)制計數(shù)器中常用的是十進(jìn)制計數(shù)器。根據(jù)計數(shù)脈沖引入的方式分為: 同步和異步計數(shù)器。在同步計數(shù)器中，所有觸發(fā)器都以輸入計數(shù)脈沖為時鐘脈沖，應(yīng)翻轉(zhuǎn)的觸發(fā)器同時翻轉(zhuǎn)。在異步計數(shù)器中，有的觸發(fā)器以計數(shù)脈沖作為時鐘脈沖，有的則以其它觸發(fā)器的輸出作為時鐘脈沖，故而狀態(tài)更新有先有后，稱為異步。計數(shù)器常從零開始計數(shù)，所以應(yīng)具有“置零（清除）”功能。此外計數(shù)器還有“預(yù)置數(shù)”的功能，通過預(yù)置數(shù)據(jù)于計數(shù)器中，可以使計數(shù)器從任意值開始計數(shù)。2.1 用D觸發(fā)器構(gòu)成異步二進(jìn)制加法計數(shù)器和減

15、法計數(shù)器 圖5.5是利用四只觸發(fā)器構(gòu)成的四位二進(jìn)制異步加法計數(shù)器，它的連接特點是將每只D觸發(fā)器接成T觸發(fā)器形式，再由低位觸發(fā)器的Q端和高一位的CP端相連接，即構(gòu)成異步計數(shù)方式。（74LS74）圖5.5 4位二進(jìn)制異步加法計數(shù)器若把上圖稍加改動，即將低位觸發(fā)器的Q端和高一位的CP端相連接，即構(gòu)成了減法計數(shù)器。2.2 集成計數(shù)器常用集成計數(shù)器均有典型產(chǎn)品，不必自己設(shè)計，只需合理選用即可。下面介紹幾種常用的集成計數(shù)器。（1）CC401614位二進(jìn)制同步計數(shù)器表5.1 CC40161功能表圖5.6 CC40161外引線排列圖圖5.6和表5.1分別示出CC40161外引線排列圖和功能表。CC40161是

16、CMOS集成同步二進(jìn)制計數(shù)器，它的主要功能為：異步清除：當(dāng)0時，無論有無CP，計數(shù)器立即清零，Q3Q0均為0，稱為異步清除。同步預(yù)置：當(dāng)0時，在時鐘脈沖上升沿的作用下，Q3D3，Q2D2，Q1D1，Q0D0。計數(shù)：當(dāng)使能端ETPETT1時，計數(shù)器計數(shù)。鎖存：當(dāng)使能端ETP0或ETT0時，計數(shù)器禁止計數(shù)，為鎖存狀態(tài)。本實驗選用CC40161同步二進(jìn)制計數(shù)器，采用反饋方式構(gòu)成十進(jìn)制計數(shù)器。圖5.7 利用清零端的反饋式計數(shù)器圖5.8 利用置數(shù)端的反饋式計數(shù)器反饋式十進(jìn)制器一般有兩種形式。其一，利用清除端構(gòu)成。即：當(dāng)Q3Q2Q1Q01010（十進(jìn)制數(shù)10）時，通過反饋計數(shù)器清零。如圖5.7所示。該電路

17、由于1010狀態(tài)只是瞬間，它會引起譯碼電路的誤動作，因此很少被采用。其二，利用預(yù)置端構(gòu)成。把計數(shù)器輸入端D0D1D2D3全部接地。當(dāng)計數(shù)器計到1001（十進(jìn)制數(shù)9）時，利用Q3Q0反饋線使預(yù)置端0則當(dāng)?shù)谑畟€CP到來時，計數(shù)(a) 串行進(jìn)位式2位十進(jìn)制計數(shù)器(b) 并行進(jìn)位式2位十進(jìn)制計數(shù)器圖5.8器輸出端等于輸入端電平，即：Q0Q1Q2Q30。這樣，可以克服利用清除端構(gòu)成計數(shù)器的缺點。利用預(yù)置端構(gòu)成的計數(shù)器電路如圖5.8所示。以上介紹的是一片計數(shù)器工作的情況。在實際應(yīng)用中，往往需要多片計數(shù)器構(gòu)成多位計數(shù)狀態(tài)。所以我們介紹一下計數(shù)器的級聯(lián)方法。級聯(lián)可分串行進(jìn)位和并行進(jìn)位兩種。串行進(jìn)位的級聯(lián)電路如

18、圖5.8（a）所示。其缺點是速度較慢。并行進(jìn)位（也稱超前進(jìn)位）如圖5.8（b）所示。后者比前者的速度大大提高。（2）74LS290計數(shù)器 74LS290是二五十進(jìn)制計數(shù)器， 如圖5.9所示。該計數(shù)器由四只下降沿觸發(fā)的JK觸發(fā)器構(gòu)成雙時鐘結(jié)構(gòu)。具有計數(shù)清“0”及置“9”等功能， 如果R 0 (1) 和R 0 (2) 都為1時，輸出端 Q D Q C Q B Q A 變?yōu)?000，對應(yīng)于十進(jìn)制的0； 如果S 9 (1) 和S 9 (2) 都為1時， 輸出端Q D Q C Q B Q A變?yōu)?001，即十進(jìn)制的9?；居猛臼强色@得模N=2510三種計數(shù)功能。若引入適當(dāng)反饋就可構(gòu)成模10以內(nèi)的任意進(jìn)制

19、計數(shù)器。 74LS290的管腳定義如圖5.10所示。圖5.974LS290的邏輯圖圖5.1074LS290 管腳圖電路的邏輯功能見表5.2輸入輸出ROA·ROBS9A·S9BCP0·CP1Q3 Q2 Q1 Q010XX0000X1XX100100CP 0二進(jìn)制計數(shù)000 CP五進(jìn)制計數(shù)00CP Q0十進(jìn)制計數(shù)從邏輯符號以及功能表中可看出；CP0、CP1均為輸入計數(shù)脈沖輸入端，下降沿有效。S9A、S9B為直接置9（1001）端，ROA、ROB為直接清零端，他們均不受時鐘脈沖的控制，為異步控制端。當(dāng)ROA、ROB =1，S9A、S9B=0時，計數(shù)器清0。當(dāng)S9A、S9

20、B=1時，計數(shù)器置數(shù)為1001，即置“9”。當(dāng)ROA、ROB = S9A、S9B = CP1 =0時，計數(shù)脈沖在CP0端則構(gòu)成1位二進(jìn)制計數(shù)器。當(dāng)ROA、ROB = S9A、S9B = CP0 =0時，計數(shù)脈沖在CP1端則構(gòu)成五進(jìn)制計數(shù)器。當(dāng)ROA、ROB = S9A、S9B = 0時，把CP1與Q0連接，計數(shù)脈沖加在CP0端構(gòu)成8421碼十進(jìn)制計數(shù)器。顯然，74LS290可以實現(xiàn)二-五-十進(jìn)制計數(shù)。通過適當(dāng)連接，該電路可以擴充功能，組成任意進(jìn)制計數(shù)器。四、實驗內(nèi)容1.利用與非門設(shè)計一個RS觸發(fā)器，利用比較慢的時鐘，驗證表5.2的邏輯功能。表5.2 RS觸發(fā)器的邏輯功能Q功能000000111

21、10011112.用74LS74設(shè)計一個4位二進(jìn)制異步加法計數(shù)器，要求有進(jìn)位輸出，列表驗證功能；3.用74LS161的反饋清零法設(shè)計十二進(jìn)制計數(shù)器，采用實驗箱上的CD4511作為譯碼。時鐘脈沖選擇1Hz正方波。觀察電路的計數(shù)、顯示、譯碼過程，自擬表格；4. 用74LS290設(shè)計一個6進(jìn)制的計數(shù)器，采用實驗箱上的CD4511作為譯碼。時鐘脈沖選擇1Hz正方波。觀察電路的計數(shù)、顯示、譯碼過程，自擬表格；5. 以上各設(shè)計要求先用Multisim軟件進(jìn)行設(shè)計分析；6. 試用74LS161設(shè)計模N=99計數(shù)器，用Multisim軟件仿真設(shè)計出電路圖。五、預(yù)習(xí)和實驗報告要求1實驗?zāi)康模?實驗儀器與元器件；

22、3畫出74LS04、74LS00、74LS112、74LS74的外引線排列；4列出實驗步驟及內(nèi)容，并畫出實驗電路和實驗數(shù)據(jù)表格。以上內(nèi)容在實驗前完成。5測試結(jié)果分析及思考題；6體會（總結(jié)）。實驗七 移位寄存器應(yīng)用一、實驗?zāi)康?掌握中規(guī)模4位雙向移位寄存器邏輯功能及使用方法。2能用移位寄存器的進(jìn)行簡單電路的設(shè)計。二、預(yù)習(xí)要求熟悉移位寄存器74LS194的外引腳排列圖。三、實驗原理與參考電路寄存器是計算機和其他數(shù)字系統(tǒng)中用來存儲代碼或數(shù)據(jù)的邏輯部件。它的主要組成部分是觸發(fā)器。一個觸發(fā)器能存儲1位二進(jìn)制代碼，所以要存儲n位二進(jìn)制代碼的寄存器就需要用n個觸發(fā)器組成。 把若干個觸發(fā)器串接起來，就可以構(gòu)成一個移位寄存器。移位寄存器是一個具有移位功能的寄存器，是指寄存器中所存的代碼能夠