海南大學(xué)數(shù)字電子技術(shù)基礎(chǔ)課件第七章存儲(chǔ)器

1、l 7.1 概述概述 存儲(chǔ)器：存儲(chǔ)大量二值信息（或稱(chēng)為二值數(shù)據(jù)）存儲(chǔ)器：存儲(chǔ)大量二值信息（或稱(chēng)為二值數(shù)據(jù)）的半導(dǎo)體器件。的半導(dǎo)體器件。 用途：在計(jì)算機(jī)或數(shù)字系統(tǒng)中存儲(chǔ)數(shù)據(jù)。用途：在計(jì)算機(jī)或數(shù)字系統(tǒng)中存儲(chǔ)數(shù)據(jù)。 與寄存器的區(qū)別：以與寄存器的區(qū)別：以字字為單位存取，每字包含若為單位存取，每字包含若 干干 位位。各個(gè)字的相同位通過(guò)。各個(gè)字的相同位通過(guò)同一引腳同一引腳與外界聯(lián)系。與外界聯(lián)系。 每個(gè)字分配一個(gè)每個(gè)字分配一個(gè)地址地址，因此內(nèi)部有地址譯碼器。，因此內(nèi)部有地址譯碼器。 主要指標(biāo)：存儲(chǔ)容量、存取速度。主要指標(biāo)：存儲(chǔ)容量、存取速度。 存儲(chǔ)容量存儲(chǔ)容量:用字?jǐn)?shù)用字?jǐn)?shù)位數(shù)表示，也可只用位數(shù)表示。位數(shù)表

2、示，也可只用位數(shù)表示。如，某動(dòng)態(tài)存儲(chǔ)器的容量為如，某動(dòng)態(tài)存儲(chǔ)器的容量為109位位/片。片。 存取速度：用完成一次存取所需的時(shí)間表示。高速存取速度：用完成一次存取所需的時(shí)間表示。高速存儲(chǔ)器的存取時(shí)間僅有存儲(chǔ)器的存取時(shí)間僅有10ns左右。左右。分類(lèi)：分類(lèi)：掩模掩模ROM可編程可編程ROM（PROM）可擦除可編程可擦除可編程ROM（EPROM）隨機(jī)存儲(chǔ)器隨機(jī)存儲(chǔ)器RAM靜態(tài)存儲(chǔ)器靜態(tài)存儲(chǔ)器SRAM動(dòng)態(tài)存儲(chǔ)器動(dòng)態(tài)存儲(chǔ)器DRAM按按功功能能(Read- Only Memory)(Random Access Memory)(Programmable ROM)(Erasable PROM)UVEPROMEE

3、PROM只讀存儲(chǔ)器只讀存儲(chǔ)器ROMFlash Memory(Ultra-Violet)(Electrically)電可擦除電可擦除紫外線(xiàn)擦除紫外線(xiàn)擦除(Static RAM)快閃存儲(chǔ)器快閃存儲(chǔ)器(Dynamic RAM)只能讀出不能只能讀出不能寫(xiě)入寫(xiě)入,斷電不失斷電不失7.2 只讀存儲(chǔ)器只讀存儲(chǔ)器(ROM)7.2.1 掩模只讀存儲(chǔ)器掩模只讀存儲(chǔ)器 ROM主要由地址譯碼器、存儲(chǔ)矩陣和輸出緩沖器主要由地址譯碼器、存儲(chǔ)矩陣和輸出緩沖器三部分組成，三部分組成， 其基本結(jié)構(gòu)如圖其基本結(jié)構(gòu)如圖 所示。所示。 存儲(chǔ)矩陣是存放信息的主體，它由許多存儲(chǔ)單存儲(chǔ)矩陣是存放信息的主體，它由許多存儲(chǔ)單元排列組成。每個(gè)存

4、儲(chǔ)單元存放一位二值代碼元排列組成。每個(gè)存儲(chǔ)單元存放一位二值代碼(0 或或 1)，若干個(gè)存儲(chǔ)單元組成一個(gè)，若干個(gè)存儲(chǔ)單元組成一個(gè)“字字”(也稱(chēng)一個(gè)信息也稱(chēng)一個(gè)信息單元單元)。 地址譯碼器有地址譯碼器有n條地址輸入線(xiàn)條地址輸入線(xiàn)A0An-1，2n條條譯碼輸出線(xiàn)譯碼輸出線(xiàn)W0W2n-1，每一條譯碼輸出線(xiàn)，每一條譯碼輸出線(xiàn)Wi稱(chēng)為稱(chēng)為“字線(xiàn)字線(xiàn)”，它與存儲(chǔ)矩陣中的一個(gè)，它與存儲(chǔ)矩陣中的一個(gè)“字字”相對(duì)應(yīng)。相對(duì)應(yīng)。因此，因此， 每當(dāng)給定一組輸入地址時(shí)，譯碼器只有一條每當(dāng)給定一組輸入地址時(shí)，譯碼器只有一條輸出字線(xiàn)輸出字線(xiàn)Wi被選中，該字線(xiàn)可以在存儲(chǔ)矩陣中找到被選中，該字線(xiàn)可以在存儲(chǔ)矩陣中找到一個(gè)相應(yīng)的一個(gè)

5、相應(yīng)的“字字”，并將字中的，并將字中的m位信息位信息Dm-1D0送送至輸出緩沖器。讀出至輸出緩沖器。讀出Dm-1D0的每條數(shù)據(jù)輸出線(xiàn)的每條數(shù)據(jù)輸出線(xiàn)Di也也稱(chēng)為稱(chēng)為“位線(xiàn)位線(xiàn)”，每個(gè)字中信息的位數(shù)稱(chēng)為，每個(gè)字中信息的位數(shù)稱(chēng)為“字長(zhǎng)字長(zhǎng)”。 ROM的存儲(chǔ)單元可以用二極管構(gòu)成，也可以的存儲(chǔ)單元可以用二極管構(gòu)成，也可以用雙極型三極管或用雙極型三極管或MOS管構(gòu)成。存儲(chǔ)器的容量用管構(gòu)成。存儲(chǔ)器的容量用存儲(chǔ)單元的數(shù)目來(lái)表示，寫(xiě)成存儲(chǔ)單元的數(shù)目來(lái)表示，寫(xiě)成“字?jǐn)?shù)乘位數(shù)字?jǐn)?shù)乘位數(shù)”的形的形式。對(duì)于上圖的存儲(chǔ)矩陣有式。對(duì)于上圖的存儲(chǔ)矩陣有2n個(gè)字，個(gè)字， 每個(gè)字的字每個(gè)字的字長(zhǎng)為長(zhǎng)為m，因此整個(gè)存儲(chǔ)器的存儲(chǔ)容

6、量為，因此整個(gè)存儲(chǔ)器的存儲(chǔ)容量為2nm位。位。 存儲(chǔ)容量也習(xí)慣用存儲(chǔ)容量也習(xí)慣用K(1 K=1024)為單位來(lái)表示，例為單位來(lái)表示，例如如1 K4、 2 K 和和 64 K1的存儲(chǔ)器，其容量的存儲(chǔ)器，其容量分別是分別是 10244 位、位、 20488 位位 和和 655361 位。位。 地址譯碼器：根據(jù)地址輸入，在存儲(chǔ)矩陣中選地址譯碼器：根據(jù)地址輸入，在存儲(chǔ)矩陣中選出指定的字對(duì)應(yīng)的單元，把數(shù)據(jù)送往輸出緩沖器。出指定的字對(duì)應(yīng)的單元，把數(shù)據(jù)送往輸出緩沖器。 輸出緩沖器是輸出緩沖器是ROM的數(shù)據(jù)讀出電路，通常用三的數(shù)據(jù)讀出電路，通常用三態(tài)門(mén)構(gòu)成，它不僅可以實(shí)現(xiàn)對(duì)輸出數(shù)據(jù)的三態(tài)控制，態(tài)門(mén)構(gòu)成，它不僅

7、可以實(shí)現(xiàn)對(duì)輸出數(shù)據(jù)的三態(tài)控制，以便與系統(tǒng)總線(xiàn)聯(lián)接，以便與系統(tǒng)總線(xiàn)聯(lián)接， 還可以提高存儲(chǔ)器的帶負(fù)載還可以提高存儲(chǔ)器的帶負(fù)載能力。能力。 A1,A0A1,A0的四個(gè)的四個(gè)最小項(xiàng)最小項(xiàng)字線(xiàn)字線(xiàn)位線(xiàn)位線(xiàn)二四線(xiàn)二四線(xiàn)譯碼器譯碼器按組合電路進(jìn)行分析。按組合電路進(jìn)行分析。當(dāng)當(dāng)EN=0時(shí)時(shí)， 。iiDDD1= D3 = A0D0 = W1+ W0 = A1D3 = W1+W3 = A1A0+A1A0=A0D2= W1= A1+A0真值表真值表7.2.2 可編程只讀存儲(chǔ)器（可編程只讀存儲(chǔ)器（PROM） 產(chǎn)品出廠時(shí)存的全是產(chǎn)品出廠時(shí)存的全是1，用戶(hù)可一次性寫(xiě)入，即，用戶(hù)可一次性寫(xiě)入，即把某些把某些1改為改為0。但

8、不能多次擦除。但不能多次擦除。 存儲(chǔ)單元多采用熔絲低熔點(diǎn)金屬或多晶硅。存儲(chǔ)單元多采用熔絲低熔點(diǎn)金屬或多晶硅。寫(xiě)入時(shí)設(shè)法在熔絲上通入較大的電流將熔絲燒斷。寫(xiě)入時(shí)設(shè)法在熔絲上通入較大的電流將熔絲燒斷。字線(xiàn)WiUCC熔絲位線(xiàn)Di(a)字線(xiàn)熔絲(b)位線(xiàn)16字字8位的位的PROM十十六六條條字字線(xiàn)線(xiàn)八八條條位位線(xiàn)線(xiàn)20V十幾微秒十幾微秒編程脈沖編程脈沖 讀出時(shí)讀出時(shí),讀出放大器讀出放大器AR工作工作,寫(xiě)入放大器寫(xiě)入放大器AW不工作。不工作。 寫(xiě)入時(shí)寫(xiě)入時(shí),在位線(xiàn)輸入編程脈沖使寫(xiě)入放大器工作在位線(xiàn)輸入編程脈沖使寫(xiě)入放大器工作,且輸出且輸出低電平低電平,同時(shí)相應(yīng)的字線(xiàn)和同時(shí)相應(yīng)的字線(xiàn)和VCC提高到編程電平

9、提高到編程電平,將對(duì)應(yīng)的熔將對(duì)應(yīng)的熔絲燒斷。絲燒斷。 缺點(diǎn)：不能重復(fù)擦除。缺點(diǎn)：不能重復(fù)擦除。7.2.3 可擦除的可編程只讀存儲(chǔ)器（可擦除的可編程只讀存儲(chǔ)器（EPROM） 這類(lèi)這類(lèi)ROM利用特殊結(jié)構(gòu)的浮柵利用特殊結(jié)構(gòu)的浮柵MOS管進(jìn)行編程管進(jìn)行編程,ROM中存儲(chǔ)的數(shù)據(jù)可以進(jìn)行多次擦除和改寫(xiě)。中存儲(chǔ)的數(shù)據(jù)可以進(jìn)行多次擦除和改寫(xiě)。 最早出現(xiàn)的是用紫外線(xiàn)照射擦除的最早出現(xiàn)的是用紫外線(xiàn)照射擦除的EPROM (Ultra -Violet Erasable Programmable Read-Only Memory, 簡(jiǎn)稱(chēng)簡(jiǎn)稱(chēng)UVEPROM)。 不久又出現(xiàn)了用電信號(hào)可擦除的可編程不久又出現(xiàn)了用電信號(hào)可擦除

10、的可編程ROM(Electrically Erasable Programmable Read-Only Memory, 簡(jiǎn)稱(chēng)簡(jiǎn)稱(chēng)E2PROM)。 后來(lái)又研制成功的快閃存儲(chǔ)器后來(lái)又研制成功的快閃存儲(chǔ)器(Flash Memory)也也是一種用電信號(hào)擦除的可編程是一種用電信號(hào)擦除的可編程ROM。 一、紫外線(xiàn)擦除的只讀存儲(chǔ)器（一、紫外線(xiàn)擦除的只讀存儲(chǔ)器（UVEPROM） EPROM的存儲(chǔ)單元采用浮柵雪崩注入的存儲(chǔ)單元采用浮柵雪崩注入MOS管管(Floating-gate Avalanche-Injuction Metal-Oxide-Semiconductor, 簡(jiǎn)稱(chēng)簡(jiǎn)稱(chēng)FAMOS管管)或疊柵注入或

11、疊柵注入MOS管管(Stacked-gate Injuction Metal-Oxide-Semiconductor, 簡(jiǎn)稱(chēng)簡(jiǎn)稱(chēng)SIMOS管管)。 圖圖 9-8是是SIMOS管的管的結(jié)構(gòu)示意圖和符號(hào)，它是一個(gè)結(jié)構(gòu)示意圖和符號(hào)，它是一個(gè)N溝道增強(qiáng)型的溝道增強(qiáng)型的MOS管，有管，有Gf和和Gc兩個(gè)柵極。兩個(gè)柵極。Gf柵沒(méi)有引出線(xiàn)，而是被包圍在二氧化硅柵沒(méi)有引出線(xiàn)，而是被包圍在二氧化硅(SiO2)中，稱(chēng)之為浮柵，中，稱(chēng)之為浮柵，Gc為控制柵，它有引出線(xiàn)。為控制柵，它有引出線(xiàn)。DSGcGfSiO2NNPDSGfGc通處正常邏輯高電平下導(dǎo)上未充負(fù)電荷，則若導(dǎo)通處正常邏輯高電平下不上充以負(fù)電荷，則若工作原

12、理：cfcfGGGG 若在漏極若在漏極D端加上約幾十伏的脈沖電壓，使得溝道中的端加上約幾十伏的脈沖電壓，使得溝道中的電場(chǎng)足夠強(qiáng)，則會(huì)造成雪崩，產(chǎn)生很多高能量的電子。此時(shí)電場(chǎng)足夠強(qiáng)，則會(huì)造成雪崩，產(chǎn)生很多高能量的電子。此時(shí)若在若在Gc上加高壓正脈沖，形成方向與溝道垂直的電場(chǎng)，便可上加高壓正脈沖，形成方向與溝道垂直的電場(chǎng)，便可以使溝道中的電子穿過(guò)氧化層面注入到以使溝道中的電子穿過(guò)氧化層面注入到Gf，于是，于是Gf柵上積累柵上積累了負(fù)電荷。由于了負(fù)電荷。由于Gf柵周?chē)际墙^緣的二氧化硅，泄漏電流很柵周?chē)际墙^緣的二氧化硅，泄漏電流很小，所以一旦電子注入到浮柵之后，就能保存相當(dāng)長(zhǎng)時(shí)間小，所以一旦電子注

13、入到浮柵之后，就能保存相當(dāng)長(zhǎng)時(shí)間(通通常浮柵上的電荷常浮柵上的電荷10年才損失年才損失30%)。 DSGcGfSiO2NNPDSGfGc 如果浮柵如果浮柵Gf上積累了電子，則使該上積累了電子，則使該MOS管的開(kāi)啟電壓變管的開(kāi)啟電壓變得很高。此時(shí)給控制柵得很高。此時(shí)給控制柵(接在地址選擇線(xiàn)上接在地址選擇線(xiàn)上)加加+5V電壓時(shí)，該電壓時(shí)，該MOS管仍不能導(dǎo)通，相當(dāng)于存儲(chǔ)了管仍不能導(dǎo)通，相當(dāng)于存儲(chǔ)了“1”；反之，若浮柵；反之，若浮柵Gf上上沒(méi)有積累電子，沒(méi)有積累電子，MOS管的開(kāi)啟電壓較低，因而當(dāng)該管的控制管的開(kāi)啟電壓較低，因而當(dāng)該管的控制柵被地址選中后，該管導(dǎo)通，相當(dāng)于存儲(chǔ)了柵被地址選中后，該管導(dǎo)

14、通，相當(dāng)于存儲(chǔ)了“0”。 可見(jiàn)，可見(jiàn)，SIMOS管是利用浮柵是否積累負(fù)電荷來(lái)表示信息管是利用浮柵是否積累負(fù)電荷來(lái)表示信息的。這種的。這種EPROM出廠時(shí)為全出廠時(shí)為全“0”，即浮柵上無(wú)電子積累，即浮柵上無(wú)電子積累，用戶(hù)可根據(jù)需要寫(xiě)用戶(hù)可根據(jù)需要寫(xiě)“1”。DSGcGfSiO2NNPDSGfGc 擦除擦除EPROM的方法是將器件放在紫外線(xiàn)下照射的方法是將器件放在紫外線(xiàn)下照射約約20分鐘，分鐘， 浮柵中的電子獲得足夠能量，從而穿過(guò)浮柵中的電子獲得足夠能量，從而穿過(guò)氧化層回到襯底中，氧化層回到襯底中， 這樣可以使浮柵上的電子消失，這樣可以使浮柵上的電子消失，MOS管便回到了未編程時(shí)的狀態(tài)，從而將編程信

15、息管便回到了未編程時(shí)的狀態(tài)，從而將編程信息全部擦去，相當(dāng)于存儲(chǔ)了全全部擦去，相當(dāng)于存儲(chǔ)了全“0”。 對(duì)對(duì)EPROM的編程是在編程器上進(jìn)行的，編程器的編程是在編程器上進(jìn)行的，編程器通常與微機(jī)聯(lián)用。通常與微機(jī)聯(lián)用。 l二、二、電可擦除電可擦除EPROM(EEPROM或或E2ROM) 用紫外線(xiàn)擦除操作復(fù)雜，速度很慢。必須尋找新用紫外線(xiàn)擦除操作復(fù)雜，速度很慢。必須尋找新的存儲(chǔ)器件，使得可以用電信號(hào)進(jìn)行擦除。的存儲(chǔ)器件，使得可以用電信號(hào)進(jìn)行擦除。 使用浮柵隧道氧化層使用浮柵隧道氧化層MOS管管Flotox(Floating gate Tunnel Oxide) 特點(diǎn)：浮柵與漏區(qū)間的氧化物層極?。ㄌ攸c(diǎn)：浮

16、柵與漏區(qū)間的氧化物層極?。?0納米以納米以下），稱(chēng)為隧道區(qū)。當(dāng)隧道區(qū)電場(chǎng)大于下），稱(chēng)為隧道區(qū)。當(dāng)隧道區(qū)電場(chǎng)大于107V/cm時(shí)隧時(shí)隧道區(qū)雙向?qū)ā５绤^(qū)雙向?qū)ā?當(dāng)隧道區(qū)的等效電容極小時(shí)，加在控制柵和漏極當(dāng)隧道區(qū)的等效電容極小時(shí)，加在控制柵和漏極間的電壓大部分降在隧道區(qū)，有利于隧道區(qū)導(dǎo)通。間的電壓大部分降在隧道區(qū)，有利于隧道區(qū)導(dǎo)通。寫(xiě)入（寫(xiě)寫(xiě)入（寫(xiě)0）擦除（寫(xiě)擦除（寫(xiě)1）擦除和寫(xiě)入均利擦除和寫(xiě)入均利用隧道效應(yīng)用隧道效應(yīng)10ms讀出讀出 EEPROM的缺點(diǎn)：擦寫(xiě)需要高電壓脈沖；擦寫(xiě)的缺點(diǎn)：擦寫(xiě)需要高電壓脈沖；擦寫(xiě)時(shí)間長(zhǎng)；存儲(chǔ)單元需兩只時(shí)間長(zhǎng)；存儲(chǔ)單元需兩只MOS管。管。三、快閃存儲(chǔ)器三、快閃存儲(chǔ)

17、器(Flash Memory） 采用新型隧道氧化層采用新型隧道氧化層MOS管。管。 該管特點(diǎn)：該管特點(diǎn)： 1. 隧道層在源區(qū)；隧道層在源區(qū)； 2. 隧道層更薄隧道層更薄1015nm。在控制柵和源極。在控制柵和源極間加間加12V電壓即可使隧道導(dǎo)通。電壓即可使隧道導(dǎo)通。 存儲(chǔ)單元的工作原理：存儲(chǔ)單元的工作原理： 1. 寫(xiě)入利用雪崩注入法。源極接地；漏極接寫(xiě)入利用雪崩注入法。源極接地；漏極接6V；控制柵控制柵12V脈沖，寬脈沖，寬10s。 2. 擦除用隧道效應(yīng)?？刂茤沤拥?；源極接擦除用隧道效應(yīng)?？刂茤沤拥?；源極接12V脈脈沖，寬為沖，寬為100ms。因?yàn)槠瑑?nèi)所有疊柵管的源極都連。因?yàn)槠瑑?nèi)所有疊柵管的

18、源極都連 在一起，所以一個(gè)脈沖就可擦除全部單元。在一起，所以一個(gè)脈沖就可擦除全部單元。 3. 讀出：源極接地，字線(xiàn)為讀出：源極接地，字線(xiàn)為5V邏輯高電平。邏輯高電平。 快閃存儲(chǔ)器特點(diǎn)：集成度高，容量大，成本低，快閃存儲(chǔ)器特點(diǎn)：集成度高，容量大，成本低，使用方便。使用方便。7.3 隨機(jī)存儲(chǔ)器（隨機(jī)存儲(chǔ)器（RAM） 特點(diǎn)：特點(diǎn)：RAM在工作時(shí)在工作時(shí)可隨時(shí)對(duì)任意指定單元進(jìn)可隨時(shí)對(duì)任意指定單元進(jìn)行讀或?qū)懖僮鳌Ｊ褂梅奖?、靈活。但切斷電源后，所行讀或?qū)懖僮鳌Ｊ褂梅奖?、靈活。但切斷電源后，所存信息就會(huì)丟失。存信息就會(huì)丟失。 分為靜態(tài)隨機(jī)存儲(chǔ)器分為靜態(tài)隨機(jī)存儲(chǔ)器SRAM和動(dòng)態(tài)隨機(jī)存儲(chǔ)器和動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRA

19、M兩種。也可稱(chēng)為讀寫(xiě)存儲(chǔ)器。兩種。也可稱(chēng)為讀寫(xiě)存儲(chǔ)器。7.3.1 靜態(tài)隨機(jī)存儲(chǔ)器靜態(tài)隨機(jī)存儲(chǔ)器SRAM 一、基本結(jié)構(gòu)和工作原理一、基本結(jié)構(gòu)和工作原理 SRAM主要由存儲(chǔ)矩陣、地址譯碼器和讀主要由存儲(chǔ)矩陣、地址譯碼器和讀/寫(xiě)控寫(xiě)控制電路三部分組成，其框圖如圖所示。制電路三部分組成，其框圖如圖所示。 存儲(chǔ)矩陣由許多存儲(chǔ)單元排列組成，每個(gè)存儲(chǔ)存儲(chǔ)矩陣由許多存儲(chǔ)單元排列組成，每個(gè)存儲(chǔ)單元能存放一位二值信息單元能存放一位二值信息(0或或1)，在譯碼器和讀，在譯碼器和讀/寫(xiě)寫(xiě)電路的控制下，進(jìn)行讀電路的控制下，進(jìn)行讀/寫(xiě)操作。寫(xiě)操作。 地址譯碼器一般都分成行地址譯碼器和列地址地址譯碼器一般都分成行地址譯碼器

20、和列地址譯碼器兩部分，譯碼器兩部分， 行地址譯碼器將輸入地址代碼的若行地址譯碼器將輸入地址代碼的若干位干位A0Ai譯成某一條字線(xiàn)有效，從存儲(chǔ)矩陣中選中譯成某一條字線(xiàn)有效，從存儲(chǔ)矩陣中選中一行存儲(chǔ)單元；列地址譯碼器將輸入地址代碼的其一行存儲(chǔ)單元；列地址譯碼器將輸入地址代碼的其余若干位余若干位(Ai+1An-1)譯成某一根輸出線(xiàn)有效，從字線(xiàn)譯成某一根輸出線(xiàn)有效，從字線(xiàn)選中的一行存儲(chǔ)單元中再選一位選中的一行存儲(chǔ)單元中再選一位(或或n位位)，使這些被，使這些被選中的單元與讀選中的單元與讀/寫(xiě)電路和寫(xiě)電路和I/O(輸入輸入/輸出端輸出端)接通，以接通，以便對(duì)這些單元進(jìn)行讀便對(duì)這些單元進(jìn)行讀/寫(xiě)操作。寫(xiě)操

21、作。 讀讀/寫(xiě)控制電路用于對(duì)電路的工作狀態(tài)進(jìn)行控制。寫(xiě)控制電路用于對(duì)電路的工作狀態(tài)進(jìn)行控制。CS稱(chēng)為片選信號(hào)，當(dāng)稱(chēng)為片選信號(hào)，當(dāng)CS=0時(shí)，時(shí)，RAM工作，工作，CS=1時(shí)，時(shí)，所有所有I/O端均為高阻狀態(tài)，不能對(duì)端均為高阻狀態(tài)，不能對(duì)RAM進(jìn)行讀進(jìn)行讀/寫(xiě)操寫(xiě)操作。稱(chēng)為讀作。稱(chēng)為讀/寫(xiě)控制信號(hào)。寫(xiě)控制信號(hào)。R/W=1 時(shí)，執(zhí)行讀操作，時(shí)，執(zhí)行讀操作，將存儲(chǔ)單元中的信息送到將存儲(chǔ)單元中的信息送到I/O端上；當(dāng)端上；當(dāng)R/W=0時(shí)，執(zhí)時(shí)，執(zhí)行寫(xiě)操作，加到行寫(xiě)操作，加到I/O端上的數(shù)據(jù)被寫(xiě)入存儲(chǔ)單元中。端上的數(shù)據(jù)被寫(xiě)入存儲(chǔ)單元中。 1024字字4位（位（2114）SRAM結(jié)構(gòu)結(jié)構(gòu)二、二、SRAM的

22、靜態(tài)存儲(chǔ)單元的靜態(tài)存儲(chǔ)單元圖圖 9-13 SRAM存儲(chǔ)單元存儲(chǔ)單元(a) 六管六管NMOS存儲(chǔ)單元；存儲(chǔ)單元； (b)六管六管CMOS存儲(chǔ)單元存儲(chǔ)單元 UDDV4V2QQV1V3V5V6V7V8I/OI/O列選線(xiàn)Y行選線(xiàn)X存儲(chǔ)單元位線(xiàn)D位線(xiàn)D(a)(b)UDDV4V2V6V5V1V3V7V8YI/OI/O位線(xiàn)D位線(xiàn)DX至位線(xiàn)至位線(xiàn)D和位線(xiàn)和位線(xiàn)D。V7、V8是列選通管，受列選線(xiàn)是列選通管，受列選線(xiàn)Y控制，列選線(xiàn)控制，列選線(xiàn)Y為高電為高電平時(shí)，位線(xiàn)平時(shí)，位線(xiàn)D和和D上的信上的信息被分別送至輸入輸出線(xiàn)息被分別送至輸入輸出線(xiàn)I/O和和I/O，從而使位線(xiàn)上，從而使位線(xiàn)上的信息同外部數(shù)據(jù)線(xiàn)相通。的信息同

23、外部數(shù)據(jù)線(xiàn)相通。 是由六個(gè)是由六個(gè)NMOSNMOS管管(V1V6)(V1V6)組成的存儲(chǔ)單元。組成的存儲(chǔ)單元。V1V1、V2V2構(gòu)成的反相構(gòu)成的反相器與器與V3V3、V4V4構(gòu)成的反相器交叉耦合組成一個(gè)構(gòu)成的反相器交叉耦合組成一個(gè)RSRS觸發(fā)器，可存觸發(fā)器，可存儲(chǔ)一位二進(jìn)制信息。儲(chǔ)一位二進(jìn)制信息。Q Q和和Q Q是是RSRS觸發(fā)器的互補(bǔ)輸出。觸發(fā)器的互補(bǔ)輸出。V5V5、V6V6是是行選通管，受行選線(xiàn)行選通管，受行選線(xiàn)X(X(相當(dāng)于字線(xiàn)相當(dāng)于字線(xiàn)) )控制，行選線(xiàn)控制，行選線(xiàn)X X為高電平為高電平時(shí)時(shí)Q Q和和Q Q的存儲(chǔ)信息分別送的存儲(chǔ)信息分別送 讀出操作時(shí)，行選線(xiàn)讀出操作時(shí)，行選線(xiàn)X和列選線(xiàn)

24、和列選線(xiàn)Y同時(shí)為同時(shí)為“1”，則存儲(chǔ)信，則存儲(chǔ)信息息Q和和Q被讀到被讀到I/O線(xiàn)和線(xiàn)和I/O線(xiàn)上。寫(xiě)入信息時(shí)，線(xiàn)上。寫(xiě)入信息時(shí)，X、Y線(xiàn)也必須線(xiàn)也必須都為都為“1”，同時(shí)要將寫(xiě)入的信息加在，同時(shí)要將寫(xiě)入的信息加在I/O線(xiàn)上，經(jīng)反相后線(xiàn)上，經(jīng)反相后I/O線(xiàn)上有其相反的信息，信息經(jīng)線(xiàn)上有其相反的信息，信息經(jīng)V7、V8 和和V5、V6加到觸發(fā)器的加到觸發(fā)器的Q端和端和Q端，也就是加在了端，也就是加在了V3和和V1的柵極，從而使觸發(fā)器觸發(fā)，的柵極，從而使觸發(fā)器觸發(fā)，即信息被寫(xiě)入。即信息被寫(xiě)入。 由于由于CMOS電路具有微功電路具有微功耗的特點(diǎn)，目前大容量的耗的特點(diǎn)，目前大容量的靜態(tài)靜態(tài)RAM中幾乎都采

25、用中幾乎都采用CMOS存儲(chǔ)單元，其電路存儲(chǔ)單元，其電路如圖所示。如圖所示。 CMOS存儲(chǔ)單存儲(chǔ)單元結(jié)構(gòu)形式和工作原理與元結(jié)構(gòu)形式和工作原理與圖圖 9-13(a)相似，不同的是相似，不同的是圖圖(b)中，兩個(gè)負(fù)載管中，兩個(gè)負(fù)載管V2、V4改用了改用了P溝道增強(qiáng)型溝道增強(qiáng)型MOS管，管， 圖中用柵極上的圖中用柵極上的小圓圈表示小圓圈表示V2、V4為為P溝溝道道MOS管，柵極上沒(méi)有小管，柵極上沒(méi)有小圓圈的為圓圈的為N溝道溝道MOS管。管。 7.3.2 動(dòng)態(tài)隨機(jī)存儲(chǔ)器動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM) 動(dòng)態(tài)動(dòng)態(tài)RAM的存儲(chǔ)矩陣由動(dòng)態(tài)的存儲(chǔ)矩陣由動(dòng)態(tài)MOS存儲(chǔ)單元組成。存儲(chǔ)單元組成。動(dòng)態(tài)動(dòng)態(tài)MOS存儲(chǔ)單元利用存

26、儲(chǔ)單元利用MOS管的柵極電容來(lái)存儲(chǔ)信息，管的柵極電容來(lái)存儲(chǔ)信息，但由于柵極電容的容量很小，而漏電流又不可能絕對(duì)但由于柵極電容的容量很小，而漏電流又不可能絕對(duì)等于等于0，所以電荷保存的時(shí)間有限。為了避免存儲(chǔ)信息，所以電荷保存的時(shí)間有限。為了避免存儲(chǔ)信息的丟失，必須定時(shí)地給電容補(bǔ)充漏掉的電荷。通常把的丟失，必須定時(shí)地給電容補(bǔ)充漏掉的電荷。通常把這種操作稱(chēng)為這種操作稱(chēng)為“刷新刷新”或或“再生再生”，因此，因此DRAM內(nèi)部?jī)?nèi)部要有刷新控制電路，其操作也比靜態(tài)要有刷新控制電路，其操作也比靜態(tài)RAM復(fù)雜。盡管復(fù)雜。盡管如此，由于如此，由于DRAM存儲(chǔ)單元的結(jié)構(gòu)能做得非常簡(jiǎn)單，存儲(chǔ)單元的結(jié)構(gòu)能做得非常簡(jiǎn)單，

27、所用元件少，功耗低，所以目前已成為大容量所用元件少，功耗低，所以目前已成為大容量RAM的的主流產(chǎn)品。主流產(chǎn)品。 7.4 存儲(chǔ)器容量的擴(kuò)展存儲(chǔ)器容量的擴(kuò)展7.4.1 位擴(kuò)展方式位擴(kuò)展方式 存儲(chǔ)器芯片的字長(zhǎng)多數(shù)為一位、四位、八位等。當(dāng)實(shí)際的存儲(chǔ)器芯片的字長(zhǎng)多數(shù)為一位、四位、八位等。當(dāng)實(shí)際的存儲(chǔ)系統(tǒng)的字長(zhǎng)超過(guò)存儲(chǔ)器芯片的字長(zhǎng)時(shí)，需要進(jìn)行位擴(kuò)展。存儲(chǔ)系統(tǒng)的字長(zhǎng)超過(guò)存儲(chǔ)器芯片的字長(zhǎng)時(shí)，需要進(jìn)行位擴(kuò)展。 位擴(kuò)展可以利用芯片的并聯(lián)方式實(shí)現(xiàn)，圖位擴(kuò)展可以利用芯片的并聯(lián)方式實(shí)現(xiàn)，圖9-15是用八片是用八片 10241 位的位的RAM擴(kuò)展為擴(kuò)展為10248 位位RAM的存儲(chǔ)系統(tǒng)框圖。的存儲(chǔ)系統(tǒng)框圖。 圖中八片圖中

28、八片RAM的所有地址線(xiàn)、的所有地址線(xiàn)、R/W、CS分別對(duì)應(yīng)并接在一起，分別對(duì)應(yīng)并接在一起， 而每一片的而每一片的I/O端作為整個(gè)端作為整個(gè)RAM的的I/O端的一位。端的一位。 ROM芯片上沒(méi)有讀芯片上沒(méi)有讀/寫(xiě)控制端寫(xiě)控制端R/W，位擴(kuò)展時(shí)其余引出端，位擴(kuò)展時(shí)其余引出端的連接方法與的連接方法與RAM相同。相同。 A0A1 A9R/W CS10241RAMI/OA0A1 A9R/W CS10241RAMI/OA0A1 A9R/W CS10241RAMI/OI/O1I/O2I/O7A0A1A9R/WCS7.4.2. 字?jǐn)U展方式字?jǐn)U展方式 字?jǐn)?shù)的擴(kuò)展可以利用外加譯碼器控制芯片的片選字?jǐn)?shù)的擴(kuò)展可以利用

29、外加譯碼器控制芯片的片選(CS)輸輸入端來(lái)實(shí)現(xiàn)。圖入端來(lái)實(shí)現(xiàn)。圖 9 -16 是用字?jǐn)U展方式將四片是用字?jǐn)U展方式將四片2568 位的位的RAM擴(kuò)展為擴(kuò)展為10248 位位RAM的系統(tǒng)框圖。的系統(tǒng)框圖。 圖中，譯碼器的輸入是系統(tǒng)的高位地址圖中，譯碼器的輸入是系統(tǒng)的高位地址A9、A8，其輸出，其輸出是各片是各片RAM的片選信號(hào)。若的片選信號(hào)。若A9A8=01，則，則RAM(2)片的片的CS=0，其余各片其余各片RAM的的CS均為均為1， 故選中第二片。只有該片的信故選中第二片。只有該片的信息可以讀出，送到位線(xiàn)上，讀出的內(nèi)容則由低位地址息可以讀出，送到位線(xiàn)上，讀出的內(nèi)容則由低位地址A7A0決定。顯然

30、，四片決定。顯然，四片RAM輪流工作，任何時(shí)候，只有一片輪流工作，任何時(shí)候，只有一片RAM處于工作狀態(tài)，整個(gè)系統(tǒng)字?jǐn)?shù)擴(kuò)大了四倍，而字長(zhǎng)仍處于工作狀態(tài)，整個(gè)系統(tǒng)字?jǐn)?shù)擴(kuò)大了四倍，而字長(zhǎng)仍為八位。為八位。 ROM的字?jǐn)U展方法與上述方法相同。的字?jǐn)U展方法與上述方法相同。 A0A1 A7R/W CS2568RAMI/O0I/O7(1)A0A1 A7R/W CS2568RAMI/O0I/O7(2)A0A1 A7R/W CS2568RAMI/O0I/O7(3)A0A1 A7R/W CS2568RAMI/O0I/O7(4)A0A1A7R/WY0A8A924譯碼器Y1Y2Y3I/O0I/O7A0A17.5 用存

31、儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù) 從存儲(chǔ)器的角度看，只要將邏輯函數(shù)的真值從存儲(chǔ)器的角度看，只要將邏輯函數(shù)的真值表事先存入表事先存入ROM，便可用，便可用ROM實(shí)現(xiàn)該函數(shù)。實(shí)現(xiàn)該函數(shù)。ROM的數(shù)據(jù)表的數(shù)據(jù)表 在在ROM數(shù)據(jù)表中，如果將輸入地址數(shù)據(jù)表中，如果將輸入地址A1、A0看成看成兩個(gè)輸入邏輯變量，而將數(shù)據(jù)輸出兩個(gè)輸入邏輯變量，而將數(shù)據(jù)輸出D3、D2、D1、D0看看成一組輸出邏輯變量，則成一組輸出邏輯變量，則D3、D2、D1、D0就是就是A1、A0的一組邏輯函數(shù)，表的一組邏輯函數(shù)，表 9-1就是這一組多輸出組合邏輯就是這一組多輸出組合邏輯函數(shù)的真值表，因此該函數(shù)的真值表，因此該ROM可以實(shí)現(xiàn)表可以實(shí)現(xiàn)表 9-1 中的四個(gè)中的四個(gè)函數(shù)函數(shù)(D3、D2、D1、D0)，其表達(dá)式為：，其表達(dá)式為： 010101001011010101201013AAAAAADAAAADAAAAAA