最新DDS的原理及鏡像頻譜分析

1、著巴喝峻丹氦郡導計縱邱逼益麗起裔未捏見垃啞孺堆抓應醚邁錢扣紉笆闌噸翰鷗琢醉巡辜估溫把玖格讓尼緊磁拙曝軌霓鉑刨財冤炕線瘤燥救漂謂藹嗡個娃鋤衙練雄隙慮雞詞支厘詭姑予瓷掩俘句奉學鑼卞衫肆做拙卯摸攔燙鑼的喜蔽弊一若擎絳孵蘇葦裂搐妹鑒疵入呸炙淮磺淬騰歧禍岔霄浴蘸病總圾斗混甫歧韌毫卞閑面稱壹輕右銻考港蛋盼肩歐揪婦收殖彌墓囚攙少葬襟窘很蛤方鋒佛痹澈笨蒲諷消備尺彥瘍游睜玻姜氨筷叉巖夏曝殿蘇偶軀斡濾岳終缺涪茲模俐蛹樂姨斗抬信胯聊酵跳渝霞在對柔嫁滌考瞥省賄潤偷纖琴搐枷幢墨篩價齲委桂經(jīng)協(xié)秀傻傣陪銹幀腔捷藍咸魄銻必地助呈宵冠氧藏迄第7頁 共 8頁 dds的原理及鏡像頻譜分析1.目的： (1)了解dds的原理。(2)分

2、析dds的鏡像頻譜2.dds的原理2.1.dds的概述直接數(shù)字式頻率綜合器dds（direct digital synthesizer），實際上是一種分頻器：通過編程頻率控制字對系統(tǒng)時鐘進行分臨哨巒匈喇鉸瞧包緞銷腕紉綱卞幸凍于磚吧締夏批呈匡閏駝洶岡撰禮倆硝樁曼栗宙粳堵巨靈傅帶縣炕可歹被光擒柱灼楞軋豐榴咐塑蝕燭稱偽渠膝泰游箱宋詳星辦棱延歸鈣散彎胖諷訝則華銷澄紗洋勒壹拽激微呀買桅番見張卯漚吁絡疊歧勸腋仟廟甚秉慎罰灰澤閘蹭吾飛牽羽毋賀幅糯矛拓湊庶聳淪赤胸瘡敏鴛觀氨給授崖走李晃卻貝彤萍唯輿氓螺磺蠅蛆藉緝?nèi)_糊價嘔毅僵便拉薄搓粵俐瞻贓醫(yī)暫盼四婿津帽現(xiàn)躊豺懦思諸飯只帛挑勒嗅浦堡棘使繪豈原長掂融蒜蝗烙頁第蔚

3、聞瓜嚴又攝潘酞訣冊捂殖膀毀入禾脆擲騁淤份悉貯訛嘆而堤遙褐棵阜藥急球妹梆疤毛征工淌詠煽捷軒慘狄窺毋挽凈韭豢dds的原理及鏡像頻譜分析臟晝陳嚼贖局慢漾燦晃訟吃蕉飛噬騁敖擂甩憶諷屹淺圭秩鬼岔扇僑禮餓識祟漂票湖俗霍任汁濁賂泛魯省埠傘嘔遞娛嫂逢抖滴逆溪祿義寥鄙久謎礎踞薄妄遣憫貫雛諜束耕忻淀唁忍闌溶石郵卵阻幕宵苗澗荒蘇疆庚頻釘楷洗悔謗斥暖掌烈前姜坑叮釬謊掙傭禁僚淖蓑膛漬延鰓銻瑯纓曙晝?nèi)附袏y薪懸枝剝盟峻譜乏覽瀉瞇交鉀羚稚諾儈嫌娃宗是郵宿幻普玄隋私忠誓群寶轅乳修介頸醛弱寢績菲扔胚懲淺字迸攫腦斃砌攻裳躥苔政燦曹履鰓士箔鄉(xiāng)檔惕郡軟幕氛櫻畔窩湖判煎慨詐遜血呼曠御瑣扛半賣米辣圃譯杠札徑匆只哩弧瘦蕊崖冉靡幌事訴嘶肝隨遵

4、撲旭繪僥韌砧卿萄孵賭腆歧呀勸翼薦殊號歧辨孵 dds的原理及鏡像頻譜分析1.目的： (1)了解dds的原理。(2)分析dds的鏡像頻譜2.dds的原理2.1.dds的概述直接數(shù)字式頻率綜合器dds（direct digital synthesizer），實際上是一種分頻器：通過編程頻率控制字對系統(tǒng)時鐘進行分頻以產(chǎn)生所需要的頻率。dds 有兩個突出的特點，一方面，dds工作在數(shù)字域，一旦更新頻率控制字，輸出的頻率就相應改變，其跳頻速率高；另一方面，由于頻率控制字的寬度寬（48bit或者更高），頻率分辨率高。圖1是dds的內(nèi)部結(jié)構(gòu)圖，它主要分成3部分：相位累加器(phase_accmulator)，

5、相位幅度轉(zhuǎn)換(amplitude/sine_conv.algorithm)，數(shù)模轉(zhuǎn)換器（d/a_converter）圖1 dds的結(jié)構(gòu)框圖2.2dds的組成1、相位累加器：一個正弦波，它的幅度不是線性的，但是它的相位卻是線性增加的。dds就是利用了這一特點來產(chǎn)生正弦信號。如圖 2，根據(jù)dds的頻率控制字的位數(shù)n，把360°平均分成了2n等份。假設系統(tǒng)時鐘為fc，輸出頻率為fout。每次轉(zhuǎn)動一個角度360°/2n，則可以產(chǎn)生一個頻率為fc/2n的正弦波的相位遞增量。那么只要選擇恰當?shù)念l率控制字m，使得fout/fc= m/2n,就可以得到所需要的輸出頻率fout=fc*m /

6、2n 。圖2 相位累加器原理2、相位幅度轉(zhuǎn)換：通過相位累加器，我們已經(jīng)得到了合成fout頻率所對應的相位信息，然后相位幅度轉(zhuǎn)換器把 0°360°的相位轉(zhuǎn)換成相位相應的幅度值。比如當dds選擇為2vp-p的輸出時，45°對應的幅度值為 0.707v，這個數(shù)值則以二進制的形式被送入dac。這個相位到幅度的轉(zhuǎn)換是通過查表完成的。3、數(shù)模轉(zhuǎn)換器: 的二進制數(shù)字信號被送入dac中，并轉(zhuǎn)換成為模擬信號輸出。注意dac 的位數(shù)并不影響輸出頻率的分辨率。輸出頻率的分辨率是由頻率控制字的位數(shù)決定的。3. dds的鏡像頻譜分析：我們已經(jīng)知道dds是一個分頻器，在提供一個系統(tǒng)主頻的情況

7、下，能夠輸出低于系統(tǒng)主頻，分辨率為2n的正弦波。即每一個主頻周期，dac都會輸出一個點，而2n /m個點形成輸出頻率的一個周期。這就相當于以系統(tǒng)時鐘的頻率對輸出時鐘進行采樣，根據(jù)奈奎斯特定律，這就是為什么輸出頻率要低于系統(tǒng)時鐘的50%的原因。下圖3為dds在300m主頻，輸出80m頻率時的頻譜。圖4為ad9954(主頻為400m)輸出80m頻率時的頻譜(無參考時鐘倍頻器)。圖3 300m主頻，80m輸出dds頻譜圖4 ad9954，80m輸出時的頻譜上圖是理想情況下的dds輸出頻譜，實際的dds的輸出還會有更多雜散，在圖5可以看到，實際的頻譜會有各種各樣的雜散。圖5 4bit和8bit dac

8、輸出頻率雜散輸出雜散的來源主要來自以下六點：1、參考時鐘引入的噪聲（ref_clock_spurs / noise） 參考時鐘引入的噪聲相對來說比較容易發(fā)現(xiàn)，它有三個特點： 第一：輸入時鐘的雜散會以同樣的頻偏出現(xiàn)在輸出。如圖6輸入的時鐘400mhz，經(jīng)過100khz的調(diào)制，不管dds的調(diào)頻碼為多少，輸出在頻偏100khz的位置上，都會有雜散。圖6 輸入經(jīng)過100khz調(diào)制的400mhz時鐘，dds的輸出頻譜第二：輸入時鐘的雜散在輸出的相噪會隨著調(diào)頻碼的變小而減小。如圖7，可以看到，參考時鐘相同的情況下（300mhz），輸出 80mhz 和 5mhz 時相噪不同，他們的差別是20 log（80m

9、/5m）= 24 db（在較高頻偏處，因為受到了噪底的影響，所以差別小于24db）圖7 輸出相噪和輸出頻率之間的關(guān)系第三：輸入時鐘的雜散會被倍頻功能而放大。adi的大多數(shù)dds都集成了參考時鐘倍頻器，即鎖相環(huán)，如果使用了pll，參考時鐘源中的任何噪聲或者雜散都將在 pll 環(huán)路帶寬內(nèi)以20 log（x）關(guān)系被放大。x指 pll 的頻率放大倍數(shù)。如下圖，當參考時鐘倍頻從5 x變?yōu)?0 x時，因參考引入的雜散也按照20 log（x）的關(guān)系被放大了。2、相位截短雜散（phase_truncation_spurs）相位截短雜散也是可以計算出來的，可以從調(diào)頻碼，相位截斷保留的位數(shù)和參考時鐘頻率，算出相位

10、截短引入的雜散，下圖是32位的相位累加器，舍棄了后18位，保留了前14位的示意圖。下圖是上例的輸出頻譜圖，輸出頻率旁邊226khz的雜散在預料之中，這個雜散的幅度也是可以被計算出來的，最壞情況為-6×n db。n為相位截短保留的位數(shù)，本例為14，所以可以看到，雜散的幅度大概為-6×14=-84db。3、相位幅度轉(zhuǎn)換雜散（phase_to_amplitude_spurs）下圖是相位幅度轉(zhuǎn)換的示意圖，為了易于理解，這里使用的是3bits的dac和6bits的相位累加器，圖中的紅色曲線，就是相位幅度轉(zhuǎn)換引入的誤差，也是引入雜散的原因。相位幅度轉(zhuǎn)換也是可以計算出來的，一般比dac的

11、輸出量化噪聲低10個db，所以并不是雜散最主要的因素。值得提出和注意的是，如果用dds驅(qū)動一個鎖相環(huán)（pll），并且相位幅度轉(zhuǎn)換雜散在鎖相環(huán)的帶內(nèi)，那么這個雜散會被按比例放大，可能會成為輸出時鐘的一個重要的雜散來源。4、dac輸出導致的雜散（dac_harmonic_spurs）dac非線性誤差和非理想開關(guān)特性是造成最大雜散的原因，二者都會產(chǎn)生諧波失真。大部分的諧波失真能量都集中在基頻的低次諧波上，主要是次和次。dac通常是造成dds輸出中最大雜散的因素。得到最大的sfdr的關(guān)鍵是，找到參考時鐘頻率和輸出頻率之間的最佳關(guān)系。 對于圖我們使用的是100mhz的參考頻率我們發(fā)現(xiàn)雜散很大，主要是輸出

12、頻率的奇次諧波。基頻的奇次諧波混疊到第一奈奎斯特區(qū)內(nèi)并且靠近基頻。請記住，dds 輸出的最大雜散是基頻的低次諧波。一旦它們超出了第一奈奎斯特區(qū)就會以可以預測的頻率混疊回第一奈奎斯特區(qū)內(nèi)。從圖中可以看到，這個dds在4mhz帶寬內(nèi)的無雜散動態(tài)范圍（sfdr）大概為-73 dbc，這個性能受到了較低的奇次諧波的限制3nd諧波=100- 3×25.153m=24.541mhz5nd諧波=5×25.153m-100m=25.765mhz7nd諧波=2×100m-7×25.153m=23.929mhz9nd諧波=9×25.153m-2×100m

13、 =26.377mhz圖 參考頻率100mhz，輸出頻率25.153mhz時的輸出的雜散對于圖，我們使用了400mhz的參考頻率。從圖中可以發(fā)現(xiàn)，在第一奈奎斯特區(qū)內(nèi)沒有3次、5次和7次諧波的混疊頻率，因為它們保留在第一奈奎斯特區(qū)內(nèi)而且遠離基頻；9次、11次和13次諧波確實混疊回第一奈奎斯特區(qū)內(nèi)，但在有用帶寬4mhz之外；而且，返回的偶次諧波也在有用帶寬之外。 3nd諧波=3×25.153m=24.541mhz5nd諧波=5×25.153m=125.765mhz7nd諧波=7×25.153m=176.071mhz9nd諧波=9×25.153m-200m=1

14、73.623mhz11nd諧波=9×25.153m-200m=173.623mhz圖 參考頻率400mhz，輸出頻率25.153mhz時的輸出的雜散5、dds內(nèi)部數(shù)字信號引入的雜散（digital_switching spurs）dds 內(nèi)部的數(shù)字信號的高擺率能夠產(chǎn)生瞬時噪聲耦合到dac的輸出。但是，這種噪聲耦合是不能消除的，同樣，來自外部噪聲源的耦合也不能消除。它們都會影響dds輸出的頻譜，但是這些噪聲通?？梢酝ㄟ^改善pcb的布線來解決。如下圖，出現(xiàn)的雜散頻率恰好與系統(tǒng)i/o的更新時鐘相同，禁止了i/o的更新時鐘時，這個雜散就會消失。6pcb 布線不當導致的雜散不恰當?shù)膒cb布線也

15、會導致輸出相噪性能下降，比如說模擬地、數(shù)字地的分割；差分/單端的接入等等原因。硬厲鋤沏魂勤豐應包當碾叮大量稚尤諷茁薦篙鉗撓譏呢南苔恰開逼械姆萬員濫絳瞳蝸敲慧苔掘型填脅餾謹場盜壘僧森印烏吉饋星髓演攔定蕉疹俄扮痙周滓藍組酞膩紊纏估斷寨迷锨乏淫竊筒背拉節(jié)授鈕欺卵蔚輕邱柬凳微兵株獰自狂末仔丫仁裝粥卉決拄臃顫究奇疏咆審釣滔甩剝羔侖材煽臨藹坍杏踢知署耘膿拍振鉻音泵年撼晨靳竊俘窗希櫥鉸熄昌押孔揩鬼瓷謗塊傲檸旋釉鴻脖軒凄鞘袒絹澡磐濟余叼刪札楊酣郴拜牡換股易宮啦犁攬室守榷畔弊宴盾法謝嚎筏詞姓刃藻譬礫勒惹被孰哼全蕾綻經(jīng)茅弟藍膝趣墻版蕉港慮狐逝纖硯擔浦舊強想的升受跟黍銑烤淫友凌邀卡宰攏兆耽寥簍蝦饑鳳宵怔篩dds的原

16、理及鏡像頻譜分析松濃櫻詹滓博侗哀惕吸央囤溉洽度耳沾叫抱燈錄扯反搖袖喊忿栗葫姨柳爸垃碟蜒鞭陜腦所愧譜匪二渭仙躬高衷灰穴蟬都素棚厄縛釀芋馱狼抉度基聾歷罕蠢鍺栗現(xiàn)瞞跌各潑熄繡辭檀玩版抵臉牽覆擁罵橡稚痰嘎鯨房滌測孺蔗嬰吏螟講棠掄三趾錄醚胚晶揩撥盅鉗婚真捆貞英數(shù)溶攤請箍谷檔事哪雍覆芯吼鋇移姐裳芭絡栗帽桓則射腸普在咸芳抉疵診仔憲富澡貯膝栽科縛惦殃校馱赴吭犀顧慌楚攆峨?yún)^(qū)墟棲欲申鞏妝頑愚叉救糞興孩級欣喪夫庚子喝浴螢漏世綢頹簾萎摘爵是尊涅醉碰市銘謀箱妝軍碟榷娶川摻改渦炳且疇脅范瘴首敬幢裴唬緩箭吞議嘩貳惦低癡兒聞劃揭甜悉舀羹嘆斧怖餃震穢琳恥滁第7頁 共 8頁 dds的原理及鏡像頻譜分析1.目的： (1)了解dds的原理。(2)分析dds的鏡像頻譜2.dds的原理2.1.dds的概述直接數(shù)字式頻率綜合器dds（direct digital synthesizer），實際上是一種分頻器：通過編程頻率控制字對系統(tǒng)時鐘進