計(jì)算機(jī)組成原理復(fù)習(xí)題

1、計(jì)算機(jī)組成原理復(fù)習(xí)題一、選擇題1. 馮·諾依曼機(jī)工作方式的基本特點(diǎn)是（ B ）。A、多指令流單數(shù)據(jù)流 B、按地址訪問并順序執(zhí)行指令C、堆棧操作 D、存儲器按內(nèi)容選擇地址2. 定點(diǎn)小數(shù)反碼 x 反 =x0. x1 xn表示的數(shù)值范圍是（ C ）。A、-1+2-n x 1-2-nB、-1+2-n x 1-2-nC、-1+2-n x 1-2-nD、-1+2-n x 1-2-n3. 下列不屬于計(jì)算機(jī)系統(tǒng)軟件的是（ D ）。A、Windows XP B、DOS C、Vista D、Photoshop4. 在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過（ D ）來實(shí)現(xiàn)。A、原碼運(yùn)算的二進(jìn)制減法器 B、補(bǔ)

2、碼運(yùn)算的二進(jìn)制減法器C、原碼運(yùn)算的十進(jìn)制加法器 D、補(bǔ)碼運(yùn)算的二進(jìn)制加法器5. 兩個(gè)補(bǔ)碼數(shù)相加，在最高位相同時(shí)會有可能產(chǎn)生溢出，在最高位不同時(shí)（ C ）。A、有可能產(chǎn)生溢出 B、會產(chǎn)生溢出C、一定不會產(chǎn)生溢出 D、不一定會產(chǎn)生溢出6. 通常情況下，下列存儲器哪一個(gè)速度最快（A ）。A、Cache B、磁盤 C、主存 D、磁帶7. 半導(dǎo)體靜態(tài)存儲器 SRAM 的存儲原理是（A）。A、依靠雙穩(wěn)態(tài)電路B、依靠定時(shí)刷新C、依靠讀后再生 D、信息不再變化8. 關(guān)于原碼、反碼、補(bǔ)碼，下列正確的一項(xiàng)是（C）。A、補(bǔ)碼=反碼+1 B、反碼=除符號位以外的各位取反C、正數(shù)的原碼、反碼、補(bǔ)碼相同D、-7的補(bǔ)碼是0

3、11110019. 如果一個(gè)高速緩存系統(tǒng)中，主存的容量為12MB，cache的容量為400KB，則該存儲系統(tǒng)的總?cè)萘繛椋?B ）。A、12 MB400KB B、12MB C、400KB D、12MB-400KB10. 主存貯器和CPU之間增加Cache的目的是（A ）。A、解決CPU和主存之間的速度匹配問題B、擴(kuò)大主存貯器容量C、擴(kuò)大CPU中通用寄存器的數(shù)量D、既擴(kuò)大主存貯器容量，又?jǐn)U大CPU中通用寄存器的數(shù)量11. 哪一項(xiàng)不是計(jì)算機(jī)硬件的主要性能指標(biāo)（C ）。A、機(jī)器字長 B、運(yùn)算速度 C、存取周期 D、存儲容量12. 假設(shè)寄存器 R 中的數(shù)值為 200 ，主存地址為 200 和 300 的

4、地址單元中存放的內(nèi)容分別是 300 和 400 ，則什么方式下訪問到的操作數(shù)為 200（D）。A、直接尋址 200 B、寄存器間接尋址（R）C、存儲器間接尋址（200） D、寄存器尋址 （R）13. 某計(jì)算機(jī)字長32位，其存儲容量為256MB，若按單字編址，它的尋址范圍是（ D ）。A、064MB B、032MB C、032M D、064M14. 采用直接尋址方式，則操作數(shù)在（ A ）。A、主存中 B、寄存器中 C、直接存取存儲器中 D、光盤中15. 零地址指令的操作數(shù)一般隱含在（ C ）中。A、磁盤B、磁帶C、寄存器D、光盤 16. CRT的分辨率為1024×1024像素，像素的顏

5、色數(shù)為256，則刷新存儲器的容量為（ B ）。A、512KB B、1MB C、256KB D、2MB17. 指令寄存器的位數(shù)取決于（ B ）。A、存儲器的容量 B、指令字長 C、機(jī)器字長 D、存儲字長18. 立即尋址是指（ D ）。A、指令字中的形式地址就是操作數(shù)的真實(shí)地址B、指令字中不明顯給出操作數(shù)的地址C、指令字中的形式地址指出操作數(shù)有效地址所在的存儲單元地址D、操作數(shù)本身設(shè)置在指令字中19. 微程序控制器中，機(jī)器指令與微指令的關(guān)系是（ B ）。A、每一條機(jī)器指令由一條微指令來執(zhí)行B、每一條機(jī)器指令由一段用微指令編成的微程序來解釋執(zhí)行C、一段機(jī)器指令組成的程序可由一條微指令來執(zhí)行D、一條微

6、指令由若干條機(jī)器指令組成20. 下列哪一項(xiàng)不屬于半導(dǎo)體存儲芯片的基本結(jié)構(gòu)（ B ）。A、存儲矩陣 B、集成電路 C、譯碼驅(qū)動(dòng) D、讀/寫電路21. 從器件角度看，計(jì)算機(jī)經(jīng)歷了五代變化。但從系統(tǒng)結(jié)構(gòu)看，至今絕大多數(shù)計(jì)算機(jī)仍屬于（ B ）計(jì)算機(jī)。A、并行 B、馮·諾依曼 C、智能 D、串行22. 一個(gè)n+1位整數(shù)原碼的數(shù)值范圍是（D）。A-2n+1 x <2n-1 B-2n+1 x 2n-1C-2n+1 x 2n-1D-2n+1 x 2n-123. 下列哪一項(xiàng)不屬于系統(tǒng)軟件（D）。A、標(biāo)準(zhǔn)程序庫 B、數(shù)據(jù)管理系統(tǒng) C、操作系統(tǒng) D、事務(wù)管理程序24. 以下有關(guān)運(yùn)算器的描述

7、，（C ）是正確的。A、只做加法運(yùn)算 B、只做算術(shù)運(yùn)算C、算術(shù)運(yùn)算與邏輯運(yùn)算 D、只做邏輯運(yùn)算25. 若采用雙符號位補(bǔ)碼運(yùn)算，運(yùn)算結(jié)果的符號位為01，則（B）。A、產(chǎn)生了負(fù)溢出（下溢）B、產(chǎn)生了正溢出（上溢）C、結(jié)果正確，為正數(shù) D、結(jié)果正確，為負(fù)數(shù)26. 使用DMA技術(shù)的目的是（ C ）。A、解決CPU和主存之間的速度匹配問題B、I/O設(shè)備相互之間可實(shí)現(xiàn)并行工作C、解放CPU，提高資源利用率D、可實(shí)現(xiàn)低速I/O設(shè)備與主存直接交換信息27. 動(dòng)態(tài)存儲器的特點(diǎn)是（D ）。A、工作中存儲內(nèi)容會產(chǎn)生變化 B、工作中需要?jiǎng)討B(tài)改變訪存地址C、工作中需要?jiǎng)討B(tài)地改變供電電壓D、需要定期刷新每個(gè)存儲單元中存儲

8、的信息 28. 某計(jì)算機(jī)主存的存儲容量為256MB，則按字節(jié)尋址的范圍為（B）。A、0256MB B、0256M C、064M D、064MB29. 用2條8位的數(shù)據(jù)總線傳輸64位二進(jìn)制代碼，需要傳幾次（B）A、8次 B、4次 C、1次 D、2次30. 假設(shè)某計(jì)算機(jī)的存儲系統(tǒng)由Cache和主存組成，某程序執(zhí)行過程中訪存1000次，其中，訪問Cache缺失（未命中）50次，則Cache的命中率是（ D ）。A、5% B、9.5% C、50% D、95%31. 隱含尋址是指（ B ）。A、指令字中的形式地址就是操作數(shù)的真實(shí)地址B、指令字中不明顯給出操作數(shù)的地址C、指令字中的形式地址指出操作數(shù)有效地

9、址所在的存儲單元地址D、操作數(shù)本身設(shè)置在指令字中32. 某存儲器容量為32K×16位，則（C ）。A、地址線為16根，數(shù)據(jù)線為32根 B、地址線為32根，數(shù)據(jù)線為16根C、地址線為15根，數(shù)據(jù)線為16根 D、地址線為15根，數(shù)據(jù)線為32根33. CPU中跟蹤指令后繼地址的寄存器是（ B ）。A、地址寄存器 B、程序計(jì)數(shù)器 C、指令寄存器 D、通用寄存器34. 為了縮短指令中某個(gè)地址段的位數(shù)，有效的方法是采?。?D ）。A、立即尋址 B、變址尋址 C、間接尋址 D、寄存器尋址35. 寄存器間接尋址方式中，操作數(shù)處在（ B ）。A、通用寄存器 B、主存單元 C、程序計(jì)數(shù)器 D、

10、堆棧36. 下列哪一項(xiàng)不是計(jì)算機(jī)解題的基本步驟（ D ）。A、編寫源程序 B、翻譯成機(jī)器語言程序 C、運(yùn)行 D、建立控制信號37. 指令周期是指（C ）。A、CPU從主存取出一條指令的時(shí)間 B、CPU執(zhí)行一條指令的時(shí)間C、CPU從主存取出一條指令加上執(zhí)行一條指令的時(shí)間D、時(shí)鐘周期時(shí)間38. 下列關(guān)于重合法譯碼驅(qū)動(dòng)方式的敘述中，錯(cuò)誤的是（ A ）。A、重合法僅需要X譯碼驅(qū)動(dòng)器B、重合法每次選中的是一個(gè)存儲單元C、被選中的存儲單元由X、Y兩個(gè)方向的地址決定D、重合法適合于容量較大的存儲芯片39. 關(guān)于原碼、補(bǔ)碼、反碼，下列說法錯(cuò)誤的是（D ）。A、正數(shù)的補(bǔ)碼是正數(shù)本身 B、負(fù)數(shù)的補(bǔ)碼是原碼的除符號

11、位以外“求反加1”C、正數(shù)的反碼是正數(shù)本身D、負(fù)數(shù)的反碼是原碼的“每位求反”40. 采用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)，就要占用一個(gè)（ C ）的時(shí)間。A、指令周期 B、機(jī)器周期C、存儲周期 D、總線周期41. 電子計(jì)算機(jī)問世至今，新型機(jī)器不斷推陳出新，不管怎么更新，依然具有“存儲程序”的特點(diǎn)，最早提出這種概念的是（B ）。A、巴貝奇 B、馮諾依曼 C、帕斯卡 D、貝爾42. n+1 位的定點(diǎn)小數(shù)，其補(bǔ)碼表示的是（A ）。A、-1 x 1-2-n B、-1 x 1-2-nC、-1 x 1-2-n D、-1 x 1-2-n43. 直接尋址是指（A ）。A、指令字中的形式地址就是操作數(shù)的真實(shí)地

12、址B、指令字中不明顯給出操作數(shù)的地址C、指令字中的形式地址指出操作數(shù)有效地址所在的存儲單元地址D、操作數(shù)本身設(shè)置在指令字中44. 運(yùn)算器的核心功能部件是（ B ）。A、數(shù)據(jù)總線 B、ALU C、狀態(tài)條件寄存器 D、通用寄存器45. 若采用雙符號位，則發(fā)生正溢的特征是：雙符號位為（ B ）。A、00 B、01 C、10 D、1146. 存取周期是（ A ）。A、存儲器進(jìn)行連續(xù)兩次獨(dú)立存儲器操作所需要的最小時(shí)間間隔B、存儲器的訪問時(shí)間C、啟動(dòng)一次存儲器操作到完成該操作所需的全部時(shí)間D、存儲器接受到有效地址開始到完成存儲器操作為止的時(shí)間47. 在機(jī)器數(shù)（ B ）中，零的表示形式是唯一的。A、 原碼

13、B、補(bǔ)碼 C、移碼 D、反碼48. 按照連接部件不同，將總線分為（ A ）。A、片內(nèi)總線、系統(tǒng)總線、控制總線 B、串行總線、并行總線C、計(jì)算機(jī)總線、測控總線 D、8位、16位、32位總線 49. 某DRAM芯片存儲容量為512×8位，該芯片地址線和數(shù)據(jù)線的數(shù)目是（ D ）。A、8，512 B、512，8 C、18，8 D、19，850. 在總線判優(yōu)方式中，獨(dú)立請求方式的缺點(diǎn)是（ B ）。A、對電路故障敏感 B、控制線數(shù)多，總線控制復(fù)雜C、使用計(jì)數(shù)器 D、控制不靈活51. CPU通過指令訪問虛擬存儲器所用的程序地址叫做（ C ）。A、實(shí)存地址 B、物理地址 C、邏輯地址 D、真實(shí)地址5

14、2. 在CPU的寄存器中，（ B ）對用戶是完全透明的。A、 程序計(jì)數(shù)器 B、指令寄存器 C、狀態(tài)寄存器 D、通用寄存器53. 采用直接尋址方式，則操作數(shù)在（ A ）。A、主存中 B、寄存器中 C、直接存取存儲器中 D、光盤中54. 指令系統(tǒng)中采用不同尋址方式的目的主要是（ B ）。A、實(shí)現(xiàn)存儲程序和程序控制B、縮短指令長度，擴(kuò)大尋址空間，提高編程靈活性C、可以直接訪問外存D、提供擴(kuò)展操作碼的可能并降低指令譯碼難度55. 單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)常需采用（ C ）。A、堆棧尋址方式 B、立即尋址方式C、隱含尋址方式 D、間接尋址方式56. 某寄存

15、器中的數(shù)值為指令碼，只有CPU的（ A ）才能識別它。A、指令譯碼器 B、判斷程序 C、微指令 D、時(shí)序信號57. 異步通信中，全互鎖的方式是（ C ）。A、 主模塊發(fā)出請求信號后，不等待接到從模塊的回答信號，經(jīng)過一段時(shí)間，確定從模塊收到請求信號后，自動(dòng)撤銷請求信號B、 從模塊接到信號請求后，在條件允許時(shí)發(fā)出回答信號，并經(jīng)過一段時(shí)間確認(rèn)主模塊收到回答信號后，自動(dòng)撤銷回答信號C、 最安全的一種異步通信方式D、 主從模塊時(shí)間配合屬于強(qiáng)制性同步58. 主存-輔存層次結(jié)構(gòu)主要解決存儲系統(tǒng)的（A ）問題。A、 容量 B、速度不匹配 C、信息交換 D、位價(jià)59. 計(jì)算機(jī)的字長取決于（ B ）。A、控制器的

16、種類 B、運(yùn)算器一次運(yùn)算二進(jìn)制數(shù)的位數(shù)C、存儲器的大小 D、主機(jī)與外設(shè)一次交換信息的長度60. 微程序存放在（ D ）。A、主存儲器的ROM中 B、Cache中C、堆棧中 D、CPU中的控制存儲器中二、名詞解釋1. 總線、總線的主設(shè)備（主模塊）、總線的從設(shè)備（從模塊）總線是連接多個(gè)部件的信息傳輸線，是各部件共享的傳輸介質(zhì)?？偩€的主設(shè)備（主模塊）：指一次總線傳輸期間，擁有總線控制權(quán)的設(shè)備（模塊）；總線的從設(shè)備（從模塊）：指一次總線傳輸期間，配合主設(shè)備完成數(shù)據(jù)傳輸?shù)脑O(shè)備（模塊），它只能被動(dòng)接受主設(shè)備發(fā)來的命令；2. 主存、輔存、Cache、RAM、ROM主存：計(jì)算機(jī)中存放正在運(yùn)行的程序和數(shù)據(jù)的存儲

17、器。輔存：用來存放當(dāng)前不用的程序和數(shù)據(jù)的存儲器。Cache：高速緩沖存儲器RAM：隨機(jī)存儲器，一種可讀/寫存儲器。ROM：只讀存儲器，能對其內(nèi)容讀出，不能對其重新寫入的存儲器。3. 總線寬度、總線帶寬、存取時(shí)間、存取周期。總線寬度：通常指數(shù)據(jù)總線的根數(shù)；總線帶寬：總線的數(shù)據(jù)傳輸率，指單位時(shí)間內(nèi)總線上傳輸數(shù)據(jù)的位數(shù)；4. KB、MB、GB、TB的概念。KB：千字節(jié)；MB：兆字節(jié)；GB：吉字節(jié)；TB：太字節(jié)。5. 存儲字長、存儲容量。存儲字長：一個(gè)存儲單元所存二進(jìn)制代碼的位數(shù)。存儲容量：存儲器中可存二進(jìn)制代碼的總量。6. 機(jī)器指令、尋址方式的概念。機(jī)器指令：每一條機(jī)器語言的語句稱為機(jī)器指令。尋址方

18、式：指確定本條指令的數(shù)據(jù)地址以及下一條將要執(zhí)行的指令地址的方法。三、簡答題1. 指令和數(shù)據(jù)都用二進(jìn)制代碼存于存儲器中，計(jì)算機(jī)如何區(qū)分它們？（1）通過不同的時(shí)間段來區(qū)分指令和數(shù)據(jù)，即在取指令階段（或取指微程序）取出的為指令，在執(zhí)行指令階段（或相應(yīng)微程序）取出的即為數(shù)據(jù)。（2）通過地址來源區(qū)分，由PC提供存儲單元地址的取出的是指令，由指令地址碼部分提供存儲單元地址的取出的是操作數(shù)。2. 主存儲器的性能指標(biāo)有哪些？其中哪些是速度指標(biāo)？主存儲器的性能指標(biāo)主要是存儲容量、存取時(shí)間、存儲周期和存儲器帶寬。存取時(shí)間、存儲周期是速度指標(biāo)。3. 總線的分類方法主要有哪幾種？請分別按這幾種方法說明總線的分類。（1

19、） 按傳送方式分為：串行總線、并行總線；（2） 按傳輸數(shù)據(jù)寬度分為：8位、16位、32位等傳輸總線；（3） 按使用范圍分為：計(jì)算機(jī)總線、測控總線、網(wǎng)絡(luò)通信總線等；（4） 按連接部件分為：片內(nèi)總線、系統(tǒng)總線和通信總線。4. 比較程序中斷方式和DMA方式，在完成輸入/輸出操作時(shí)的優(yōu)缺點(diǎn)。程序中斷方式：某種程度上提高了CPU的資源利用率。但是CPU在響應(yīng)中斷請求后，必須停止現(xiàn)行程序而轉(zhuǎn)入中斷程序，并且為了完成I/O與主存交換信息，還不得不占用CPU內(nèi)部的一些寄存器，這同樣是對CPU資源的消耗。DMA方式：主存和I/O之間有一條數(shù)據(jù)通路，主存與I/O設(shè)備交換信息時(shí)，無需調(diào)用中斷服務(wù)程序。若出現(xiàn)DMA與

20、CPU同時(shí)訪問主存，CPU總是將總線占有權(quán)讓給DMA，DMA竊取一個(gè)存儲周期，這階段CPU可以繼續(xù)作內(nèi)部操作，從而進(jìn)一步提高了CPU的資源利用率。5. 存儲器的分類方法有哪些？具體是怎么進(jìn)行分類的？（1） 按存儲介質(zhì)分類：半導(dǎo)體存儲器、磁表面存儲器、磁芯存儲器、光盤存儲器；（2） 按存取方式分類：隨機(jī)存儲器、只讀存儲器、串行訪問存儲器；（3） 按計(jì)算機(jī)中的作用分類：主存、輔存、緩沖存儲器。6. 總線的結(jié)構(gòu)有幾種，不同的總線結(jié)構(gòu)對計(jì)算機(jī)的性能有什么影響？（1）總線結(jié)構(gòu)通?？梢苑譃閱慰偩€結(jié)構(gòu)和多總線結(jié)構(gòu)兩種。（2）單總線結(jié)構(gòu)簡單也便于擴(kuò)充，但所有的傳送都通過這組共享總線，因此極易形成計(jì)算機(jī)系統(tǒng)的瓶

21、頸，它允許兩個(gè)以上的部件在同一時(shí)刻向總線傳輸信息，這就必然會影響系統(tǒng)工作效率的提高，這類總線多數(shù)被小型計(jì)算機(jī)或微型計(jì)算機(jī)采用；多總線結(jié)構(gòu)解決了單總線中所有部件同時(shí)共享總線的現(xiàn)狀，有效的提高了系統(tǒng)的工作效率。7. 計(jì)算機(jī)的工作步驟有哪些？（1） 上機(jī)前的準(zhǔn)備：建立數(shù)學(xué)模型、確定計(jì)算方法、編制解題程序。（2） 上機(jī)運(yùn)行8. 中央處理器有哪些功能？它由哪些基本組件構(gòu)成？CPU的功能：指令控制、操作控制、時(shí)間控制、處理中斷、數(shù)據(jù)加工CPU的結(jié)構(gòu)：寄存器、ALU、中斷系統(tǒng)、CU9. 存儲器的層次結(jié)構(gòu)主要體現(xiàn)在什么地方，為什么要分這些層次，計(jì)算機(jī)如何管理這些層次？（1）存儲器的層次結(jié)構(gòu)主要體現(xiàn)在Cache

22、-主存和主存-輔存兩個(gè)存儲層次上。Cache-主存層次在存儲系統(tǒng)中主要對CPU訪存起加速作用，使CPU訪存速度加快，接近于Cache的速度，而尋址空間和位價(jià)卻接近于主存。主存-輔存層次在存儲系統(tǒng)中主要起擴(kuò)容作用，使用的存儲器其容量和位價(jià)接近于輔存，而速度接近于主存。（2）主存-Cache層次的信息調(diào)度功能全部由硬件自動(dòng)完成。而主存-輔存層次的調(diào)度目前廣泛采用虛擬存儲技術(shù)實(shí)現(xiàn)。10. 動(dòng)態(tài)與靜態(tài)存儲器芯片在特性和使用場合兩個(gè)方面有哪些區(qū)別？（1）動(dòng)態(tài)存儲器芯片是通過寄生電容存儲一個(gè)二進(jìn)制位的信息，為解決漏電會丟失信息的問題需要刷新操作，是破壞性讀出，需要回寫操作，使讀寫周期變長，造成運(yùn)行速度較慢

23、，但是它的集成度高，價(jià)格便宜，主要用于實(shí)現(xiàn)速度低一些、但容量要求較大的主存儲器；（2）靜態(tài)存儲器芯片不需要刷新操作，也不是破壞性讀出，不需要回寫操作，運(yùn)行速度高，但芯片的集成度低，故價(jià)格更高，主要用于實(shí)現(xiàn)要求速度更快但容量可以較小的Cache存儲器。11. 總線通信控制分為哪幾個(gè)階段？每階段完成的任務(wù)是什么？（1）申請分配階段：主模塊（主設(shè)備）發(fā)出申請，總線仲裁機(jī)構(gòu)分配下一周期的總線使用權(quán)。（2）尋址階段：取得使用權(quán)的主模塊通過總線發(fā)出本次打算訪問的從模塊地址及命令，啟動(dòng)從模塊。（3）傳數(shù)階段：主模塊和從模塊進(jìn)行數(shù)據(jù)交換，數(shù)據(jù)經(jīng)源模塊發(fā)出經(jīng)數(shù)據(jù)總線流入目的模塊。（4）結(jié)束階段：主模塊的有關(guān)信息

24、均從系統(tǒng)總線上撤離，讓出總線使用權(quán)。四、計(jì)算題1、機(jī)器字長為8位（含1位符號位在內(nèi)），分別寫出真值-87、100所對應(yīng)的原碼、補(bǔ)碼、反碼。真 值原 碼反 碼補(bǔ) 碼十進(jìn)制二進(jìn)制-87-101 01111,101 01111,010 10001,010 1001100110 01000,110 01000,110 01000,110 01002、機(jī)器字長為8位（含1位符號位在內(nèi)），若A=+15，B=+24，求A-B補(bǔ)并還原成真值。解：A = 15 = 0001111B = 24= 0011000A補(bǔ)= 0,0001111 B補(bǔ) = 0, 0011000+ B補(bǔ)= 1,1101000A補(bǔ) + B補(bǔ)= 1,1110111 = AB補(bǔ)AB原= 1,00001001 A B = 1001 = 93、已知A=0.101