上海工程技術(shù)大學(xué)微機原理與接口技術(shù)yp第2章8086系統(tǒng)結(jié)構(gòu)

1、1第第2章章 8086系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu) 2n字長字長: 指CPU能同時處理的數(shù)據(jù)位數(shù)，也稱數(shù)據(jù)寬數(shù)據(jù)寬度度。n主頻主頻：即CPU的時鐘頻率。主頻越高CPU的運算速度越快。8086是510MHz，80386/486是40100MHz，Pentium 最高達3.06GMHz(變化的)?；靖拍罨靖拍?主主 要要 內(nèi)內(nèi) 容容n 8086CPU的內(nèi)部結(jié)構(gòu)的內(nèi)部結(jié)構(gòu)n8086CPU的管腳和功能的管腳和功能n8086存儲器結(jié)構(gòu)與輸入存儲器結(jié)構(gòu)與輸入/輸出結(jié)構(gòu)輸出結(jié)構(gòu)n8086的最大的最大/最小模式系統(tǒng)最小模式系統(tǒng)n8086CPU的內(nèi)部時序的內(nèi)部時序4一、一、80868086的內(nèi)部結(jié)構(gòu)的內(nèi)部結(jié)構(gòu)1. 關(guān)于

2、關(guān)于8086 2.內(nèi)部結(jié)構(gòu)內(nèi)部結(jié)構(gòu)3. BIU的組成的組成4. BIU的功能的功能5. EU的組成的組成6. EU的作用的作用7. BIU和和EU的動作管理的動作管理一、一、80868086的內(nèi)部結(jié)構(gòu)的內(nèi)部結(jié)構(gòu) 8086是是Intel 系列的系列的16位位微處理器，時鐘頻率微處理器，時鐘頻率為為5MHz（10 MHz和和8 MHz），有），有16條數(shù)據(jù)線條數(shù)據(jù)線和和20條地址線條地址線。由于地址總線的位數(shù)決定了。由于地址總線的位數(shù)決定了CPU可可直接直接尋址尋址的內(nèi)存單元的的內(nèi)存單元的范圍范圍，因此，內(nèi)存容量為，因此，內(nèi)存容量為220個單元，即個單元，即1MB。1. 關(guān)于關(guān)于8086 210B

3、=1024B=1KB220B=210 x210=1024Bx1024B=1KBx1KB=1MB230B=1GBN地址地址 尋址尋址2NB62. 內(nèi)部編程結(jié)構(gòu)內(nèi)部編程結(jié)構(gòu) 內(nèi)部結(jié)構(gòu)內(nèi)部結(jié)構(gòu)與真正的與真正的物理結(jié)構(gòu)物理結(jié)構(gòu)有別，它是從有別，它是從程序員和使用者的角度程序員和使用者的角度“看到看到”的的CPU的內(nèi)部的內(nèi)部結(jié)構(gòu)?；蛘哒f，我們討論結(jié)構(gòu)?；蛘哒f，我們討論8086的內(nèi)部結(jié)構(gòu)是從的內(nèi)部結(jié)構(gòu)是從指令的執(zhí)行這一全過程來考慮的。指令的執(zhí)行這一全過程來考慮的。8086從功能上分為兩部分：從功能上分為兩部分： 總線接口部件總線接口部件BIU 執(zhí)行部件執(zhí)行部件EUAHALBHBLCHCLDHDLSPBPD

4、ISICSDSSSESIP內(nèi)部寄存器內(nèi)部寄存器123456EU控制電路控制電路暫存寄存器暫存寄存器總線總線控制控制電路電路標志寄存器標志寄存器20位位AB16位位DB16位位 DB8位位地址加法器地址加法器通用寄存器通用寄存器ALU指令隊列緩沖器指令隊列緩沖器8086總線總線執(zhí)行部件（執(zhí)行部件（EU）總線接口部件（總線接口部件（BIU）8086CPU的內(nèi)部結(jié)構(gòu)框圖的內(nèi)部結(jié)構(gòu)框圖指針和變址指針和變址寄存器寄存器AXBXCXDX16位位 DB數(shù)據(jù)數(shù)據(jù)寄存器寄存器8 u地址加法器地址加法器u專用寄存器組專用寄存器組u指令隊列指令隊列u總線控制電路總線控制電路 其主要功能是與外部存儲器或IO端口讀取操

5、作。3. BIU的組成的組成3. BIU的組成的組成q 6字節(jié)指令隊列緩沖器字節(jié)指令隊列緩沖器一般情況下，一般情況下，CPU執(zhí)行完一條指令就可以立即執(zhí)行下一執(zhí)行完一條指令就可以立即執(zhí)行下一條指令，稱為條指令，稱為流水線技術(shù)流水線技術(shù)。q 20位地址加法器位地址加法器完成從完成從段基地址段基地址（存放在（存放在CS、DS、ES、SS）與與16位位段段內(nèi)偏移地址內(nèi)偏移地址（由指令指定）產(chǎn)生（由指令指定）產(chǎn)生20位的物理地址。位的物理地址。q 4個段地址寄存器（個段地址寄存器（16bit）指令指針控制器指令指針控制器- IP(16bit)用于存放用于存放BIU將要取的下一條將要取的下一條指令指令的的

6、段內(nèi)偏移地址段內(nèi)偏移地址。q 總線控制電路總線控制電路用于產(chǎn)生系統(tǒng)總線操作時的相關(guān)控制信號。用于產(chǎn)生系統(tǒng)總線操作時的相關(guān)控制信號。4. BIU的功能的功能BIU具體任務(wù)具體任務(wù)為：為：負責(zé)負責(zé)從存儲器的指定單元取出指令，送至指令隊列緩從存儲器的指定單元取出指令，送至指令隊列緩沖器中排隊（或直接給沖器中排隊（或直接給EU去執(zhí)行）；去執(zhí)行）；負責(zé)負責(zé)配合配合EU從存儲器的指定單元或外設(shè)從存儲器的指定單元或外設(shè)端口端口中取出中取出指令規(guī)定的操作數(shù)傳送給指令規(guī)定的操作數(shù)傳送給EU;負責(zé)負責(zé)把把EU的操作結(jié)果傳送到指定的存儲器或外設(shè)端的操作結(jié)果傳送到指定的存儲器或外設(shè)端口中?？谥小?總之，總之，BIU的

7、功能的功能是負責(zé)完成是負責(zé)完成CPU與存儲器或與存儲器或I/O端口之間的端口之間的數(shù)據(jù)傳輸數(shù)據(jù)傳輸。11 u通用寄存器組u算術(shù)邏輯運算單元(ALU)uEU控制器u標志寄存器FR其主要功能是執(zhí)行指令。5. EU的組成的組成5. EU的組成的組成q 4個通用數(shù)據(jù)寄存器（個通用數(shù)據(jù)寄存器（16或或8bit） 累加器：累加器：AX（16bit），），AL （8bit）q 4個指令和變址寄存器（個指令和變址寄存器（BP、SP、SI、DI，16bit）q ALU （16bit 運算器）運算器）用于用于8位或位或16位位算術(shù)和邏輯運算算術(shù)和邏輯運算，完成大部分指令的執(zhí)行。，完成大部分指令的執(zhí)行。q EU控制

8、電路控制電路從從BIU的指令隊列中取出指令的指令隊列中取出指令操作碼操作碼，通過譯碼電路分析，通過譯碼電路分析，發(fā)出相應(yīng)的控制命令，控制發(fā)出相應(yīng)的控制命令，控制ALU數(shù)據(jù)的流向。數(shù)據(jù)的流向。q 標志寄存器標志寄存器6個個狀態(tài)標志狀態(tài)標志反映指令運行后的狀態(tài)；反映指令運行后的狀態(tài)；3個個控制標志控制標志可由編程可由編程人員通過專門指令設(shè)置。人員通過專門指令設(shè)置。13OFDFIFTFSFCFPFZFAF15 14 13 12 11 10 9 8 7 6 5 4 3 D2 D 1 D0Overflow FlagSign Flag符號標志Zero FlagAuxiliary Carry FlagPar

9、ity FlagCarry FlagTrap Flag跟跟 蹤蹤Interrupt FlagDirection Flag6個狀態(tài)標志：個狀態(tài)標志： CF-使最高位產(chǎn)生進使最高位產(chǎn)生進/借位時，為借位時，為1 PF-運行結(jié)果的低運行結(jié)果的低8位中含位中含1的個數(shù)為偶數(shù)時，為的個數(shù)為偶數(shù)時，為1 AF-低低4位（位（D3）向向高高4位（位（D4）位有）位有進進/借位借位時，為時，為1 ZF-當(dāng)前的運算結(jié)果為當(dāng)前的運算結(jié)果為0時，為時，為1 SF-與運算結(jié)果的最高位相同，表運算結(jié)果的正負與運算結(jié)果的最高位相同，表運算結(jié)果的正負 OF-運算過程中產(chǎn)生溢出時，為運算過程中產(chǎn)生溢出時，為1 字節(jié)運算字節(jié)運

10、算結(jié)果結(jié)果超出超出范圍：范圍：-128 +127 字運算字運算結(jié)果結(jié)果超出超出范圍：范圍：- 32768 +32767 15 產(chǎn)生溢出：產(chǎn)生溢出： 當(dāng)判斷出當(dāng)判斷出次高次高位位往往最高位最高位有有進位，而最高位又進位，而最高位又沒沒有往前進時，產(chǎn)生溢出。有往前進時，產(chǎn)生溢出。 當(dāng)判斷出當(dāng)判斷出次高次高位位往往最高位最高位無無進位，而最高位往進位，而最高位往前卻前卻有有進時，產(chǎn)生溢出。進時，產(chǎn)生溢出。僅對帶符號數(shù)有效僅對帶符號數(shù)有效160 1 0 1 0 1 0 0 0 0 1 1 1 0 0 10 1 0 0 0 1 0 1 0 1 1 0 1 0 1 01100011111100000CF

11、= 0PF = 1AF = 1ZF = 0SF = 1OF = 1+例（書例例（書例22）：）：17例21： 0010 0011 0100 0101 + 0011 0010 0001 1001 0101 0101 0101 1110 CF = 0PF = 0AF = 0ZF = 0SF = 0OF = 0183個控制標志：個控制標志：DF - 串操作串操作過程中地址自動遞減，為過程中地址自動遞減，為1IF - 允許允許CPU響應(yīng)外部可屏蔽響應(yīng)外部可屏蔽中斷中斷，為，為1TF - CPU處于處于單步單步工作方式，為工作方式，為1 每一控制標志針對某一特定的功能，控制標每一控制標志針對某一特定的功

12、能，控制標志一旦設(shè)置后，便對后面的操作產(chǎn)生控制作用。志一旦設(shè)置后，便對后面的操作產(chǎn)生控制作用。19 從指令隊列中取出指令；從指令隊列中取出指令； 對指令進行譯碼，發(fā)出相應(yīng)的傳送數(shù)對指令進行譯碼，發(fā)出相應(yīng)的傳送數(shù)據(jù)或運算的控制信號；據(jù)或運算的控制信號； 接收由接收由BIU傳送來的數(shù)據(jù)或把數(shù)據(jù)傳送傳送來的數(shù)據(jù)或把數(shù)據(jù)傳送到到BIU； 進行算術(shù)或邏輯運算。進行算術(shù)或邏輯運算。6. EU的作用的作用總之，總之，EU的功能的功能就是負責(zé)指令的執(zhí)行。就是負責(zé)指令的執(zhí)行。207. BIU和和EU的動作管理的動作管理 每當(dāng)指令隊列中由每當(dāng)指令隊列中由2個空字節(jié)個空字節(jié)時，時，BIU自動把指令自動把指令取到指令

13、隊列中；取到指令隊列中； 當(dāng)指令隊列已滿，且當(dāng)指令隊列已滿，且EU對對BIU沒有總線訪問請求沒有總線訪問請求時，時，BIU進入進入空閑狀態(tài)空閑狀態(tài)； 當(dāng)在當(dāng)在EU執(zhí)行指令的過程中必須訪問存儲器或輸入執(zhí)行指令的過程中必須訪問存儲器或輸入輸出設(shè)備時，則輸出設(shè)備時，則EU會請求會請求BIU進入進入總線周期總線周期，以完，以完成所需的訪問內(nèi)存或輸入成所需的訪問內(nèi)存或輸入/輸出端口的操作。輸出端口的操作。當(dāng)執(zhí)行轉(zhuǎn)移、調(diào)用、返回指令時，指令隊列中的當(dāng)執(zhí)行轉(zhuǎn)移、調(diào)用、返回指令時，指令隊列中的原有內(nèi)容會被自動清除，原有內(nèi)容會被自動清除，BIU會接著往指令隊列會接著往指令隊列中裝入另一程序段中的指令。中裝入另一

14、程序段中的指令。21EUBIU指令隊列6字節(jié)指令隊列緩沖器字節(jié)指令隊列緩沖器228086CPU與一般CPU區(qū)別n一般CPU工作方式n8086CPU工作方式取指執(zhí)指取指執(zhí)指取指執(zhí)指取指執(zhí)指取指執(zhí)指取指執(zhí)指取指23思考：8086CPU的寄存器結(jié)構(gòu)24u 通用寄存器通用寄存器u 段寄存器段寄存器 u 標志寄存器標志寄存器FR u 指令指針寄存器指令指針寄存器IP 8086CPU的寄存器結(jié)構(gòu)25n段寄存器（段寄存器（4個個, 1616位位）nCS(Code Segment)-代碼段寄存器代碼段寄存器nDS(Data Segment)-數(shù)據(jù)段寄存器數(shù)據(jù)段寄存器nES(Extra Segment)-附加段

15、寄存器附加段寄存器nSS(Stack Segment)-堆棧段寄存器堆棧段寄存器n指令指針寄存器指令指針寄存器(16(16位位) )nIP(Instruction Pointer)n2020位的地址加法器位的地址加法器重點掌握的內(nèi)容 AHALBHBLCHCLDHDLSPBPDISI通用寄存器通用寄存器指針和變址指針和變址寄存器寄存器AXBXCXDX數(shù)據(jù)數(shù)據(jù)寄存器寄存器26u1、 通用寄存器通用寄存器指令執(zhí)行部件（EU）設(shè)有8個通用寄器 AX BX CX DX SP BP SI DIBH BLCH CLDH DLAH ALAXBXCXDXSIDIBPSP27u通用寄存器通用寄存器AX（Accum

16、ulator Register） 累加器一般用來存放參加運算的數(shù)據(jù)和結(jié)果，在累加器一般用來存放參加運算的數(shù)據(jù)和結(jié)果，在乘、除法運算、乘、除法運算、I/O操作、操作、BCD數(shù)運算中有不可數(shù)運算中有不可替代的作用。替代的作用。BX（Base Register） 基址寄存器除可作數(shù)據(jù)寄存器外，還可放內(nèi)存的基址寄存器除可作數(shù)據(jù)寄存器外，還可放內(nèi)存的邏輯偏移地址，而邏輯偏移地址，而AX，CX，DX則不能。則不能。28CX（Counter） 將它稱作計數(shù)寄存器，是因為它既可作數(shù)將它稱作計數(shù)寄存器，是因為它既可作數(shù)據(jù)寄存器，又可在串指令和移位指令中作計據(jù)寄存器，又可在串指令和移位指令中作計數(shù)用。數(shù)用。DX（

17、Data Register） DX除可作通用數(shù)據(jù)寄存器外，還在乘、除除可作通用數(shù)據(jù)寄存器外，還在乘、除法運算、帶符號數(shù)的擴展指令中有特殊用途。法運算、帶符號數(shù)的擴展指令中有特殊用途。 29SI（Source Index） 源變址寄存器多用于存放內(nèi)存的邏輯偏移源變址寄存器多用于存放內(nèi)存的邏輯偏移地址，隱含的邏輯段地址在地址，隱含的邏輯段地址在DS寄存器中，寄存器中，也可放數(shù)據(jù)。也可放數(shù)據(jù)。DI（Destination Index） 目標變址寄存器多用于存放內(nèi)存的邏輯偏目標變址寄存器多用于存放內(nèi)存的邏輯偏移地址，隱含的邏輯段地址在移地址，隱含的邏輯段地址在DS寄存器中寄存器中也可放數(shù)據(jù)。也可放數(shù)據(jù)

18、。30BP（Base Pointer） 基址指針用于存放內(nèi)存的邏輯偏移地址，基址指針用于存放內(nèi)存的邏輯偏移地址，隱含的邏輯段地址在隱含的邏輯段地址在SS寄存器中。寄存器中。SP（Stack Pointer ） 堆棧指針用于存放棧頂?shù)倪壿嬈频刂?，堆棧指針用于存放棧頂?shù)倪壿嬈频刂?，隱含的邏輯段地址在隱含的邏輯段地址在SS寄存器中。寄存器中。31u寄存器的特殊用途和隱含性質(zhì)寄存器的特殊用途和隱含性質(zhì)在指令中沒有明顯的標出，而這些寄存器參在指令中沒有明顯的標出，而這些寄存器參加操作，稱之為加操作，稱之為“隱含尋址隱含尋址”。 在某類指令中，某些通用寄存器有指定的特殊在某類指令中，某些通用寄存器有指

19、定的特殊用法，編程時需遵循這些規(guī)定，將某些特殊數(shù)用法，編程時需遵循這些規(guī)定，將某些特殊數(shù)據(jù)放在特定的寄存器中，這樣才能正確的執(zhí)行據(jù)放在特定的寄存器中，這樣才能正確的執(zhí)行這些指令。這些指令。u能有效地縮短指令代碼的長度。能有效地縮短指令代碼的長度。32寄寄存存器器名名 特特殊殊用用途途 隱隱含含性性質(zhì)質(zhì) 在在輸輸入入輸輸出出指指令令中中作作數(shù)數(shù)據(jù)據(jù)寄寄存存器器用用 不不能能隱隱含含 AX, AL 在在乘乘法法指指令令中中存存放放被被乘乘數(shù)數(shù)或或乘乘積積，在在除除法法指指令令中中存存放放被被除除數(shù)數(shù)或或商商 隱隱 含含 AH 在在LAHF指指令令中中，作作目目標標寄寄存存器器用用 隱隱 含含 在在

20、十十進進制制運運算算指指令令中中作作累累加加器器用用 隱隱 含含 AL 在在XLAT指指令令中中作作累累加加器器用用 隱隱 含含 在在間間接接尋尋址址中中作作基基址址寄寄存存器器用用 不不能能隱隱含含 BX 在在XLAT指指令令中中作作基基址址寄寄存存器器用用 隱隱 含含 CX 在在串串操操作作指指令令和和LOOP指指令令中中作作計計數(shù)數(shù)器器用用 隱隱 含含 CL 在在移移位位/循循環(huán)環(huán)移移位位指指令令中中作作移移位位次次數(shù)數(shù)計計數(shù)數(shù)器器用用 不不能能隱隱含含 在在字字乘乘法法/除除法法指指令令中中存存放放乘乘積積高高位位或或被被除除數(shù)數(shù)高高位位或或余余數(shù)數(shù) 隱隱 含含 DX 在在間間接接尋尋

21、址址的的輸輸入入輸輸出出指指令令中中作作地地址址寄寄存存器器用用 不不能能隱隱含含 在在字字符符串串運運算算指指令令中中作作源源變變址址寄寄存存器器用用 隱隱 含含 SI 在在間間接接尋尋址址中中作作變變址址寄寄存存器器用用 不不能能隱隱含含 在在字字符符串串運運算算指指令令中中作作目目標標變變址址寄寄存存器器用用 隱隱 含含 DI 在在間間接接尋尋址址中中作作變變址址寄寄存存器器用用 不不能能隱隱含含 BP 在在間間接接尋尋址址中中作作基基址址指指針針用用 不不能能隱隱含含 SP 在在堆堆棧棧操操作作中中作作堆堆棧棧指指針針用用 隱隱 含含 332、段寄存器、段寄存器 總線接口部件總線接口部

22、件BIU設(shè)有設(shè)有4個個16位段寄存器位段寄存器 CS（Code Segment），代碼段寄存器中存放），代碼段寄存器中存放程序代碼段起始地址的高程序代碼段起始地址的高16位。位。DS（Data Segment），數(shù)據(jù)段寄存器中存放），數(shù)據(jù)段寄存器中存放數(shù)據(jù)段起始地址的高數(shù)據(jù)段起始地址的高16位。位。SS（Stack Segment），堆棧段寄存器中存），堆棧段寄存器中存放堆棧段起始地址的高放堆棧段起始地址的高16位。位。ES（Extended Segment），擴展段寄存器中），擴展段寄存器中存放擴展數(shù)據(jù)段起始地址的高存放擴展數(shù)據(jù)段起始地址的高16位。位。34CPU內(nèi)部14個16位寄存器小結(jié)小

23、結(jié)35二、二、80868086CPUCPU的管腳及功能的管腳及功能1. 8086CPU工作模式的概念工作模式的概念2. 學(xué)習(xí)學(xué)習(xí)8086CPU管腳時應(yīng)注意的問題管腳時應(yīng)注意的問題3. 8086CPU管腳功能簡要說明管腳功能簡要說明36最小模式最小模式 系統(tǒng)中只有系統(tǒng)中只有8086一個微處理器一個微處理器,系系統(tǒng)中所有的統(tǒng)中所有的總線控制信號總線控制信號都直接由都直接由8086產(chǎn)生，產(chǎn)生，因此系統(tǒng)中的因此系統(tǒng)中的總線控制邏輯電路總線控制邏輯電路被減到最小。被減到最小。 (MN/MX=1)最大模式最大模式 系統(tǒng)中總是包含兩個或多個微處理系統(tǒng)中總是包含兩個或多個微處理器，其中一個器，其中一個主處理器

24、主處理器就是就是8086，其它處理器，其它處理器為為協(xié)處理器協(xié)處理器（如，用于數(shù)值運算的（如，用于數(shù)值運算的8087，用于用于輸入輸入/輸出大量數(shù)據(jù)的輸出大量數(shù)據(jù)的8089） (MN/MX=0) 。1. 8086CPU工作模式的概念工作模式的概念37管腳管腳名稱及其功能名稱及其功能-用英文單詞用英文單詞/縮寫表示，名稱基本縮寫表示，名稱基本反映該信號的作用及含義。反映該信號的作用及含義。 信號流向信號流向-輸入輸入、輸出、雙向。、輸出、雙向。有效電平有效電平-管腳管腳起作用時的邏輯電平（正、負邏輯）。起作用時的邏輯電平（正、負邏輯）。三態(tài)能力三態(tài)能力-是指是指管腳管腳除了能正常輸出或輸入高、低

25、電平除了能正常輸出或輸入高、低電平外，還能輸出外，還能輸出高阻狀態(tài)高阻狀態(tài)。當(dāng)輸出高阻狀態(tài)時，表示芯片。當(dāng)輸出高阻狀態(tài)時，表示芯片實際上已經(jīng)放棄了對該實際上已經(jīng)放棄了對該管腳管腳的控制，使之的控制，使之“懸空懸空”，所，所連接的設(shè)備可以接管對它的控制。連接的設(shè)備可以接管對它的控制。管腳管腳分時復(fù)用分時復(fù)用-稱總線為稱總線為多多路路總線總線/復(fù)用總線復(fù)用總線。 2. 學(xué)習(xí)學(xué)習(xí)8086CPU管腳時應(yīng)注意的問題管腳時應(yīng)注意的問題40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 8086CPUGNDAD14AD13AD12AD11A

26、D10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDRESETREADYTESTINTA (QS1)ALE (QS0)DEN (S0 )DT/ R (S1 )M/ IO (S2)WR (LOCK)HLDA (RQ/GT1)HOLD (RQ/GT0)RDMN/ MXBHE/ S7A19/ S6A18/ S5A17/ S4A16/ S3VCC(+5V)AD158086的管腳圖的管腳圖123456789101112131415161718192039 Vcc、GND-電源和地電源和地-單一的單一的+5v電源電源(40管管腳腳Vcc)；地線（地線（1和和20管腳

27、管腳GND）應(yīng)接地。應(yīng)接地。3. 8086CPU管腳功能簡要說明管腳功能簡要說明 AD15AD0-地址地址(T1)/ 數(shù)據(jù)復(fù)用數(shù)據(jù)復(fù)用- 雙向、三態(tài)雙向、三態(tài) 在在CPU響應(yīng)中斷響應(yīng)中斷以及以及系統(tǒng)總線系統(tǒng)總線“保持響應(yīng)保持響應(yīng)”時，時，被浮置為高阻狀態(tài)。被浮置為高阻狀態(tài)。40 A19/S6A16/S3 -地址地址(T1)/狀態(tài)狀態(tài)(T2、T3、Tw、T4)復(fù)復(fù)用用-輸出、三態(tài)。輸出、三態(tài)。S6指示指示8086當(dāng)前是否與總線相連。當(dāng)前是否與總線相連。 S6 =0表示當(dāng)表示當(dāng)前與總線相連。前與總線相連。S5表明表明中斷允許標志中斷允許標志當(dāng)前的設(shè)置。當(dāng)前的設(shè)置。 S5 =0表示表示CPU關(guān)閉中斷

28、；關(guān)閉中斷； S5 =1表示中斷是開放的，允許一切表示中斷是開放的，允許一切可屏蔽中斷的中斷請求?？善帘沃袛嗟闹袛嗾埱蟆?1S4、S3合起來指出當(dāng)前正在使用的段寄存器，合起來指出當(dāng)前正在使用的段寄存器，具體規(guī)定為：具體規(guī)定為： S4S3含含 義義00當(dāng)前正使用當(dāng)前正使用ES01當(dāng)前正使用當(dāng)前正使用SS10當(dāng)前正使用當(dāng)前正使用CS或未或未使用任何段寄存器使用任何段寄存器11當(dāng)前正使用當(dāng)前正使用DS42 BHE (T1 ) / S7 (T2、T3、Tw、T4) -高八位數(shù)高八位數(shù)據(jù)總線允許據(jù)總線允許/狀態(tài)復(fù)用狀態(tài)復(fù)用 - 輸出。輸出。 S7用來輸出狀態(tài)信息，在當(dāng)前用來輸出狀態(tài)信息，在當(dāng)前8086芯

29、片設(shè)計芯片設(shè)計中未被定義，暫作備用。中未被定義，暫作備用。BHE為低電平時表示高八位數(shù)據(jù)線上的數(shù)據(jù)為低電平時表示高八位數(shù)據(jù)線上的數(shù)據(jù)有效。有效。讀寫和響應(yīng)中斷時的區(qū)分？讀寫和響應(yīng)中斷時的區(qū)分？43BHEAD0總線使用情況總線使用情況所用的數(shù)據(jù)總線所用的數(shù)據(jù)總線0016位數(shù)據(jù)總線上進行位數(shù)據(jù)總線上進行字字傳送傳送AD15AD001高高8位數(shù)據(jù)總線上進行字節(jié)傳送位數(shù)據(jù)總線上進行字節(jié)傳送AD15AD810低低8位數(shù)據(jù)總線上進行字節(jié)傳送位數(shù)據(jù)總線上進行字節(jié)傳送AD7AD011無效無效BHE和和A0編碼的含義編碼的含義BHE和和A0合起來表示當(dāng)前總線的使用：合起來表示當(dāng)前總線的使用：44 RD (T2、

30、T3、Tw) -讀信號讀信號-三態(tài)輸出，低三態(tài)輸出，低電平有效電平有效。指出要發(fā)命令，將要執(zhí)行一個對內(nèi)存或端口的指出要發(fā)命令，將要執(zhí)行一個對內(nèi)存或端口的讀操作。讀操作。 WR-寫信號寫信號-三態(tài)輸出，低電平有效三態(tài)輸出，低電平有效。指出要發(fā)命令，將要執(zhí)行一個對內(nèi)存或端口的指出要發(fā)命令，將要執(zhí)行一個對內(nèi)存或端口的寫操作。寫操作。45 M/IO-存儲器存儲器/輸入輸出控制信號輸入輸出控制信號-三態(tài)輸三態(tài)輸出。出。M/IO為為1時，表示時，表示CPU當(dāng)前正在訪問存儲器；當(dāng)前正在訪問存儲器；M/IO為為0時，表示時，表示CPU當(dāng)前正在訪問當(dāng)前正在訪問I/O端口。端口。 一般地，在前一個總線周期的一般地

31、，在前一個總線周期的T4 狀態(tài)它就成狀態(tài)它就成為有效電平，然后開始一個新的總線周期，在此為有效電平，然后開始一個新的總線周期，在此周期中一直保持有效電平，直到本周期的周期中一直保持有效電平，直到本周期的T4 狀態(tài)狀態(tài)為止。為止。在在DMA方式時，被浮置為高阻狀態(tài)。方式時，被浮置為高阻狀態(tài)。46 READY-準備好信號準備好信號-輸入，高電平有輸入，高電平有效。若效。若CPU在在T3狀態(tài)檢測到它為低電平，則在狀態(tài)檢測到它為低電平，則在T3狀態(tài)之后插入等待狀態(tài)狀態(tài)之后插入等待狀態(tài)Tw ；當(dāng)；當(dāng)READY=1, 則進則進入入T4狀態(tài)，結(jié)束數(shù)據(jù)傳輸過程，從而結(jié)束該總線狀態(tài)，結(jié)束數(shù)據(jù)傳輸過程，從而結(jié)束該

32、總線周期。周期。47INTR-可屏蔽中斷請求可屏蔽中斷請求-輸入、電平觸發(fā)，輸入、電平觸發(fā)，高電平有效。高電平有效。CPU在執(zhí)行每條指令的最后一個時鐘周期在執(zhí)行每條指令的最后一個時鐘周期T4對對INTR管腳進行采樣。管腳進行采樣。若若IF=1、INTR=1, 則則CPU就在結(jié)束當(dāng)前指令后，就在結(jié)束當(dāng)前指令后，執(zhí)行相應(yīng)中斷服務(wù)程序執(zhí)行相應(yīng)中斷服務(wù)程序48 INTA-中斷響應(yīng)信號中斷響應(yīng)信號-輸出、低電平輸出、低電平有效。有效。表示表示CPU響應(yīng)了外設(shè)發(fā)來的響應(yīng)了外設(shè)發(fā)來的INTR信號。該信信號。該信號實際上是位于兩個連續(xù)總線周期中的兩個號實際上是位于兩個連續(xù)總線周期中的兩個負脈沖。負脈沖。第一個

33、負脈沖用于通知外設(shè)的接口，它發(fā)出第一個負脈沖用于通知外設(shè)的接口，它發(fā)出的中斷請求已得到允許；的中斷請求已得到允許；外設(shè)接口收到第二個負脈沖后，往數(shù)據(jù)總線外設(shè)接口收到第二個負脈沖后，往數(shù)據(jù)總線上放中斷類型碼上放中斷類型碼/號。號。49NMI-非屏蔽中斷信號非屏蔽中斷信號-輸入、輸入、上升沿觸發(fā)上升沿觸發(fā)。一旦該信號有效，一旦該信號有效，CPU在現(xiàn)行指令結(jié)束后，執(zhí)行在現(xiàn)行指令結(jié)束后，執(zhí)行對應(yīng)于對應(yīng)于中斷類型號為中斷類型號為2的非屏蔽中斷處理程序，的非屏蔽中斷處理程序，不受不受IF影響，不能用軟件屏蔽影響，不能用軟件屏蔽。50 TEST-測試信號測試信號-輸入，低電平有效。輸入，低電平有效。該信號是

34、與該信號是與WAIT指令結(jié)合起來使用的。當(dāng)指令結(jié)合起來使用的。當(dāng)CPU執(zhí)行執(zhí)行WAIT指令時，每隔指令時，每隔5個時鐘周期對它進行一個時鐘周期對它進行一次測試，若測試到它無效，次測試，若測試到它無效，CPU繼續(xù)處于等待狀繼續(xù)處于等待狀態(tài)，直到檢測到它為低電平時，等待狀態(tài)結(jié)束，態(tài)，直到檢測到它為低電平時，等待狀態(tài)結(jié)束，CPU繼續(xù)往下執(zhí)行被暫停的指令。繼續(xù)往下執(zhí)行被暫停的指令。51 RESET-復(fù)位信號復(fù)位信號-輸入，高電平有效，要輸入，高電平有效，要求至少求至少4個時鐘周期的高電平。個時鐘周期的高電平。CPU接到該信號接到該信號后，停止操作并將標志寄存器后，停止操作并將標志寄存器 、IP、DS、

35、SS、ES清零及指令隊列清空，將清零及指令隊列清空，將CS設(shè)為設(shè)為FFFFH；當(dāng)當(dāng)RESET變?yōu)榈碗娖綍r，變?yōu)榈碗娖綍r，CPU從從FFFF0H開始開始執(zhí)行程序執(zhí)行程序。52 ALE(T1 ) -地址鎖存允許信號地址鎖存允許信號-輸出、高輸出、高電平有效。電平有效。在在T1狀態(tài)，該引腿輸出有效電平，以表示當(dāng)前在狀態(tài)，該引腿輸出有效電平，以表示當(dāng)前在在數(shù)據(jù)在數(shù)據(jù)/地址復(fù)用總線上的輸出的是地址信息，它地址復(fù)用總線上的輸出的是地址信息，它用作地址鎖存器用作地址鎖存器8282的片選信號的片選信號STB，對地址進對地址進行鎖存。行鎖存。53 DT/R-數(shù)據(jù)收發(fā)信號數(shù)據(jù)收發(fā)信號-三態(tài)輸出。三態(tài)輸出。用來控制

36、用來控制8286芯片的數(shù)據(jù)傳送方向。芯片的數(shù)據(jù)傳送方向。DT/R為為1時，進行數(shù)據(jù)發(fā)送，即進行寫操時，進行數(shù)據(jù)發(fā)送，即進行寫操作；作；DT/R為為0時，進行數(shù)據(jù)接收，即進行讀操時，進行數(shù)據(jù)接收，即進行讀操作。作。54 DEN -數(shù)據(jù)允許信號數(shù)據(jù)允許信號-三態(tài)輸出、低電三態(tài)輸出、低電平有效。平有效。表示表示CPU當(dāng)前準備發(fā)送或接收一個數(shù)據(jù)，用作當(dāng)前準備發(fā)送或接收一個數(shù)據(jù)，用作數(shù)據(jù)總線收發(fā)器數(shù)據(jù)總線收發(fā)器8286的輸出允許信號的輸出允許信號OE。它在每個存儲器和它在每個存儲器和I/O訪問周期及中斷響應(yīng)周訪問周期及中斷響應(yīng)周期為有效電平。期為有效電平。它在它在DMA方式時，被浮置為高阻狀態(tài)。方式時，

37、被浮置為高阻狀態(tài)。55 HOLD-總線保持請求信號總線保持請求信號-輸入、高輸入、高電平有效。電平有效。當(dāng)系統(tǒng)中當(dāng)系統(tǒng)中CPU之外的另一個主模塊要求占用之外的另一個主模塊要求占用總線時，通過它向總線時，通過它向CPU發(fā)出高電平請求信號。發(fā)出高電平請求信號。 HLDA-總線保持響應(yīng)信號總線保持響應(yīng)信號-輸出、高輸出、高電平有效。電平有效。它有效時，表示它有效時，表示CPU對其它主模塊的總線請求對其它主模塊的總線請求作出響應(yīng)，與此同時，所有地址作出響應(yīng)，與此同時，所有地址/數(shù)據(jù)總線和數(shù)據(jù)總線和控制狀態(tài)線呈現(xiàn)高阻狀態(tài)，從而讓出系統(tǒng)總線?？刂茽顟B(tài)線呈現(xiàn)高阻狀態(tài)，從而讓出系統(tǒng)總線。56 MN/MX-工作

38、模式選擇信號工作模式選擇信號-輸入。輸入。 MN/MX =1，表示，表示CPU工作在最小模式下；工作在最小模式下； MN/MX =0，表示，表示CPU工作在最大模式下。工作在最大模式下。 CLK-主時鐘信號主時鐘信號-輸入。輸入。它為它為CPU和總線控制邏輯電路提供定時手段。和總線控制邏輯電路提供定時手段。57三、三、80868086存儲器結(jié)構(gòu)與輸入存儲器結(jié)構(gòu)與輸入/ /輸出結(jié)構(gòu)輸出結(jié)構(gòu)n存儲器結(jié)構(gòu)存儲器結(jié)構(gòu)n存儲器的組成存儲器的組成n存儲器的分段存儲器的分段n存儲器的存儲器的邏輯地址與物理地址邏輯地址與物理地址n堆棧段的使用堆棧段的使用n輸入輸入/輸出結(jié)構(gòu)輸出結(jié)構(gòu)58（1）存儲器的組成存儲器

39、的組成n存儲器結(jié)構(gòu)存儲器結(jié)構(gòu)采用分體結(jié)構(gòu)采用分體結(jié)構(gòu)2個個512KB的存儲體的存儲體偶地址存儲體偶地址存儲體奇地址存儲體奇地址存儲體512K8512K8兩存儲體采用字節(jié)交叉編址兩存儲體采用字節(jié)交叉編址59存儲體交叉編址方式存儲體交叉編址方式奇數(shù)地址奇數(shù)地址 D15D8偶數(shù)地址偶數(shù)地址 D7D0512KB=29X210=219地址：地址：A19A1表2.660D7D0奇奇地址存儲器地址存儲器SELA18A0D7D0偶偶地址存儲器地址存儲器SELA18A0數(shù)據(jù)總線數(shù)據(jù)總線 D7 D0數(shù)據(jù)總線數(shù)據(jù)總線 D15 D8BHE地地 址址 總總 線線A19A1A0存儲體與總線的連接存儲體與總線的連接D7D0

40、SEL片選片選61BHE和和A0組合及對應(yīng)的控制組合及對應(yīng)的控制BHE和和A0配合可以訪問存儲器的控制作用配合可以訪問存儲器的控制作用BHEA0對應(yīng)的存取操作對應(yīng)的存取操作所用的數(shù)所用的數(shù)據(jù)總線據(jù)總線00從偶地址開始讀從偶地址開始讀/寫一個寫一個字字AD15AD001從奇地址讀從奇地址讀/寫一個寫一個字節(jié)字節(jié)AD15AD810從偶地址讀從偶地址讀/寫一個寫一個字節(jié)字節(jié)AD7AD00110從奇地址讀從奇地址讀/寫一個寫一個字字（分兩次寫）（分兩次寫）62 在在8086系統(tǒng)中的兩個約定：系統(tǒng)中的兩個約定：約定一約定一 CPU用數(shù)據(jù)總線傳輸用數(shù)據(jù)總線傳輸16位數(shù)據(jù)時，總是位數(shù)據(jù)時，總是把數(shù)據(jù)傳到以把

41、數(shù)據(jù)傳到以偶地址偶地址開頭的兩個相鄰單元或兩開頭的兩個相鄰單元或兩個相鄰端口中；或者從這樣兩個單元或兩個端個相鄰端口中；或者從這樣兩個單元或兩個端口取數(shù)?？谌?shù)。約定二約定二 數(shù)據(jù)作為數(shù)據(jù)作為“字字”在內(nèi)存或端口存放時，在內(nèi)存或端口存放時，低位字節(jié)放在地址較低的單元或端口，高位字低位字節(jié)放在地址較低的單元或端口，高位字節(jié)放在地址相鄰的較高的單元或端口。節(jié)放在地址相鄰的較高的單元或端口。 63 也就是說，當(dāng)也就是說，當(dāng)CPU往內(nèi)存或端口傳輸數(shù)據(jù)時，往內(nèi)存或端口傳輸數(shù)據(jù)時， 低低8位數(shù)據(jù)傳輸?shù)捷^低的偶地址單元；位數(shù)據(jù)傳輸?shù)捷^低的偶地址單元； 高高8位數(shù)據(jù)傳輸?shù)捷^高的奇地址單元。位數(shù)據(jù)傳輸?shù)捷^高的奇

42、地址單元。 由此可見，偶地址的端口和內(nèi)存單元由此可見，偶地址的端口和內(nèi)存單元 總是和總是和數(shù)據(jù)總線的低數(shù)據(jù)總線的低8位相聯(lián)系；而奇地址的端口和內(nèi)位相聯(lián)系；而奇地址的端口和內(nèi)存單元存單元 總是和數(shù)據(jù)總線的高總是和數(shù)據(jù)總線的高8位相聯(lián)系。位相聯(lián)系。64數(shù)數(shù) 據(jù)據(jù)Y數(shù)數(shù) 據(jù)據(jù)X偶偶10050H數(shù)數(shù) 據(jù)據(jù)Y偶偶奇奇數(shù)數(shù) 據(jù)據(jù)X偶偶奇奇低地址圖2.58086CPU X Y（a）從偶地址開始讀一個字從偶地址開始讀一個字奇奇10051H高地址（b）從奇地址開始讀一個字節(jié)從奇地址開始讀一個字節(jié)8086CPU8086CPU X數(shù)數(shù) 據(jù)據(jù)Y（C）從偶地址開始讀一個字節(jié)從偶地址開始讀一個字節(jié)數(shù)數(shù) 據(jù)據(jù)X Y數(shù)數(shù) 據(jù)

43、據(jù)X偶偶奇奇數(shù)數(shù) 據(jù)據(jù)奇奇數(shù)數(shù) 據(jù)據(jù)Y X Y數(shù)數(shù) 據(jù)據(jù)8086CPU（d）從奇地址開始讀一個字從奇地址開始讀一個字65 8086CPU有有20條地址線，每個存儲單元對應(yīng)的條地址線，每個存儲單元對應(yīng)的地址是地址是20位的，可位的，可尋址尋址1MB；而而CPU內(nèi)寄存器的內(nèi)寄存器的位數(shù)是位數(shù)是16位的，能尋址的內(nèi)存空間只能是位的，能尋址的內(nèi)存空間只能是64KB。 為能對為能對1MB的存儲器進行尋址，的存儲器進行尋址，8086系統(tǒng)采用系統(tǒng)采用地址分段的方法，即每個邏輯段地址分段的方法，即每個邏輯段最多最多可為可為64KB，段內(nèi)仍然采用段內(nèi)仍然采用16位尋址。位尋址。段基址段基址存放在四個段寄存放在四

44、個段寄存器中。存器中。 每個段不一定都是每個段不一定都是64K（可以小于它）。段與可以小于它）。段與段之間可以是連續(xù)的，也可以是分開的或重疊的。段之間可以是連續(xù)的，也可以是分開的或重疊的。(2)存儲器的存儲器的分分段段66附加段附加段段首地址的段首地址的最低最低4位總為位總為0段寄存器放相應(yīng)的段寄存器放相應(yīng)的段首地址段首地址高高16位位, 即段基址即段基址段寄存器：段寄存器：CS、DS、 SS、ES10000H250A0H7FFAOH8CFA0H1000HCS250AHDS7FFAHSS8CFAHES67邏輯地址：邏輯地址：由段基址和偏移地址兩部分組成，由段基址和偏移地址兩部分組成，都是無符號

45、的都是無符號的16進制數(shù)，寫作：進制數(shù)，寫作：-段基址段基址:偏移地址偏移地址，程序設(shè)計程序設(shè)計時采用邏輯地址。時采用邏輯地址。 段基址段基址由段寄存器給出；由段寄存器給出；偏移地址偏移地址一般由一般由IP、DI、SI、 BX 、BP、SP等等16位寄存器給位寄存器給出。出。(3)存儲器的存儲器的邏輯地址與物理地址邏輯地址與物理地址A000H:0800H邏輯地址表示法邏輯地址表示法68 物理地址：物理地址：指指CPU和存儲器進行數(shù)據(jù)交換和存儲器進行數(shù)據(jù)交換時實際使用的地址，即時實際使用的地址，即絕對地址絕對地址（00000HFFFFFH）,一個存儲單元對應(yīng)一一個存儲單元對應(yīng)一個個20位地址。位

46、地址。 當(dāng)當(dāng)CPU尋址某個存儲單元時，形成尋址某個存儲單元時，形成20位物位物理地址的計算方法，為：理地址的計算方法，為： 物理地址物理地址段基址段基址X16偏移地址偏移地址 左移左移4位位 段基址段基址10H +偏移地址（偏移地址（EA）69段寄存器值段寄存器值偏偏 移移 量量物物 理理 地址地址16位位4位位16位位20位位+ 存儲器物理地址的計算方法示意圖存儲器物理地址的計算方法示意圖70物理地址物理地址019偏移地址偏移地址015段基址段基址3 2 1 0015 存儲器物理地址的計算方法示意圖存儲器物理地址的計算方法示意圖71IPCSSI、DI 或或 BXDS 或或 ESSP 或或 B

47、PSS代碼段代碼段數(shù)數(shù) 據(jù)據(jù) 段段堆棧段堆棧段CS、DS、SS和其他寄存器組合和其他寄存器組合指向存儲單元的示意圖指向存儲單元的示意圖(CS)=3000(EA )=1070H310703000H:1070H72(4) 堆棧段的使用堆棧段的使用堆棧：堆棧：是在存儲器中開辟的一個區(qū)域，用來存放是在存儲器中開辟的一個區(qū)域，用來存放暫暫時保存時保存的數(shù)據(jù)。的數(shù)據(jù)。方式：方式：“先進后出先進后出”；“后進先出后進先出”.12000HSP堆棧指針堆棧指針11FFFH11FFEH10000HSS堆棧寄存器堆棧寄存器堆棧段堆棧段首地址首地址64KB分布分布地址增地址增加方向加方向73n輸入輸入/輸出結(jié)構(gòu)輸出結(jié)

48、構(gòu)I/O端口單獨編址端口單獨編址，其地址空間獨立于存儲器；，其地址空間獨立于存儲器；I/O端口與存儲器端口與存儲器統(tǒng)一編址統(tǒng)一編址，與存儲器共享一，與存儲器共享一個地址空間；用對存儲器的訪問指令來實現(xiàn)對個地址空間；用對存儲器的訪問指令來實現(xiàn)對端口的讀寫。端口的讀寫。 優(yōu)點優(yōu)點是不需要專門的是不需要專門的I/O指令，尋址手段豐富指令，尋址手段豐富靈活。靈活。缺點缺點是是I/O端口占一部分地址空間，程序端口占一部分地址空間，程序不易閱讀。不易閱讀。在不同的微機系統(tǒng)中，在不同的微機系統(tǒng)中，I/O接口的編址接口的編址有兩種形式：有兩種形式：I/O組織組織74 每個每個I/O接口芯片內(nèi)都有一個或幾個接口

49、芯片內(nèi)都有一個或幾個端口端口，一個端口往往對應(yīng)著芯片內(nèi)部的一個寄存器一個端口往往對應(yīng)著芯片內(nèi)部的一個寄存器或一組寄存器?；蛞唤M寄存器。微機系統(tǒng)為每一端口分配一個地址微機系統(tǒng)為每一端口分配一個地址-端口號。端口號。 8086允許有允許有65535個個8位的位的I/O端口，兩個相端口，兩個相鄰的鄰的8位端口可組成一個位端口可組成一個16位端口。位端口。 獨立編址的操作過程為：獨立編址的操作過程為：CPU執(zhí)行執(zhí)行IN或或OUT指令時，從硬件產(chǎn)生有效的讀指令時，從硬件產(chǎn)生有效的讀/寫控制信號，同寫控制信號，同時使時使M/IO為低電平，通過為低電平，通過外部邏輯電路外部邏輯電路的組合，的組合，產(chǎn)生對產(chǎn)生

50、對I/O端口的讀或?qū)懶盘?。端口的讀或?qū)懶盘枴?5思考題ncpu內(nèi)存空間分配如何？內(nèi)存空間分配如何？ 76IN AL, 21H返回772. 最小工作模式系統(tǒng)最小工作模式系統(tǒng)系統(tǒng)配置：系統(tǒng)配置：是指要想構(gòu)成一個工作在某一模式下是指要想構(gòu)成一個工作在某一模式下的系統(tǒng)，除的系統(tǒng)，除8086CPU外所需配置的其它一些外所需配置的其它一些芯片芯片和和這些芯片與這些芯片與CPU間的主要間的主要連接連接關(guān)系。關(guān)系。四、四、80868086的最大的最大/ /最小模式系統(tǒng)最小模式系統(tǒng)1.系統(tǒng)配置系統(tǒng)配置78最小模式最小模式典型典型配置在硬件連接上的特點：配置在硬件連接上的特點：n 含三片含三片地址鎖存器地址鎖存器

51、8282/8283n 含兩片含兩片總線雙向數(shù)據(jù)緩沖器（總線雙向數(shù)據(jù)緩沖器（總線收發(fā)總線收發(fā) 器器）8286/8287n 含一片含一片時鐘發(fā)生器時鐘發(fā)生器8284An MN/MX端接高電平（端接高電平（+5v） 8284ARESETREADYMN / MXALEBHEA1A16AD15AD0DENDT / RM / IOWRRDHOLDHLDAINTRINTA8086STB8282(三片）三片）地址鎖存器地址鎖存器數(shù)據(jù)收發(fā)器數(shù)據(jù)收發(fā)器8286OET控制總線控制總線數(shù)據(jù)總線數(shù)據(jù)總線地址總線地址總線CLK+5VREADYRESETBHE8086CPU最小模式下系統(tǒng)配置最小模式下系統(tǒng)配置x1x2RDY

52、RES(兩片）兩片）（可選）（可選）80ALEAD0AD1AD2AD3AD6AD7AD5AD4AD8AD9AD15A16A17A18A19BHEDI0DI1DI2DI3DI4DI5DI6DI7OEDO0DO1DO2DO3DO4DO5DO6DO7數(shù)據(jù)數(shù)據(jù)STBDI0DI1DI7DO0DO1DO7STBOE8282STBOE8282數(shù)據(jù)數(shù)據(jù)80868282鎖存器和鎖存器和8086的連接的連接 OE為低電平時，為低電平時，DOi有效，否則變?yōu)楦咦杩?。有效，否則變?yōu)楦咦杩埂?28281數(shù)據(jù)數(shù)據(jù)總線總線 只有當(dāng)只有當(dāng)OE為低電平時，才允許數(shù)據(jù)通過為低電平時，才允許數(shù)據(jù)通過8286。AD0AD1AD2AD

53、3AD6AD7AD5AD4A0A1A2A3A6A7A5A4OEB0B1B2B3B6B7B5B4T8286DENDT / RA0A1A2A3A6A5A4A7808682868286總線收發(fā)器和總線收發(fā)器和80868086的連接的連接82提供頻率恒定的提供頻率恒定的時鐘信號時鐘信號提供與提供與CLK同步的同步的READY和和RESET信號信號8284A的兩個功能：的兩個功能：8284A的兩個振蕩源：的兩個振蕩源：脈沖發(fā)生器脈沖發(fā)生器晶體振蕩器晶體振蕩器83510510510510X1X2EFIF/C8284AREADYRESETRDYRESCLKCLKRESETREADY8086 8284A與與8

54、086的連接的連接控制總線控制總線843. 最大模式系統(tǒng)最大模式系統(tǒng) 最大模式下還需配置外加電路（總線最大模式下還需配置外加電路（總線控制器控制器8288）來對）來對CPU輸出的狀態(tài)信號輸出的狀態(tài)信號(S2、S1、S0) 進行變換和組合，以得到對存儲器進行變換和組合，以得到對存儲器和和I/O端口的讀端口的讀/寫信號，以及對寫信號，以及對8282及及8286的控制信號等。的控制信號等。858288通過譯碼器輸出五組控制信號通過譯碼器輸出五組控制信號v送給送給8282的地址鎖存信號的地址鎖存信號ALEv送給送給8286的控制信號的控制信號DEN和和DT/R，分別控制分別控制8286 的開啟和數(shù)據(jù)傳

55、輸方向的開啟和數(shù)據(jù)傳輸方向v決定決定8288本身工作方式的信號本身工作方式的信號IOBv中斷響應(yīng)信號中斷響應(yīng)信號INTAv讀讀/寫控制信號寫控制信號MRDC、MWTC、IORC、IOWCRESETREADYMN / MXBHEA19A16AD15AD0INTR8086CLKREADYRESET8284ACLKOE8282鎖存器鎖存器（3個）個）STB8286收發(fā)器收發(fā)器（2個）個）OETRQ/GT1RQ/GT0S0S1S2地址總線地址總線8288總線控制器總線控制器8259A及有關(guān)電路及有關(guān)電路BHEINTA中斷請求中斷請求控制總線控制總線數(shù)據(jù)總線數(shù)據(jù)總線 8086在最大模式下的典型配置圖在最

56、大模式下的典型配置圖DT/ RDENALE871. QS1、QS0（Instruction Queue Status)指令隊列狀態(tài)信號輸出指令隊列狀態(tài)信號輸出n向外提供前一個狀態(tài)時指令隊列的狀態(tài)，便于外部對8086/8088內(nèi)部指令隊列的動作跟蹤n最大系統(tǒng)模式中，總線控制器8288就是利用這些狀態(tài)信號來產(chǎn)生對存儲器和I/O接口的控制信號，表2.82.S2、S1、S0(Bus cycle status)總線總線周期狀態(tài)周期狀態(tài)883. LOCK總線封鎖信號輸出總線封鎖信號輸出n由指令前綴LOCK產(chǎn)生，LOCK后指令執(zhí)行完畢，自動撤銷n8086/8088的INTA的兩個中斷響應(yīng)脈沖之間，LOCK信

57、號有效nLOCK信號有效期間，其他總線部件不能占用總線nDMA期間，高阻態(tài)894. RQ/GT1、RQ/GT0：總線請求信號輸：總線請求信號輸入入/總線請求允許信號輸出總線請求允許信號輸出n可提供CPU以外的兩個處理器使用n雙向nRQ/GT0比RQ/GT1優(yōu)先級高5.總線控制器總線控制器8288的輸出信號的輸出信號nALE、DEN、DT/R、INTA90五、五、 8086CPU的內(nèi)部時序的內(nèi)部時序 1.8086 CPU總線周期的概念總線周期的概念2.最小模式下的最小模式下的8086CPU的讀寫總線保的讀寫總線保持總線周期持總線周期91 為使取指令和傳送數(shù)據(jù)協(xié)調(diào)工作，為使取指令和傳送數(shù)據(jù)協(xié)調(diào)工作，8086的操作的操作在時鐘（在時鐘（CLK）的統(tǒng)一控制下進行，其操作是周的統(tǒng)一控制下進行，其操作是周期性的期性的。指令周期：指令周期：執(zhí)行一條指令所需的時間。一個指令執(zhí)行一條指令所需的時間。一個指令周期由若干個總線周期組成。周期由若干個總線周期組成?？偩€周期：總線周期：CPU通過總線與存儲器或外設(shè)進行一通過總線與存儲器或外設(shè)進行一次數(shù)據(jù)傳輸所需的時間。次數(shù)據(jù)傳輸所需的時間。 一個總線周期由一個總線周期由若干若干個時鐘周期組成。一個最個時鐘周期組成。一個最