數(shù)字電路邏輯設(shè)計(jì) 第3章 集成邏輯門

1、第3章 集成邏輯門主要內(nèi)容（1）晶體管開關(guān)特性及TTL邏輯門的基本工作原理。 （2）CMOS邏輯門的基本工作原理。 （3）各類門電路的外部電氣特性：電壓傳輸特性、輸入輸出特性、抗干擾特性、電源特性等。 （4）門電路的標(biāo)準(zhǔn)推拉輸出、開路輸出、三態(tài)輸出的特點(diǎn)及用途。 （5）各類門電路性能比較。重點(diǎn)（1）晶體管開關(guān)特性。（2）門電路的外部電氣特性。（3）門電路開路輸出、三態(tài)輸出的特點(diǎn)和應(yīng)用。 2第3章 集成邏輯門用來實(shí)現(xiàn)基本邏輯關(guān)系的電子電路通稱為邏輯門電路。常用的邏輯門電路在邏輯功能上有與門、或門、與非門、或非門、與或非門、異或門等。在邏輯門電路中，利用晶體二極管、三極管及MOS管的導(dǎo)通和截止、電

2、平的高和低分別表示二值邏輯中的1和0。3.1 晶體管的開關(guān)特性3.1.1 3.1.1 晶體二極管開關(guān)特性晶體二極管是由PN結(jié)構(gòu)成，具有單向?qū)щ姷奶匦?。在開關(guān)電路近似的分析中，晶體二極管可以當(dāng)作一個理想開關(guān)來分析。何謂理想開關(guān)？（1）開關(guān)S斷開時，通過開關(guān)的電流i=0，這時開關(guān)兩端點(diǎn)間呈現(xiàn)的電阻為無窮大。 （2） 開關(guān)S閉合時，開關(guān)兩端電壓v=0，這時開關(guān)兩端點(diǎn)間呈現(xiàn)的電阻為零。（3） 開關(guān)S的接通或斷開動作瞬間完成。（4） 上述開關(guān)特性不受其它因素（如溫度等）的影響。3.1.1 晶體二極管開關(guān)特性通常把電壓Vth稱為二極管的正向開啟電壓或門限電壓，也稱閾值電壓。一般硅管的門限電壓Vth 為0.

3、6 0.7V；鍺管的門限電壓Vth為0.2 0.3V。通常硅二極管取0.7V，鍺二極管取0.3V。3.1.1晶體二極管開關(guān)特性在數(shù)字電路中，二極管可構(gòu)成與門和或門。構(gòu)成與門構(gòu)成與門構(gòu)成或門構(gòu)成或門3.1.1 晶體二極管開關(guān)特性二極管開關(guān)應(yīng)用電路（1）限幅電路波形限幅電路又稱為限幅器，其功波形限幅電路又稱為限幅器，其功能是將輸入波形的一部分傳送到輸能是將輸入波形的一部分傳送到輸出端，而將其余部分抑制掉?？梢猿龆?，而將其余部分抑制掉?？梢詫γ}沖波形進(jìn)行變換或整形。對脈沖波形進(jìn)行變換或整形。 假設(shè)二極管為理想開關(guān)。假設(shè)二極管為理想開關(guān)。當(dāng)當(dāng)vI VREF1時，二極管導(dǎo)通，時，二極管導(dǎo)通，vOvI；當(dāng)

4、當(dāng)vI rD（rD為二為二極管導(dǎo)通電阻），時間常數(shù)極管導(dǎo)通電阻），時間常數(shù)1= rDC T2（輸入脈沖休止期）。輸入脈沖休止期）。 由輸出由輸出vO的波形可見，它與輸入的波形可見，它與輸入vI的的波形相似，但波形相似，但vO的頂部被鉗定在的頂部被鉗定在0V。 3.1.2 3.1.2 晶體三極管開關(guān)特性 在一般模擬電子線路中，晶體三極管常常當(dāng)作線性放大元件或非線性元件來使用。而在脈沖與數(shù)字電路中，在大信號作用下，晶體管交替工作于截止區(qū)與飽和區(qū)，作為開關(guān)元件來使用。當(dāng)輸入電壓vI小于晶體管閥值電壓Vth時，工作于截止區(qū)。晶體管T相當(dāng)于開關(guān)斷開。當(dāng)輸入電壓vI大于閥值電壓Vth而小于某一數(shù)值（約為1

5、V）時，晶體管工作于放大區(qū)。vO隨v I的增加而下降，二者基本上呈線性關(guān)系。當(dāng)輸入電壓vI大于某一數(shù)值時，晶體管工作于飽和區(qū)。晶體管C、E之間相當(dāng)于開關(guān)閉合。三極管穩(wěn)態(tài)開關(guān)特性三極管穩(wěn)態(tài)開關(guān)特性3.1.2 晶體三極管開關(guān)特性 利用晶體三極管作開關(guān)，最常用、最基本的電路就是反相器電路。右圖為晶體三極管反相器右圖為晶體三極管反相器基本電路?；鶚O電阻基本電路?；鶚O電阻R 1、R 2及外加偏壓及外加偏壓VBB構(gòu)成偏構(gòu)成偏置電路，與輸入電壓置電路，與輸入電壓vI共共同決定晶體三極管的工作同決定晶體三極管的工作狀態(tài)。當(dāng)狀態(tài)。當(dāng)vI= VL時，三極時，三極管截止，管截止，vO= VH= VCC；當(dāng)當(dāng)vI=

6、VH時，三極管飽和時，三極管飽和，vO= VL= VCE (sat) 。輸出。輸出電壓電壓vO與輸入電壓與輸入電壓vI反相反相，故稱為反相器。，故稱為反相器。3.2 TTL集成邏輯門早期的雙極型集成邏輯門采用的是二極管三極管電路（DTL）形式。由于其速度較低， 以后發(fā)展成晶體管晶體管電路（TTL）形式。目前國產(chǎn)的TTL集成電路有CT 54/74系列（標(biāo)準(zhǔn)通用系列，國內(nèi)沿用的是T 1000系列，與國際上SN 54/74系列相當(dāng)）；CT 54H/74H系列（高速系列，國內(nèi)沿用的是T 2000系列，與國際上SN 54H/74H 系列相當(dāng)）；CT 54S/74S系列（肖特基系列，國內(nèi)沿用的是T 300

7、0系列，與國際上SN 54S/74S系列相當(dāng)）；CT 54LS/74LS系列 （低功耗肖特基系列，國內(nèi)沿用的是T 4000系列，與國際上SN 54LS/74LS系列相當(dāng)）。3.2.1 晶體管晶體管邏輯門電路（TTL） DTL與非門與非門1. 輸入級輸入級由多發(fā)射極晶體管由多發(fā)射極晶體管T1和電阻和電阻R1構(gòu)成，實(shí)現(xiàn)與邏輯；構(gòu)成，實(shí)現(xiàn)與邏輯；2. 中間級中間級由由T2和電阻和電阻R2、R3組成，從組成，從T2的集電極和發(fā)射極同時輸出的集電極和發(fā)射極同時輸出兩個相位相反的信號，作為兩個相位相反的信號，作為T3和和T4輸出級的驅(qū)動信號；輸出級的驅(qū)動信號；3. 輸出級輸出級由由T3、D4、T4和和R4

8、構(gòu)成，實(shí)現(xiàn)非邏輯。構(gòu)成，實(shí)現(xiàn)非邏輯。 3.2.2 TTL與非門的主要外部特性為了更好地合理地使用集成電路，必須了解其外部特性。TTL與非門主要外部特性有電壓傳輸特性、輸入特性、輸出特性和傳輸延時特性等。1. 電壓傳輸特性TTL與非門電壓傳輸特性是指輸出電壓VO隨輸入電壓VI的變化曲線。截止區(qū)線性區(qū)轉(zhuǎn)折區(qū)飽和區(qū)關(guān)態(tài)關(guān)態(tài)開態(tài)開態(tài)1. 電壓傳輸特性（1） 輸出邏輯高電平和輸出邏輯低電平在電壓傳輸特性曲線截止區(qū)的輸出電壓為輸出邏輯高電平VOH，飽和區(qū)的輸出電壓為輸出邏輯低電平VOL。通常規(guī)定TTL與非門輸出高電平VOH=3V和輸出低電平VOL=0.35V為額定邏輯高、低電平。 （2） 開門電平Von和

9、關(guān)門電平Voff及閾值電壓Vth在保證輸出為額定高電平（3V）的90%（2.7V）的條件下，允許的輸入低電平的最大值，稱為關(guān)門電平Voff；在保證輸出為額定低電平（0.35V）的條件下，允許的輸入高電平的最小值，稱為開門電平Von。一般Voff0.8V，Von1.8V。在轉(zhuǎn)折區(qū)內(nèi)，TTL與非門狀態(tài)發(fā)生急劇的變化，通常將轉(zhuǎn)折區(qū)的中點(diǎn)對應(yīng)的輸入電壓稱為TTL門的閾值電壓Vth。一般Vth1.4V。（3） 抗干擾能力在受到噪聲干擾時，電路能允許的噪聲干擾以不破壞其開關(guān)狀態(tài)為原則。 2. TTL與非門輸入特性TTL與非門的輸入特性是指輸入電壓和輸入電流之間的關(guān)系曲線。在保證TTL與非門工作于關(guān)態(tài)時，R

10、 i3.2 k。3. TTL與非門輸出特性TTL與非門的輸出特性反映了輸出電壓vO和輸出電流iO的關(guān)系。（1）與非門處于）與非門處于開態(tài)開態(tài)時，負(fù)載電流為灌電流。輸出低電平隨灌電流增時，負(fù)載電流為灌電流。輸出低電平隨灌電流增加而略有增大，如圖（加而略有增大，如圖（a）中）中0A段所示。輸出電阻約在段所示。輸出電阻約在10 20。（2）與非門處于）與非門處于關(guān)態(tài)關(guān)態(tài)時，負(fù)載電流為拉電流。輸出電阻為時，負(fù)載電流為拉電流。輸出電阻為100左右左右。當(dāng)拉電流增加時，輸出高電平將減小。當(dāng)拉電流增加時，輸出高電平將減小。4. 平均延遲時間晶體管作為開關(guān)應(yīng)用時，存在著延遲時間td、存儲時間ts、上升時間tr

11、、下降時間t f。在集成門電路中由于晶體管開關(guān)時間的影響，使得輸出和輸入之間存在延遲。即存在導(dǎo)通延遲時間tPHL和截止延遲時間tPLH 。)(21PLHPHLpdttt平均延遲時間大小反映了TTL門的開關(guān)特性，主要說明TTL門的工作速度。3.2.3 TTL OC門、三態(tài)輸出門等1.集電極開路的TTL與非門（OC門）兩個邏輯門輸出端相連，可以實(shí)現(xiàn)兩輸出相與的功能，稱為線與。為了使TTL門能夠?qū)崿F(xiàn)線與，把輸出級改為集電極開路的結(jié)構(gòu)，簡稱OC門。集電極開路門常用于驅(qū)動高電壓、大電流的負(fù)載。3.2.3 TTL OC門、三態(tài)輸出門等2.三態(tài)輸出門三態(tài)輸出門（簡稱三態(tài)門）是在普通門電路基礎(chǔ)上，增加控制端和

12、控制電路構(gòu)成。0,1,ENENAB高阻1,0,ENENAB高阻利用三態(tài)門可以實(shí)現(xiàn)總線結(jié)構(gòu)。如右上圖，只要控制各個門的EN端，輪流定時地使各個EN端為1，并且在任何時刻只有一個EN端為1。這樣就可以把各個門的輸出信號輪流傳輸?shù)娇偩€上。利用三態(tài)門還可以實(shí)現(xiàn)數(shù)據(jù)的雙向傳輸。如右下圖，當(dāng)三態(tài)使能端EN=1時，D0經(jīng)門G1反相送到數(shù)據(jù)總線，門G2呈高阻態(tài)；當(dāng)三態(tài)使能端EN=0時，數(shù)據(jù)總線中的DI由門G2反相后輸出，而門G1呈高阻態(tài)。 4. 三態(tài)輸出門3.2.4 其它系列TTL門電路前面分析的是CT 54/74系列的典型與非門電路，為了提高工作速度，降低功耗，在CT 54/74系列后又相繼研制生產(chǎn)了CT

13、54H/74H系列、CT 54S/74S系列、CT 54LS/74LS系列。例如：7400、74LS00、74H00、74S00TTL系列器件主要性能比較系列器件主要性能比較 3.5 CMOS電路CMOS集成電路是以增強(qiáng)型P溝通MOS管和增強(qiáng)型N溝道MOS管串聯(lián)互補(bǔ)（反相器）和并聯(lián)互補(bǔ)（傳輸門）為基本單元的組件，因此稱為互補(bǔ)型MOS器件。243.5.1 CMOS反相器工作原理CMOS反相器由一個P溝通增強(qiáng)型MOS管和一個N溝道增強(qiáng)型MOS管串聯(lián)組成。通常以P溝道管作為負(fù)載管，N溝道MOS管作為輸入管。當(dāng)輸入當(dāng)輸入VI為低電平，如為低電平，如VI =0V時，輸入管時，輸入管N管管截止，截止， 負(fù)載管負(fù)載管P管導(dǎo)通，輸出電平為高電平。管導(dǎo)通，輸出電平為高電平。當(dāng)輸入當(dāng)輸入VI為高電平，如為高電平，如VI =VDD時，輸入管時，輸入管N管管導(dǎo)通，導(dǎo)通， 負(fù)載管負(fù)載管P管截止，輸出電平為低電平。管截止，輸出電平為低電平。1. CMOS反相器的主要特性（1） 靜態(tài)功耗極低。 CMOS反相器在低頻工作時，功耗是極小的，低功耗是CMOS的最大優(yōu)點(diǎn)。（2） 抗干擾能力較強(qiáng)。 低電平噪聲容限和高電平噪聲容限近似相等。而且隨電源電壓升高，抗干擾能力增加。（3） 電源利用率高。 由于其閾值電壓隨VDD變化而變化，所以允許VDD可以在一個較寬的范圍內(nèi)變化。一般VDD允許范圍為+3V +18V。（4） 輸