《數(shù)字電子技術基礎》復習指導

1、第一章 數(shù)制與碼制第二章 邏輯代數(shù)基礎一、本章知識點1 數(shù)制及不同數(shù)制間的轉換 熟練掌握各種不同數(shù)制之間的互相轉換。2 碼制 定義、碼的表示方法BCD碼的定義，常用BCD碼特點及表示十進制數(shù)的方法。3 原碼、反碼、補碼的表示方法正數(shù)及負數(shù)的原碼、反碼、補碼。4 邏輯代數(shù)的基本公式和常用公式掌握邏輯代數(shù)的基本公式和常用公式。5 邏輯代數(shù)的三個基本定理定義，應用6邏輯函數(shù)的表示方法及相互轉換7邏輯函數(shù)最小項之和的標準形式8邏輯函數(shù)的化簡公式法化簡邏輯函數(shù)卡諾圖法化簡邏輯函數(shù)的基本原理及化簡方法二、例題（一）概念題1數(shù)字信號是指在 和數(shù)量上都是離散的信號。2BCD碼是指用 二進制數(shù)碼表示一位十進制數(shù)

2、。3一個三位十進制數(shù)的余3 BCD碼是1001 0011 1010，則與它相應的8421BCD碼是 。4邏輯函數(shù)表達的邏輯符號為 。5如果兩個表達式相等，那么它們的對偶式也 。6常用的邏輯函數(shù)的表示方法有 及函數(shù)式、邏輯圖、卡諾圖等。7最簡與或表達式的條件，不僅要求其中的乘積項最少，而且要求 。8利用卡諾圖化簡邏輯函數(shù)的基本原理就是 。9邏輯代數(shù)中邏輯變量的取值只有0和1兩種可能，它們不再表示數(shù)量的大小，只代表二種不同的 。（二）數(shù)制轉換1. (46.125)10= ( )2 =( )8=( )162. (13.A)16=( )2=( )10 3. (10011.1)2=( )8=( )10（

3、三）寫出下列數(shù)的八位二進制數(shù)的原碼、反碼、補碼原碼，就是用最高位表示數(shù)符(0表示正數(shù)、1表示負數(shù))。正數(shù)，原碼=反碼=補碼；負數(shù)，反碼：除符號位以外，對原碼逐位取反；補碼：反碼+11.（-35）10= ( )原碼= ( )反碼=( )補碼2. (+35)10 = ( )原碼= ( )反碼=( )補碼 3. (-110101)2 = ( )原碼= ( )反碼=( )補碼 4. (+110101)2 = ( )原碼= ( )反碼= ( )補碼 5. (-17)8=( )原碼= ( )反碼=( )補碼（四）將下列三位BCD碼轉換為十進制數(shù)根據(jù)BCD碼的編碼規(guī)則，四位一組展成對應的十進制數(shù)。1. (1

4、0110010110)余3碼 = （ ）10 2. (10110010110)8421碼= （ ）10（五）分別求下列函數(shù)的對偶式Y和反函數(shù)1. 2. （六） 求下列函數(shù)的與非-與非式。1. （七）將下列函數(shù)展成最小項之和的標準形式1. Y= 2. （八） 用公式法化簡下列函數(shù)1. 2. （九）用卡諾圖化簡下列邏輯函數(shù)1. 2. 3. 第三章 門電路一、本章重點1各類門電路的符號及功能；2TTL電路的外特性及其應用3CMOS電路的外特性及其應用二、本章知識點 (一) 基本概念1、熟記各種功能門電路的邏輯符號。2、熟記TTL、CMOS門的主要電氣參數(shù)（高低電平的典型值、轉折電壓值）。3、正確理解

5、噪聲容限的概念。4、正確理解哪些TTL門電路可以將輸出端并聯(lián)使用。5、正確理解門電路多余輸入端的處理方法（應該接什么邏輯電平）。6、熟練掌握TTL門電路輸入端的負載特性，開門電阻值、關門電阻值，會判斷輸入端在接不同負載電阻時所對應的相應邏輯值。7、熟練掌握TTL門電路的輸入端電壓電流關系特性（在輸入高、低電平時相應的電流方向及大?。?、熟練掌握TTL門電路的輸出端電壓電流關系特性（在輸出高、低電平時相應的電流方向及大?。?。9、會判斷負邏輯的門電路轉換成正邏輯時門電路新的邏輯功能。10、會比較TTL電路系列產品（74、74H、74S、74LS）的性能（工作速度、功耗）。11、熟記集電極開路門、

6、三態(tài)門、CMOS傳輸門的功能及邏輯符號。12、正確理解集電極開路的門電路（OC門）使用時時需要外接電源和限流電阻，輸出端能并聯(lián)使用實現(xiàn)“線與”的工作特點。13、會根據(jù)使能端邏輯值判斷三態(tài)門的工作狀態(tài)，會根據(jù)控制端邏輯值判斷CMOS傳輸門的工作狀態(tài)。14、正確理解CMOS傳輸門輸入、輸出端可以互換使用、實現(xiàn)數(shù)據(jù)雙向傳輸?shù)奶攸c；CMOS傳輸門又稱為電子模擬開關，可用來傳輸連續(xù)變化的模擬電壓信號，正確理解其電路的基本組成。 (二) 簡要分析熟練掌握各種功能門電路的邏輯功能。熟練掌握TTL門電路輸入端的負載特性、輸入/輸出端的電壓電流關系特性，會判斷各種情況下輸入端的邏輯值。熟練掌握集電極開路門的線與

7、結構、三態(tài)門工作狀態(tài)的判斷、CMOS傳輸門工作狀態(tài)的判斷。在掌握以上知識點的前提下，具備以下分析能力：1、根據(jù)各種門電路的給定接法，寫出相應的輸出邏輯表達式。2、根據(jù)各種門電路的給定接法，求出相應的輸出邏輯值。3、根據(jù)各種門電路的給定接法、及輸入波形，畫出相應的輸出波形。4、分析給定的各種門電路的接法，指出電路中存在的問題并改正。三、例題（一）概念題1若以輸出的高電平表示邏輯1，以低電平表示邏輯0，則稱這種表示方法為 邏輯。2TTL與非門多余輸入端應該接 。3TTL或非門多余的輸入端應該接 。4對于TTL門電路，在保證輸出高、低電平基本不變的條件下，輸入電平的允許波動范圍稱之為 。5利用三態(tài)門

8、電路可以實現(xiàn)數(shù)據(jù)的 傳輸。6集電極開路的門電路（OC門）能實現(xiàn)“線與”，但這種門電路工作時需要外接 才能正常工作。7在各種 TTL門電路中，可以將輸出端并聯(lián)使用的是 門。8TTL電路的74、74H、74S、74LS幾個系列產品中， 系列產品工作速度快，功耗小。9工廠在組裝和調試由CMOS器件構成的電路時，把電烙鐵接地的目的是 。10CMOS傳輸門屬于雙向器件，所以它的 可以互易使用。11電子模擬開關用來傳輸連續(xù)變化的模擬電壓信號，它的基本電路是由 組成的。（二）指出下圖中由TTL門電路組成的邏輯電路的輸出是什么（高電平、低電平、高阻）？（三）下圖電路均由TTL門組成，RON=2K，ROFF=0

9、.7K，試分別寫出輸出函數(shù)的表達式。（四） 已知圖示TTL門電路的輸入端波形，試分別畫出Y1、Y2、Y3、Y4的輸出波形。（五）已知CMOS邏輯電路如圖所示，試寫出輸出邏輯函數(shù)Y1、Y2的表達式。（六）TTL門電路如圖所示。（1）圖中多余輸入端B應接 。（2）為使圖中電路F1=f(A,C)正常工作，該電路是否還有錯誤？為什么？如有錯誤，請改正。在上述（1）、（2）問題解決后：（3）如A=1、C=0，1門輸出Y ，F(xiàn)1= ； 如A=1、C=1，1門輸出Y ，F(xiàn)1= ；（七）已知邏輯電路如圖所示，試分別寫出Y1、Y2、Y3、Y4的輸出邏輯值。第四章 組合邏輯電路一、本章知識點(一)概念1.組合電路

10、：電路在任一時刻輸出僅取決于該時刻的輸入，而與電路原來的狀態(tài)無關。電路結構特點：只有門電路，不含存儲（記憶）單元。2.編碼器的邏輯功能：把輸入的每一個高、低電平信號編成一個對應的二進制代碼。優(yōu)先編碼器：幾個輸入信號同時出現(xiàn)時，只對其中優(yōu)先權最高的一個進行編碼。3.譯碼器的邏輯功能：輸入二進制代碼，輸出高、低電平信號。顯示譯碼器：半導體數(shù)碼管(LED數(shù)碼管)、 液晶顯示器(LCD)4.數(shù)據(jù)選擇器：從一組輸入數(shù)據(jù)中選出某一個輸出的電路，也稱為多路開關。5.加法器半加器：不考慮來自低位的進位的兩個1位二進制數(shù)相加的電路。全加器：帶低位進位的兩個 1 位二進制數(shù)相加的電路。超前進位加法器與串行進位加法

11、器相比雖然電路比較復雜，但其速度快。6.數(shù)值比較器：比較兩個數(shù)字大小的各種邏輯電路。7.組合邏輯電路中的競爭一冒險現(xiàn)象競爭：門電路兩個輸入信號同時向相反跳變(一個從1變0，另一個從0變1)的現(xiàn)象。競爭-冒險：由于競爭而在電路輸出端可能產生尖峰脈沖的現(xiàn)象。消除競爭一冒險現(xiàn)象的方法：接入濾波電容、引入選通脈沖、修改邏輯設計(二)組合邏輯電路的分析方法分析步驟：1.由圖寫出邏輯函數(shù)式，并作適當化簡；注意：寫邏輯函數(shù)式時從輸入到輸出逐級寫出。2.由函數(shù)式列出真值表；3.根據(jù)真值表說明電路功能。(三)組合邏輯電路的設計方法設計步驟：1.邏輯抽象：設計要求-文字描述的具有一定因果關系的事件。邏輯要求-真值

12、表(1) 設定變量-根據(jù)因果關系確定輸入、輸出變量；(2)狀態(tài)賦值：定義邏輯狀態(tài)的含意 輸入、輸出變量的兩種不同狀態(tài)分別用0、1代表。(3)列出真值表2.由真值表寫出邏輯函數(shù)式 真值表函數(shù)式，有時可省略。3.選定器件的類型可選用小規(guī)模門電路，中規(guī)模常用組合邏輯器件或可編程邏輯器件。4.函數(shù)化簡或變換式(1)用門電路進行設計：從真值表-卡諾圖/公式法化簡。(2)用中規(guī)模常用組合電路設計：把函數(shù)式變換為與所用器件函數(shù)式相似的形式。(3)使用存儲器、可編程邏輯器件設計組合電路5.畫出邏輯圖原理性設計(邏輯設計)完成。(四)常用組合邏輯電路的功能編碼器、譯碼器、數(shù)據(jù)選擇器、加法器、數(shù)值比較器(五)用常

13、用中規(guī)模集成組合邏輯器件計組合電路1.用譯碼器器設計組合電路方法：(1)選擇集成二進制譯碼器；(2)寫函數(shù)的標準與非-與非式；(3)確認變量和輸入關系；(4)畫連線圖。2.用數(shù)據(jù)選擇器設計組合電路方法：(1)寫出函數(shù)的標準與或式和數(shù)據(jù)選擇器表達式；(2)對照比較確定輸入變量和地址碼的對應關系；輸入變量可能是變量(原變量或反變量)，也可能是常量(0或1)。(3)畫連線圖。3.用加法器設計組合電路-用在加（減）某一常數(shù)的場合二、例題（一）概念題1超前進位加法器與串行進位加法器相比雖然電路復雜，但其特點是 。2組合邏輯電路在結構上的共同特點是 。3編碼器的邏輯功能就是把輸入的信號編成一個對應的 代碼

14、。4組合邏輯電路在邏輯功能上的共同特點是任意時刻的輸出僅取決于該時刻的輸入，與 無關。5優(yōu)先編碼器，當同時有幾個輸入信號時，只對其中 進行編碼。6全加器就是能實現(xiàn) 電路。7消除競爭冒險現(xiàn)象的方法除采用接入濾波電容、引入選通脈沖外，還可以采用 方法。8當二個多位數(shù)相加時，必須采用 電路。9編碼器、譯碼器、數(shù)據(jù)選擇器這三種器件中，可用來設計組合邏輯電路的器件是 。10LED顯示器是指 顯示器。（二）組合電路如圖所示，分析該電路的邏輯功能。（三）由一個8選1數(shù)據(jù)選擇器組成的邏輯電路如圖所示，試分析其邏輯功能。（四）由3線-8線譯碼74LS138（輸出低電平有效）和4選1數(shù)據(jù)選擇器（74LS153）組

15、成如圖所示的電路，B1、B2和C1、C2為二組二進制數(shù)，試列出真值表，并說明功能。（五）設計一個監(jiān)視交通信號燈工作狀態(tài)的邏輯電路。正常情況下，紅、黃、綠燈只有一個亮，否則視為故障狀態(tài)，發(fā)出報警信號，提醒有關人員修理。要求：（1）用門電路實現(xiàn)（2）用3-8線譯碼器實現(xiàn)（3）用4選1數(shù)據(jù)選擇器實現(xiàn)。（六）分別用74LS153(4選1數(shù)據(jù)選擇器)和74LS152(8選1)實現(xiàn)函數(shù)F=AB+BC+AC。（七）設計一組合電路，要求當輸入的8421BCD碼DCBA的數(shù)值能被3整除時（0作為能被整除處理）輸出為1，否則為0。（1） 用與非門實現(xiàn)上述電路（2） 用8選1數(shù)據(jù)選擇器實現(xiàn)上述電路（可附加必要的門）

16、（八）試用一片4選1數(shù)據(jù)選擇器，構成一位全減器。（全減器的被減數(shù)為Ai，減數(shù)為Bi，低位來的借位為Bi-1，輸出差為Fi，向高位的借位為Bi）第五章 觸發(fā)器一、本章知識點1、 掌握觸發(fā)器的邏輯功能（其中JK觸發(fā)器邏輯功能最強）2、 掌握觸發(fā)器的特性方程3、 觸發(fā)器的相互轉換方法（JK、D轉換成其它類型觸發(fā)器）4、 掌握JK、D觸發(fā)器的動作特點（主從、邊沿、維持阻塞觸發(fā)器）5、掌握由JK、D觸發(fā)器等構成的電路分析及工作波形繪制二、例題（一）概念題1觸發(fā)器按邏輯功能的不同可分為 觸發(fā)器等幾種類型。2若將D觸發(fā)器的輸入端D與輸出端Q相連，則此觸發(fā)器具有 觸發(fā)器的邏輯功能。3JK、RS、T三種類型觸發(fā)

17、器中， 觸發(fā)器邏輯功能最強。4D觸發(fā)器的特征方程為 。5要把JK觸發(fā)器轉換成T 觸發(fā)器，只要將J與K分別與 相連接。6T觸發(fā)器的特性方程為 。7根據(jù)存儲數(shù)據(jù)的原理不同，觸發(fā)器可分成 、 等兩大類。8RS觸發(fā)器的特征方程為 。（二）分析題：1、JK觸發(fā)器的觸發(fā)信號和輸入信號如圖所示。試畫出Q1端的輸出波形。（所有觸發(fā)器的初態(tài)為0）2、用主從的D觸發(fā)器和邊沿觸發(fā)的JK觸發(fā)器組成的電路如圖所示。已知觸發(fā)信號和輸入信號，試畫出Q1、Q2的輸出波形。（所有觸發(fā)器的初態(tài)為0）3、維持阻塞D觸發(fā)器組成的電路如圖所示。已知觸發(fā)信號CP，試畫出輸出Y和Q1、Q2的波形。（所有觸發(fā)器的初態(tài)為0）4、在下圖所示電路

18、中，已知輸入信號和觸發(fā)信號，試畫出輸出端Y的波形。（所有觸發(fā)器的初態(tài)為0）5、維持阻塞D觸發(fā)器組成的電路如圖所示。已知輸入信號V1，試畫出輸出VO的波形。（觸發(fā)器的初態(tài)為0）6、已知觸發(fā)信號和輸入信號，試畫出Q端的輸出波形。（觸發(fā)器的初態(tài)為0） 7、邊沿觸發(fā)的JK觸發(fā)器組成的電路如圖所示。試畫出輸出Y1、Y2的波形。（觸發(fā)器的初態(tài)為0）8、JK觸發(fā)器的觸發(fā)信號和輸入信號如圖所示。試畫出Q1端的輸出波形。（所有觸發(fā)器的初態(tài)為0）9、用維持阻塞D觸發(fā)器組成的電路如圖所示。已知觸發(fā)信號，試畫出Q1、Q2的輸出波形。（所有觸發(fā)器的初態(tài)為0）10、JK觸發(fā)器的輸入電壓波形如圖所示。試畫出輸出Q的波形（觸

19、發(fā)器的初態(tài)為0）。11、維持阻塞D觸發(fā)器組成的電路如圖所示。已知觸發(fā)信號和輸入信號，試畫出輸出Y和Q1、Q2的波形。（所有觸發(fā)器的初態(tài)為0）第六章 時序邏輯電路一、本章知識點1、 時序邏輯電路通常由組合電路和存儲電路兩部分組成，而存儲電路是必不可少的。2、 時序邏輯電路邏輯功能特點：任一時刻的輸出信號不僅取決于當時的輸入信號，且取決于電路原來的狀態(tài)。3、 米利、穆爾型（Mealy Moore）時序邏輯電路的概念。4、 熟練掌握根據(jù)單片集成計數(shù)器的功能表構成N進制計數(shù)器的方法(置0法、置數(shù)法、74LS160、74LS161、74LS162，注意同步、異步的區(qū)別)5、 熟練掌握用JK、D觸發(fā)器構成

20、的同步時序邏輯電路的分析方法6、 熟練掌握用JK、D觸發(fā)器設計同步計數(shù)器的方法二、練習題舉例（一）概念題1一個具體的時序電路，不論其結構形式如何，其中 電路是必不可少的。 2為保證由反相器構成的多諧振蕩器能正常工作，反相器的反饋電阻所選取的阻值，定要使電路的靜態(tài)工作點位于反相器傳輸特性的 區(qū)。3在米利（MENLY）型電路中，輸出信號不僅取決于存儲電路的狀態(tài)，而且取決于 。4某一多諧振蕩器輸出信號的頻率為1MHZ，其占空比為，則此信號一周期中高電平的寬度是 s。5根據(jù)輸出信號的特點，將時序電路劃分為 二種類型。（二）分析題：1、分析圖示的時序電路，寫出驅動方程、輸出方程、狀態(tài)方程，畫出電路的狀態(tài)

21、圖，檢查電路能否自啟動，說明電路的功能。2分析圖示的時序電路，寫出驅動方程、輸出方程、狀態(tài)方程，畫出電路的狀態(tài)圖，檢查電路能否自啟動，說明電路的功能。3分析圖示的時序電路，寫出驅動方程、輸出方程、狀態(tài)方程，畫出電路的狀態(tài)圖，檢查電路能否自啟動，說明電路的功能。4分析圖示的時序電路，寫出驅動方程、輸出方程、狀態(tài)方程，畫出電路的狀態(tài)圖，檢查電路能否自啟動，說明電路的功能。5、分別用置數(shù)法和置0法將十進制計數(shù)器74LS160接成九進制計數(shù)器。6、由4位同步二進制計數(shù)器74LS162組成的可變進制計數(shù)器如圖所示。試分析當控制變量A為1和0時電路各為幾進制計數(shù)器，并畫出狀態(tài)轉換圖。7由4位同步二進制計數(shù)

22、器 74LS161和4位二進制數(shù)字比較器74LS85組成的計數(shù)器如圖所示。試分析這是一個模幾的計數(shù)器，并畫出狀態(tài)轉換圖。8、用JK觸發(fā)器按8421碼設計一個同步六進制加法計數(shù)器，以000為起始狀態(tài)編碼。（思考：按8421碼設計一個同步六進制減法計數(shù)器，或設計一個同步循環(huán)碼八進制計數(shù)器，其狀態(tài)S0、S1、S2、S3、S4、S5、S6、S7的編碼分別為000、001、011、010、110、111、101、100。）（可參考P277 例5.4.1）第七章 脈沖波形的產生和整形一、本章知識點1、用CMOS門構成的施密特電路的分析與計算。2、微分型和積分型二種單穩(wěn)態(tài)電路的比較，前者波形好但抗干擾差，后

23、者波形差但抗干擾好。3、晶體振蕩器的振蕩頻率等于晶體的固有頻率。4、占空比的定義。5、用施密特電路構成的多諧振蕩器的分析。6、555定時器構成的施密特電路的分析與計算。7、555定時器構成的單穩(wěn)態(tài)電路的分析與計算。8、555定時器構成的多諧振蕩器的分析與計算。二、例題（一）概念題1在脈沖產生與變換電路中，沒有穩(wěn)態(tài)的電路是 ，有一個穩(wěn)態(tài)的電路是 ，有二個穩(wěn)態(tài)的電路是 ，工作過程中不需要外觸發(fā)信號的電路是 。2石英晶體多諧振蕩器的振蕩頻率取決于 。3單穩(wěn)態(tài)輸出的脈沖寬度僅取決于 。4施密特觸發(fā)器能將邊沿變化緩慢的信號波形整形為 。5在微分型與積分型這二種類型的單穩(wěn)態(tài)觸發(fā)器中， 單穩(wěn)態(tài)觸發(fā)器抗干擾能

24、力較強。6某多諧振蕩器輸出信號頻率為1KHZ，已知q=0.4，輸出信號低電平的寬度為 ms。（二）分析題1圖示施密特電路中，已知R1=10K，R2=20K，G1和G2是CMOS反相器，VDD=10V。求：（1）VT+、VT-及VT（2）畫出V0波形2下圖是延遲報警器。當開關S斷開后，經一定的延遲時間后揚聲器發(fā)聲。試求延遲時間的具體數(shù)值和揚聲器發(fā)出聲音的頻率。圖中G1是CMOS反相器，輸出的高、低電平分別為12V和0V。3圖示電路中RdCd<<R1C， twi=1.2s；試求：（1）對應Vi畫出圖中V2、V6、V3的波形，（2）LED亮多長時間后自動熄滅，（3）如果RdCd<&

25、lt;5R1C，twi>RdCd，試對應Vi畫出V3的波形。4二片555構成圖示電路。試問：（1）在圖示元件參數(shù)下，估算V01、V02端的振蕩周期T各為多少？（2）定性畫出V01、V02的波形，說明電路具備何種功能？5分析圖示電路，若要求開關S接通并立即斷開后，揚聲器能以1.2KHz的頻率持續(xù)響10s，試簡述電路工作原理，并確定圖中R1、R2的阻值。第八章 半導體存儲器一、本章知識點1、存儲器的分類及每種類型的特點 掩模ROM：信息出廠時已固化在里面,用戶無法更改。 ROM PROM：信息由用戶寫入，只能寫一次，不能改寫。存儲器 EPROM：信息由用戶寫入，可用光擦除后重寫。Flash

26、Memory：同E2PROM E2PROM：信息由用戶寫入，可用電擦除后重寫。 RAM SRAM：靠觸發(fā)器存儲信息，不需刷新。 DRAM：利用MOS管柵電容存儲信息，需要刷新。2、掌握存儲器電路的結構框圖，對框內具體情況有一個大概的了解3、了解存儲器相關名詞術語，如地址數(shù)、字數(shù)、字長、數(shù)據(jù)線及容量等4、掌握存儲器容量擴展方法。5、掌握用ROM構成組合邏輯函數(shù)的方法及ROM構成的組合電路的分析。二、例題一、（概念題）1、已知某存儲器標有1K×4字樣，回答下列問題：（1）該存儲器有幾條地址線？（2）該存儲器能存儲多少個字？（3）每個字長是幾位？（4）該存儲器有幾條數(shù)據(jù)線？（5）該存儲器的

27、容量是多少位？2、ROM由哪幾部分組成？各部分的作用是什么？3、在PROM、EPROM、E2PROM及Flash Memory四種存儲器中，可用光改寫的是哪種？4、哪些類型的ROM可用來設計組合電路？組合電路的輸入變量及輸出變量如何安排？5、根據(jù)存儲數(shù)據(jù)原理的不同，RAM可分為哪幾種？它們存儲數(shù)據(jù)的原理分別是什么？6動態(tài)觸發(fā)器存儲數(shù)據(jù)的原理是什么？7掩模ROM、PROM、EPROM、E2PROM、Flash Memory這五種只讀存儲器中哪些可用電信號擦除？（二）分析題1試用4片2114和譯碼器組成4K×4的RAM，其中2114是1K×4的RAM。2圖示電路是用ROM組成的

28、邏輯電路，分析其功能。3用ROM設計一個組合邏輯電路，用來產生下列一組邏輯函數(shù) 4試用ROM設計一個1位全加器電路。（1）列出全加器的真值表。（2）分別寫出“和”及“進位”的最小項之和的表達式。（3）畫出ROM的點陣圖。第九章 可編程邏輯器件一、本章知識點PLD，PAL，GAL，F(xiàn)PGA，CPLD（P445下）的中文含義是什么。 PAL編程的組合電路、時序電路分析 用PAL設計組合電路、時序電路二、例題1分析下圖由PAL構成的組合邏輯電路，輸入A1,A0; B1,B0;輸出Y3,Y2,Y1,Y0; 試分析電路,畫出真值表，總結電路功能。2圖示PAL編程電路，試分別分析I1=1及I1=0時電路的功能。用圖示PAL設計下列邏輯函數(shù)。 第十章 數(shù)-模和模-數(shù)轉換一、本章知識點權電阻、倒T形D/A轉換器的原理雙極型D/A轉換應用電路分析