計(jì)算機(jī)組成原理試卷及答案03

1、本科生期末試卷（三）一、選擇題（每小題1分，共15分）  1  下列數(shù)中最小的數(shù)是（c  ）。    a  （101001）2    b  （52）8    c  （101001）bcd    d  （233）16  2  某dram芯片，其存儲(chǔ)容量為512×8位，該芯片的地址線和數(shù)據(jù)線的數(shù)目是（d  ）。    a  8，51

2、2    b  512，8    c  18，8    d  19，8  3  在下面描述的匯編語言基本概念中，不正確的表述是（ cd ）。a  對(duì)程序員的訓(xùn)練要求來說，需要硬件知識(shí)    b  匯編語言對(duì)機(jī)器的依賴性高c  用匯編語言編寫程序的難度比高級(jí)語言小    d  匯編語言編寫的程序執(zhí)行速度比高級(jí)語言慢  4  交叉存

3、儲(chǔ)器實(shí)質(zhì)上是一種多模塊存儲(chǔ)器，它用（a  ）方式執(zhí)行多個(gè)獨(dú)立的讀寫操作。    a  流水    b  資源重復(fù)    c  順序    d  資源共享  5  寄存器間接尋址方式中，操作數(shù)在（b  ）。    a  通用寄存器    b  主存單元    c  程序計(jì)數(shù)器

4、60;   d  堆棧  6  機(jī)器指令與微指令之間的關(guān)系是（a  ）。a  用若干條微指令實(shí)現(xiàn)一條機(jī)器指令    b  用若干條機(jī)器指令實(shí)現(xiàn)一條微指令c  用一條微指令實(shí)現(xiàn)一條機(jī)器指令    d  用一條機(jī)器指令實(shí)現(xiàn)一條微指令  7  描述多媒體cpu基本概念中，不正確的是（ c ）。a  多媒體cpu是帶有mmx技術(shù)的處理器    b  mmx是一種多媒

5、體擴(kuò)展結(jié)構(gòu)c  mmx指令集是一種多指令流多數(shù)據(jù)流的并行處理指令    d  多媒體cpu是以超標(biāo)量結(jié)構(gòu)為基礎(chǔ)的cisc機(jī)器  8  在集中式總線仲裁中，（ a ）方式對(duì)電路故障最敏感。    a  菊花鏈    b  獨(dú)立請(qǐng)求    c  計(jì)數(shù)器定時(shí)查詢  9  流水線中造成控制相關(guān)的原因是執(zhí)行（a  ）指令而引起。    a 

6、; 條件轉(zhuǎn)移    b  訪內(nèi)    c  算邏    d  無條件轉(zhuǎn)移  10  pci總線是一個(gè)高帶寬且與處理器無關(guān)的標(biāo)準(zhǔn)總線。下面描述中不正確的是（ b ）。a  采用同步定時(shí)協(xié)議    b  采用分布式仲裁策略    c  具有自動(dòng)配置能力    d  適合于低成本的小系統(tǒng)  11  下面陳

7、述中，不屬于外圍設(shè)備三個(gè)基本組成部分的是（ d ）。    a  存儲(chǔ)介質(zhì)    b  驅(qū)動(dòng)裝置    c  控制電路    d  計(jì)數(shù)器  12  中斷處理過程中，（  ）項(xiàng)是由硬件完成。    a  關(guān)中斷    b  開中斷    c  保存cpu現(xiàn)場(chǎng)  

8、;  d  恢復(fù)cpu現(xiàn)場(chǎng)  13  ieee1394是一種高速串行i/o標(biāo)準(zhǔn)接口。以下選項(xiàng)中，（d  ）項(xiàng)不屬于ieee1394的協(xié)議集。    a  業(yè)務(wù)層    b  鏈路層    c  物理層    d  串行總線管理  14  下面陳述中，（  ）項(xiàng)屬于存儲(chǔ)管理部件mmu的職能。    a  分區(qū)式存儲(chǔ)管理&

9、#160;   b  交換技術(shù)    c  分頁技術(shù)  15  64位的安騰處理機(jī)設(shè)置了四類執(zhí)行單元。下面陳述中，（  ）項(xiàng)不屬于安騰的執(zhí)行單元。a  浮點(diǎn)執(zhí)行單元    b  存儲(chǔ)器執(zhí)行單元    c  轉(zhuǎn)移執(zhí)行單元    d  定點(diǎn)執(zhí)行單元二、填空題（每小題2分，共20分） 1  定點(diǎn)32位字長(zhǎng)的字，采用2的補(bǔ)碼形式表示時(shí)，一個(gè)字所能表示的整數(shù)

10、范圍是（  ）。  2  ieee754標(biāo)準(zhǔn)規(guī)定的64位浮點(diǎn)數(shù)格式中，符號(hào)位為1位，階碼為11位，尾數(shù)為52位，則它能表示的最大規(guī)格化正數(shù)為（  ）。  3  浮點(diǎn)加、減法運(yùn)算的步驟是（0操作數(shù)檢查  ）、（ 比較階碼大小并完成對(duì)階 ）、（ 尾數(shù)求和運(yùn)算 ）、（ 結(jié)果規(guī)格化 ）、（ 舍入處理 ）。  4  某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為64mb，若按字編址，它的存儲(chǔ)系統(tǒng)的地址線至少需要（ 14 ）條。64*1024/32=2048kb（尋址范圍）=204

11、8*8（化為字的形式）=2的14次方  5  一個(gè)組相聯(lián)映射的cache，有128塊，每組4塊，主存共有16384塊，每塊64個(gè)字，則主存地址共（ 20 ）位，其中主存字塊標(biāo)記應(yīng)為（ 8 ）位，組地址應(yīng)為（ 6 ）位，cache地址共（ 7 ）位。  6  cpu從主存取出一條指令并執(zhí)行該指令的時(shí)間叫（ 指令周期 ），它通常包含若干個(gè)（ cpu周期 ），而后者又包含若干個(gè)（ 時(shí)鐘周期 ）。  7  某中斷系統(tǒng)中，每抽取一個(gè)輸入數(shù)據(jù)就要中斷cpu一次，中斷處理程序接收

12、取樣的數(shù)據(jù)，并將其保存到主存緩沖區(qū)內(nèi)。該中斷處理需要x秒。另一方面，緩沖區(qū)內(nèi)每存儲(chǔ)n個(gè)數(shù)據(jù)，主程序就將其取出進(jìn)行處理，這種處理需要y秒，因此該系統(tǒng)可以跟蹤到每秒（n/(n*x+y)  ）次中斷請(qǐng)求。 8  在計(jì)算機(jī)系統(tǒng)中，多個(gè)系統(tǒng)部件之間信息傳送的公共通路稱為（總線  ）。就其所傳送信息的性質(zhì)而言，在公共通路上傳送的信息包括（地址  ）、（數(shù)據(jù)  ）、（控制信息  ）。  9  在虛存系統(tǒng)中，通常采用頁表保護(hù)、段表保護(hù)和鍵保護(hù)方法實(shí)現(xiàn)（ 存儲(chǔ) ）保護(hù)。  10  安騰體系結(jié)構(gòu)

13、采用推測(cè)技術(shù)，利用（控制  ）推測(cè)方法和（數(shù)據(jù)  ）推測(cè)方法提高指令執(zhí)行的并行度。三、簡(jiǎn)答題（每小題8分，共16分）  1  列表比較cisc處理機(jī)和risc處理機(jī)的特點(diǎn)。（1）指令系統(tǒng)：risc設(shè)計(jì)者把主要精力放在那些經(jīng)常使用的指令上，盡 量使它們具有簡(jiǎn)單高效的特色。對(duì)不常用的功能，常通過組合指令來完成。因此， 在risc 機(jī)器上實(shí)現(xiàn)特殊功能時(shí)，效率可能較低。但可以利用流水技術(shù)和超標(biāo)量 技術(shù)加以改進(jìn)和彌補(bǔ)。而cisc計(jì)算機(jī)的指令系統(tǒng)比較豐富，有專用指令來完成 特定的功能。因此，處理特殊任務(wù)效率較高（2） 存儲(chǔ)器操作：risc對(duì)存儲(chǔ)器 - page 7-

14、操作有限制，使控制簡(jiǎn)單化；而cisc機(jī)器的存儲(chǔ)器操作指令多，操作直接。(3） 程序：risc匯編語言程序一般需要較大的內(nèi)存空間，實(shí)現(xiàn)特殊功能時(shí)程序復(fù)雜， 不易設(shè)計(jì)；而cisc匯編語言程序編程相對(duì)簡(jiǎn)單，科學(xué)計(jì)算及復(fù)雜操作的程序社 設(shè)計(jì)相對(duì)容易，效率較高。（4）中斷：risc機(jī)器在一條指令執(zhí)行的適當(dāng)?shù)胤?可以響應(yīng)中斷；而cisc機(jī)器是在一條指令執(zhí)行結(jié)束后響應(yīng)中斷。（5）cpu： risc cpu包含有較少的單元電路，因而面積小、功耗低；而cisccpu包含有 豐富的電路單元，因而功能強(qiáng)、面積大、功耗大。(6）設(shè)計(jì)周期：risc微處理 器結(jié)構(gòu)簡(jiǎn)單，布局緊湊，設(shè)計(jì)周期短，且易于采用最新技術(shù)；cisc微

15、處理器結(jié) 構(gòu)復(fù)雜，設(shè)計(jì)周期長(zhǎng)。（7）用戶使用：risc微處理器結(jié)構(gòu)簡(jiǎn)單，指令規(guī)整， 性能容易把握，易學(xué)易用；cisc微處理器結(jié)構(gòu)復(fù)雜，功能強(qiáng)大，實(shí)現(xiàn)特殊功能 容易。（8）應(yīng)用范圍：由于risc指令系統(tǒng)的確定與特定的應(yīng)用領(lǐng)域有關(guān)，故 risc 機(jī)器更適合于專用機(jī)；而cisc機(jī)器則更適合于通用機(jī)。  2  簡(jiǎn)要列出64位的安騰處理機(jī)體系結(jié)構(gòu)的主要特點(diǎn)。四、計(jì)算題（12分）有兩個(gè)浮點(diǎn)數(shù)n1=2j1×s1,n2=2j2×s2，其中階碼用4位移碼、尾數(shù)用8位原碼表示（含1位符號(hào)位）。設(shè)j1=(11)2,s1=(+0.0110011)2,j2=(-10)2,s2=(

16、+0.1101101)2，求n1+n2，寫出運(yùn)算步驟及結(jié)果。（只可參考，答案有誤）五、設(shè)計(jì)題（12分）機(jī)器字長(zhǎng)32位，常規(guī)設(shè)計(jì)的物理存儲(chǔ)空間32m，若將物理存儲(chǔ)空間擴(kuò)展到256m，請(qǐng)?zhí)岢鲆环N設(shè)計(jì)方案。解：可采用多體交叉存取方案，即將主存分成8個(gè)相互獨(dú)立、容量相同的模塊m0，m1，m2，m7，每個(gè)模塊32m×32位。它各自具備一套地址寄存器、數(shù)據(jù)緩沖寄存器，各自以同等的方式與cpu傳遞信息，其組成結(jié)構(gòu)如圖b3.3： 圖b3.3cpu訪問8個(gè)存貯模塊，可采用兩種方式：一種是在一個(gè)存取周期內(nèi)，同時(shí)訪問8個(gè)存貯模塊，由存貯器控制它們分時(shí)使用總線進(jìn)行信息傳遞。另一種方式是：在存取周期內(nèi)分時(shí)訪問

17、每個(gè)體，即經(jīng)過1 / 8存取周期就訪問一個(gè)模塊。這樣，對(duì)每個(gè)模塊而言，從cpu給出訪存操作命令直到讀出信息，仍然是一個(gè)存取周期時(shí)間。而對(duì)cpu來說，它可以在一個(gè)存取周期內(nèi)連續(xù)訪問8個(gè)存貯體，各體的讀寫過程將重疊進(jìn)行。六、分析題（10分）    某機(jī)的指令格式如下所示     x為尋址特征位：x=00：直接尋址；x=01：用變址寄存器rx1尋址；x=10：用變址寄存器rx2尋址；x=11：相對(duì)尋址    設(shè)(pc)=1234h,(rx1)=0037h,(rx2)=1122h（h代表十六進(jìn)制數(shù)），請(qǐng)確定下列指令中的有效地址：4420h    2244h    1322h    3521h解：64條指令需占用操作碼字段（op）6位，這樣指令余下長(zhǎng)度為10位。為了覆蓋主存64k字的地址空間，設(shè)尋址模式（x）2位，形式地址（d）8位，其指令格式如下： 15 10 9 8 7 0 op x d尋址模式定義如下：x= 0 0 直接尋址 有效地址 e=d（256單元）x= 0 1 間接尋址 有效地址 e= (d）（64k）x= 1 0 變址尋址 有效地址 e= (r)d