算術(shù)邏輯單元PPT課件

1、第第5章章 算術(shù)邏輯單元算術(shù)邏輯單元5.1 馮諾依曼計(jì)算機(jī)模型模型5.2 并行快速加法器5.3 一個(gè)商售ALU芯片設(shè)計(jì)的分析第1頁(yè)/共29頁(yè)5.1 馮馮諾依曼計(jì)算機(jī)模型模型諾依曼計(jì)算機(jī)模型模型 現(xiàn)今使用中的大多數(shù)計(jì)算機(jī)系統(tǒng)都是在馮諾依曼計(jì)算機(jī)模型上構(gòu)造的。 該模型于1946年由馮諾依曼提出。 計(jì)算機(jī)被看作是一個(gè)存儲(chǔ)程序計(jì)算機(jī)。 一道程序是一個(gè)指令序列，其中每一條指令執(zhí)行一個(gè)基本操作。 執(zhí)行前，程序和將要由它加工的數(shù)據(jù)一起存放到存儲(chǔ)器中。 在程序執(zhí)行中，它的指令一條一條地從存儲(chǔ)器讀出，送到處理單元中去。處理單元譯碼、取數(shù)，執(zhí)行，并寫回結(jié)果。 因此馮諾依曼機(jī)型典型組成包含：存儲(chǔ)器，CPU，I/O第

2、2頁(yè)/共29頁(yè)5.1 馮馮諾依曼計(jì)算機(jī)模型模型諾依曼計(jì)算機(jī)模型模型控制器寄存器ALU中央處理器主存儲(chǔ)器輸入輸出外總線存儲(chǔ)程序計(jì)算機(jī)的基本組織第3頁(yè)/共29頁(yè)5.2 并行快速加法器并行快速加法器 算術(shù)邏輯單元（ALU）是CPU的心臟。 通常ALU有一個(gè)二進(jìn)制加法器。 ALU的性能主要取決于它的加法器 所以要設(shè)計(jì)一個(gè)快速加法器來(lái)解決行波進(jìn)位加法器速度慢的問(wèn)題。第4頁(yè)/共29頁(yè)5.2 并行快速加法器并行快速加法器 全加器設(shè)計(jì)(加法器是計(jì)算機(jī)基本運(yùn)算部件之一)n 不考慮進(jìn)位輸入時(shí)，兩數(shù)碼Xn，Yn相加稱為半加器。n 由真值表寫出半加和Hn的表達(dá)式如下：Hn=Xn Yn + XnYn=XnYnn 圖(b

3、)是它的邏輯圖。半加器可用反相門及與或非門來(lái)實(shí)現(xiàn)，也可用異或門來(lái)實(shí)現(xiàn)。第5頁(yè)/共29頁(yè)5.2 并行快速加法器并行快速加法器全加器設(shè)計(jì)若考慮低位進(jìn)位輸入Cn-1相加，則稱為全加器。圖(a)是其功能表。全加和Fn和進(jìn)位輸出Cn的表示式分別為：FnXnYnCn-1+ XnYnCn-1 + XnYnCn-1+ XnYnCn-1Cn XnYnCn-1+ XnYnCn-1 + XnYnCn-1+ XnYnCn-1第6頁(yè)/共29頁(yè)5.2 并行快速加法器并行快速加法器全加器設(shè)計(jì)圖(b)是其邏輯圖。FnXnYnCn-1+ XnYnCn-1 + XnYnCn-1+ XnYnCn-1Cn XnYnCn-1+ XnY

4、nCn-1 + XnYnCn-1+ XnYnCn-1全加器還可用兩個(gè)半加器來(lái)形成。Fn是Xn、Yn相加再和Cn-1相加的結(jié)果其表達(dá)式為：Fn=XnYnCn-1第7頁(yè)/共29頁(yè)5.2 并行快速加法器并行快速加法器全加器設(shè)計(jì)將n個(gè)全加器相連可得n位加法器，但其加法時(shí)間較長(zhǎng)。這是因?yàn)槠湮婚g進(jìn)位是串行傳送的，本位全加和Fi必須等低位進(jìn)位Ci-1來(lái)到后才能進(jìn)行，加法時(shí)間與位數(shù)有關(guān)。第8頁(yè)/共29頁(yè)5.2 并行快速加法器并行快速加法器全加器設(shè)計(jì)怎樣才能提高加法器的工作速度？只有通過(guò)改變進(jìn)位逐位傳送的路徑來(lái)解決。解決辦法之一是采用“超前進(jìn)位產(chǎn)生電路”來(lái)同時(shí)形成各位進(jìn)位，從而實(shí)現(xiàn)快速加法。我們稱這種加法器為超

5、前進(jìn)位加法器。超前進(jìn)位產(chǎn)生電路是根據(jù)各位進(jìn)位的形成條件來(lái)實(shí)現(xiàn)的。只要滿足下述兩條件中任一個(gè)，就可形成C1：(1)X1，Y1均為“1”；(2)X1，Y1任一個(gè)為“1”，且進(jìn)位C0為“1”。由此，可寫得C1的表達(dá)式為：C1=X1Y1+(X1+Y1)C0第9頁(yè)/共29頁(yè)5.2 并行快速加法器并行快速加法器全加器設(shè)計(jì)只要滿足下述條件中任一個(gè)即可形成C2：(1)X2，Y2均為“1”；(2)X2，Y2任一為“1”，且X1，Y1均為“1”；(3)X2，Y2任一為“1”，同時(shí)X1，Y1任一為“1”，且C0為“1”。由此可得C2表達(dá)式為：C2=X2Y2+(X2+Y2)X1Y1+(X2+Y2)(X1+Y1)C0同

6、理，可有C3，C4表達(dá)式如下： C3=X3Y3+(X3+Y3)X2Y2+(X3+Y3)(X2+Y2)X1Y1+(X3+Y3)(X2+Y2)(X1+Y1)C0 C4=X4Y4+(X4+Y4)X3Y3+(X4+Y4)(X3+Y3)X2Y2+(X4+Y4)(X3+Y3)(X2+Y2)X1Y1 +(X4+Y4)(X3+Y3)(X2+Y2)(X1+Y1)C0第10頁(yè)/共29頁(yè)5.2 并行快速加法器并行快速加法器全加器設(shè)計(jì)下面我們引入進(jìn)位傳遞函數(shù)Pi和進(jìn)位產(chǎn)生函數(shù)Gi的概念。它們的定義為：Gi=XiYi稱為進(jìn)位產(chǎn)生函數(shù)Pi=Xi+Yi稱為進(jìn)位傳遞函數(shù)G1的意義是：當(dāng)X1，Y1均為“1”時(shí)，不管有無(wú)進(jìn)位輸入

7、，定會(huì)產(chǎn)生向高位的進(jìn)位。 P1的意義是：當(dāng)X1，Y1中有一個(gè)為“1”時(shí)，若有進(jìn)位輸入，則本位向高位傳送進(jìn)位，這個(gè)進(jìn)位可看成是低位進(jìn)位越過(guò)本位直接向高位傳遞的。第11頁(yè)/共29頁(yè)5.2 并行快速加法器并行快速加法器 全加器設(shè)計(jì) 將P1、G1代入C1C4式，便可得：C1=G1+P1C0 （低位）C2=G2+P2G1+P2P1C0C3=G3+P3G2+P3P2G1+P3P2P1C0C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0 由圖2.6(a)可知，當(dāng)全加器的輸入均取反碼時(shí)，它的輸出也均取反碼。據(jù)此，可把它們以“與非”、“或非”、“與或非”形式改寫成如下形式：C1=P1+

8、G1C0C2=P2+G2P1+G2G1C0C3=P3+G3 G2+ G3G2P1+G3G2G1C0C4=P4+G4P3+G4G3P2+G4G3G2P1+ G4G3G2G1C0第12頁(yè)/共29頁(yè)5.2 并行快速加法器并行快速加法器 四位超前進(jìn)位加法器第13頁(yè)/共29頁(yè)5.3 一個(gè)商售一個(gè)商售ALU芯片設(shè)計(jì)的分析芯片設(shè)計(jì)的分析 算術(shù)邏輯單元（ALU） ALU是一種功能較強(qiáng)的組合邏輯電路。它能進(jìn)行多種算術(shù)運(yùn)算和邏輯運(yùn)算。ALU的基本邏輯結(jié)構(gòu)是超前進(jìn)位加法器，它通過(guò)改變加法器的進(jìn)位產(chǎn)生函數(shù)G和進(jìn)位傳遞函數(shù)P來(lái)獲得多種運(yùn)算能力。下面通過(guò)介紹SN74181型四位ALU中規(guī)模集成電路來(lái)介紹ALU的原理。第1

9、4頁(yè)/共29頁(yè)5.3 一個(gè)商售一個(gè)商售ALU芯片設(shè)計(jì)的分析芯片設(shè)計(jì)的分析 算術(shù)邏輯單元（ALU）四位四位ALUALU邏輯圖及功能表邏輯圖及功能表S S3 3S S2 2S S1 1S S0 0正正 邏邏 輯輯M=HM=H邏輯運(yùn)算邏輯運(yùn)算M=L M=L 算術(shù)運(yùn)算算術(shù)運(yùn)算C Cn n=1=1C Cn n=0=0L LL LL LL LA AA AA A加加1 1L LL LL LH HA+BA+BA+BA+B(A+B)(A+B)加加1 1L LL LH HL LA AB BA+BA+B(A+B)(A+B)加加1 1L LL LH HH H“0 0”減減1 1“0 0”L LH HL LL LA A

10、B BA A加加(A(AB)B)A A加加(A(AB)B)加加1 1L LH HL LH HB B(A(AB)B)加加(A+B)(A+B)(A(AB)B)加加(A+B)(A+B)加加1 1L LH HH HL LA AB BA A減減B B減減1 1A A減減B BL LH HH HH HA AB B(A(AB)B)減減1 1A A第15頁(yè)/共29頁(yè)5.3 一個(gè)商售一個(gè)商售ALU芯片設(shè)計(jì)的分析芯片設(shè)計(jì)的分析 算術(shù)邏輯單元（ALU）四位四位ALUALU邏輯圖及功能表邏輯圖及功能表S S3 3S S2 2S S1 1S S0 0正正 邏邏 輯輯M=HM=H邏輯運(yùn)算邏輯運(yùn)算M=L M=L 算術(shù)運(yùn)算算

11、術(shù)運(yùn)算 C Cn n=1=1C Cn n=0=0H HL LL LL LA+BA+BA A加加(A(AB)B)A A加加(A(AB)B)加加1 1H HL LL LH HA BA BA A加加B BA A加加B B加加1 1H HL LH HL LB B(A(AB)B)加加(A+B)(A+B)(A(AB)B)加加(A+B)(A+B)加加1 1H HL LH HH HA AB B(A(AB)B)減減1 1A AB BH HH HL LL L“1 1”A A加加A AA A加加A A加加1 1H HH HL LH HA+BA+BA A加加(A+B)(A+B)A A加加(A+B)(A+B)加加1 1

12、H HH HH HL LA+BA+BA A加加(A+B)(A+B)A A加加(A+B)(A+B)加加1 1H HH HH HH HA AA A減減1 1A A 第16頁(yè)/共29頁(yè)1111000000000000000000G0 = A0+B0 = A0 B0 P0 = A0 B0 = A0+B0G0 P0 = G0P0 + G0P0 = (A0+B0)(A0+B0) + (A0 B0)(A0B0) = 0+A0B0 + A0B0 + 0+0 = A0 B0第17頁(yè)/共29頁(yè)00000000A0B0 C0A1B1 C1第18頁(yè)/共29頁(yè)5.3 一個(gè)商售一個(gè)商售ALU芯片設(shè)計(jì)的分析芯片設(shè)計(jì)的分析

13、算術(shù)邏輯單元（ALU）第19頁(yè)/共29頁(yè)5.3 一個(gè)商售一個(gè)商售ALU芯片設(shè)計(jì)的分析芯片設(shè)計(jì)的分析 算術(shù)邏輯單元（ALU） 用4片74181電路可組成16位ALU(圖2.10)。 其中片內(nèi)進(jìn)位是快速的，但片間進(jìn)位是逐片傳遞的，因此形成F0F15的時(shí)間還是比較長(zhǎng)。用用4片片ALU構(gòu)成的構(gòu)成的16位位ALU第20頁(yè)/共29頁(yè)5.3 一個(gè)商售一個(gè)商售ALU芯片設(shè)計(jì)的分析芯片設(shè)計(jì)的分析 算術(shù)邏輯單元（ALU） 如果把16位ALU中的每四位作為一組，用類似四位超前進(jìn)位加法器“位間快速進(jìn)位”的形成方法來(lái)實(shí)現(xiàn)16位ALU(由四片ALU組成)中的“組間快速進(jìn)位”，那么就能得到16位快速ALU。 推導(dǎo)過(guò)程如下：

14、第21頁(yè)/共29頁(yè)5.3 一個(gè)商售一個(gè)商售ALU芯片設(shè)計(jì)的分析芯片設(shè)計(jì)的分析 算術(shù)邏輯單元（ALU） 和前面講過(guò)的一位的進(jìn)位產(chǎn)生函數(shù)Gi的定義相似， 74181的進(jìn)位產(chǎn)生函數(shù)G為“1”的條件有以下四個(gè)中的任一個(gè)：(1) X3，Y3均為“1”，即G3=1；(2) X3，Y3中有一個(gè)為“1”，同時(shí)X2，Y2均為“1”，即P3G2=1；(3) X3，Y3中有一個(gè)為“1”，同時(shí)X2，Y2中有一個(gè)為“1”， 同時(shí)X1，Y1均為“1”，即P3P2G1=1；(4) X3，Y3中有一個(gè)為“1”，同時(shí)X2，Y2中有一個(gè)為“1”， 同時(shí)X1，Y1中有一個(gè)為“1”，同時(shí)X0，Y0均為“1”，即P3P2P1G0=1。

15、依此，可得GN的表達(dá)式為：G=G3+P3G2+P3P2G1+P3P2P1G0第22頁(yè)/共29頁(yè)5.3 一個(gè)商售一個(gè)商售ALU芯片設(shè)計(jì)的分析芯片設(shè)計(jì)的分析 算術(shù)邏輯單元（ALU） 74181的組進(jìn)位傳遞函數(shù)P為“1”的條件為： X3，Y3中有一個(gè)為“1”， 同時(shí)X2，Y2中有一個(gè)為“1”， 同時(shí)X1，Y1中有一個(gè)為“1”， 同時(shí)X0，Y0中有一個(gè)為“1”。 依此，可得PN的表達(dá)式為：P=P3P2P1P0第23頁(yè)/共29頁(yè)5.3 一個(gè)商售一個(gè)商售ALU芯片設(shè)計(jì)的分析芯片設(shè)計(jì)的分析 把第0片ALU向第片、第片向第片、第片向第片傳送的進(jìn)位分別命名為Cn1、Cn2、Cn3(即C3 C7 C11)，根據(jù)前

16、面的推導(dǎo)可將式中的G1,G2, G3和P1 P2, P3分別換為 GN0, GN1, GN2和PN0, PN1, PN2,把C0換以Cn,即可得Cn+X 、 Cn+Y 、 Cn+Z 的表示式如下：uCn1 = GN0+PN0Cn = GN0+ PN0Cn = GN0PN0+GN0CnuCn2 = GN1+PN1GN0+PN1PN0Cn = GN1+PN1GN0+PN1PN0Cn = GN1PN1+ GN1GN0PN0 +GN1GN0CnuCn3 = GN2+PN2 GN1+ PN2 PN1GN0+ PN2 PN1PN0Cn = GN2+PN2 GN1+ PN2 PN1GN0+ PN2 PN1P

17、N0Cn = GN2PN2 + GN1GN0PN1+GN2GN1GN0PN0 +GN2GN1GN0Cn第24頁(yè)/共29頁(yè)5.3 一個(gè)商售一個(gè)商售ALU芯片設(shè)計(jì)的分析芯片設(shè)計(jì)的分析 算術(shù)邏輯單元（ALU） 只要74181型ALU能提供輸出GN，PN，那么就可用與或非門和四片ALU相連，實(shí)現(xiàn)16位快速ALU。 實(shí)現(xiàn)Cn1、Cn2、Cn3式的邏輯電路就成為超前進(jìn)位擴(kuò)展器（74182芯片）74182 G3P3 G2P2 G1P1 G0P0 G P C3 C2 C1C0第25頁(yè)/共29頁(yè)5.3 一個(gè)商售一個(gè)商售ALU芯片設(shè)計(jì)的分析芯片設(shè)計(jì)的分析 算術(shù)邏輯單元（ALU）74181A15A12B15B127418274181A11A8B11B874181A7A4B7B474181A3A0B3B0C0F3F0G4 P4 C3 G3 P3 C2 G2 P2 C1 G1 P1F7F4F11F8F15F12G PC0第26頁(yè)/共29頁(yè)5.3 一個(gè)商售一個(gè)商售ALU芯片設(shè)計(jì)的分析芯片設(shè)計(jì)的分析 算術(shù)