基于S3C2410X處理器的嵌入式應用系統(tǒng)設計

1、第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 第第3章章 基于基于S3C2410X處理器的嵌處理器的嵌入式應用系統(tǒng)設計入式應用系統(tǒng)設計 3.1 基本電路設計基本電路設計 3.2 存儲器系統(tǒng)設計存儲器系統(tǒng)設計 3.3 S3C2410X的串行通信設計的串行通信設計3.4 S3C2410X的鍵盤及的鍵盤及LED驅動設計驅動設計 3.5 S3C2410X的的D/A功能應用開發(fā)功能應用開發(fā) 第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 3.1 3.1 基本電路設計基本電路設計 3.1.1 電源電路設計電源電路設計 S

2、3C2410XS3C2410X需要需要3.3V3.3V和和1.8V1.8V兩種供電電兩種供電電壓，是由壓，是由5V5V電源電壓經(jīng)電源電壓經(jīng) LM1085-3.3VLM1085-3.3V和和 AS1117-1.8VAS1117-1.8V分別得到分別得到 3.3V3.3V和和1.8V1.8V的工作電壓。的工作電壓。開發(fā)板上的芯片多數(shù)使用了開發(fā)板上的芯片多數(shù)使用了 3.3V3.3V電壓，而電壓，而 1.8V1.8V是供給是供給 S3C2410 S3C2410 內核使用的。內核使用的。5V5V電壓供電壓供給音頻功放芯片、給音頻功放芯片、LCDLCD、電機、硬盤、電機、硬盤、CANCAN總線等電路使用。

3、具體如圖總線等電路使用。具體如圖3.13.1所示。所示。第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 RTC 電路的電壓是電路的電壓是 1.8V，實際是將電池，實際是將電池電壓或電壓或 3.3V電壓經(jīng)過兩個電壓經(jīng)過兩個 BAV99（等價于（等價于4 個個二極管串聯(lián)）降壓后得到的。如圖二極管串聯(lián)）降壓后得到的。如圖3.2所示。所示。圖圖3.2 RTC 電路的電壓原理圖電路的電壓原理圖第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系

4、統(tǒng)設計 3.1.2 復位電路設計復位電路設計 硬件復位電路實現(xiàn)對電源電壓的監(jiān)控和手動復位操作。硬件復位電路實現(xiàn)對電源電壓的監(jiān)控和手動復位操作。IMP811T 的復位電平可以使的復位電平可以使 CPU JTAG（nTRST）和板級）和板級系統(tǒng)（系統(tǒng)（nRESET）全部復位；）全部復位；RESET反相后得到反相后得到nRESET信信號。號。圖圖3.3 系統(tǒng)的復位電路系統(tǒng)的復位電路第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 3.1.3 3.1.3 晶振電路設計晶振電路設計S3C2410X微處理器的主時鐘可以由外部時鐘源提供，也可以微處理器的主時鐘可以由外

5、部時鐘源提供，也可以由外部振蕩器提供，通過引腳由外部振蕩器提供，通過引腳OM3:2來進行選擇。來進行選擇。OM3:2=00時，時，MPLL和和UPLL的時鐘均選擇外部振蕩器；的時鐘均選擇外部振蕩器；OM3:2=01時，時，MPLL的時鐘選擇外部振蕩器；的時鐘選擇外部振蕩器；UPLL選擇選擇外部時鐘源；外部時鐘源；OM3:2=10時，時，MPLL的時鐘選擇外部時鐘源；的時鐘選擇外部時鐘源；UPLL選擇選擇外部振蕩器；外部振蕩器；OM3:2=11時，時，MPLL和和UPLL的時鐘均選擇外部時鐘源。的時鐘均選擇外部時鐘源。第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應

6、用系統(tǒng)設計 該系統(tǒng)中選擇該系統(tǒng)中選擇OM3:2均接地的方式，即采均接地的方式，即采用外部振蕩器提供系統(tǒng)時鐘。外部振蕩器由用外部振蕩器提供系統(tǒng)時鐘。外部振蕩器由12MHz晶振和晶振和2個個15pF的微調電容組成。如圖的微調電容組成。如圖3.4所示，所示， 圖圖3.4 晶振電路原理圖晶振電路原理圖第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 圖圖3.5所示的是所示的是S3C2410X應用系統(tǒng)所需的應用系統(tǒng)所需的RTC時時鐘電路圖，電路由鐘電路圖，電路由12MHz晶振和晶振和2個個15pF的電容組成，的電容組成，振蕩電路的輸出接到振蕩電路的輸出接到S3C2

7、410X微處理器的微處理器的XTlpll腳，腳，輸入由輸入由XTOpll提供。提供。12MHz的晶振頻率經(jīng)的晶振頻率經(jīng)S3C2410X內部內部PLL電路的倍頻后可達電路的倍頻后可達203MHz。 圖圖3.5 系統(tǒng)時鐘的選擇系統(tǒng)時鐘的選擇第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 3.2 3.2 存儲器系統(tǒng)設計存儲器系統(tǒng)設計 在嵌入式應用系統(tǒng)中，通常使用在嵌入式應用系統(tǒng)中，通常使用3 3種存儲種存儲器接口電路，器接口電路，Nor FlashNor Flash接口、接口、NandNand Flash Flash接口接口和和SDRAMSDRAM接口電路。

8、引導程序既可存儲在接口電路。引導程序既可存儲在Nor Nor FlashFlash中，也可存儲在中，也可存儲在NandNand Flash Flash中。而中。而SDRAMSDRAM中存儲的是執(zhí)行中的程序和產(chǎn)生的數(shù)據(jù)。存儲中存儲的是執(zhí)行中的程序和產(chǎn)生的數(shù)據(jù)。存儲在在Nor FlashNor Flash中的程序可直接執(zhí)行，與在中的程序可直接執(zhí)行，與在SDRAMSDRAM執(zhí)行相比速度較慢。存儲在執(zhí)行相比速度較慢。存儲在NandNand Flash Flash中的程序，需要拷貝到中的程序，需要拷貝到RAMRAM中去執(zhí)行。中去執(zhí)行。第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的

9、嵌入式應用系統(tǒng)設計 3.2.1 8位存儲器接口設計位存儲器接口設計 由于由于ARMARM微處理器的體系結構支持微處理器的體系結構支持8 8位位/16/16位位/32/32位的存儲器系統(tǒng)，相應地可以位的存儲器系統(tǒng)，相應地可以構建構建8 8位的存儲器系統(tǒng)、位的存儲器系統(tǒng)、1616位的存儲器系位的存儲器系統(tǒng)或統(tǒng)或3232位的存儲器系統(tǒng)，在采用位的存儲器系統(tǒng)，在采用8 8位存儲位存儲器構成器構成8 8位位/16/16位位/32/32位的存儲器系統(tǒng)時，位的存儲器系統(tǒng)時，除數(shù)據(jù)總線的連接不同之處，其它的信除數(shù)據(jù)總線的連接不同之處，其它的信號線的連接方法基本相同。號線的連接方法基本相同。第第3章章 基于基于

10、S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 1 1構建構建8 8位的存儲器系統(tǒng)位的存儲器系統(tǒng)采用采用8 8位存儲器構成位存儲器構成8 8位的存儲器系統(tǒng)如圖位的存儲器系統(tǒng)如圖3.6 3.6 所示。此時，在初始化程序中還必須通過所示。此時，在初始化程序中還必須通過BWSCONBWSCON寄寄存器中的存器中的DWnDWn 設置為設置為0000，選擇，選擇8 8位的總線方式。位的總線方式。 存儲器的存儲器的nOEnOE端接端接S3C2410XS3C2410X的的nOEnOE引腳；引腳； 存儲器的存儲器的nWEnWE端接端接S3C2410XS3C2410X的的nWEnWE引腳；

11、引腳； 存儲器的存儲器的nCEnCE端接端接S3C2410XS3C2410X的的nGCSnnGCSn引腳；引腳； 存儲器的地址總線存儲器的地址總線A15A15A0A0與與S3C2410XS3C2410X的地的地址總線址總線ADDR15ADDR15ADDR0ADDR0相連；相連； 存 儲 器 的存 儲 器 的 8 8 位 數(shù) 據(jù) 總 線位 數(shù) 據(jù) 總 線 D Q 7 D Q 7 D Q 0 D Q 0 與與S3C2410XS3C2410X的數(shù)據(jù)總線的數(shù)據(jù)總線DATA7DATA7DATA0DATA0相連。相連。第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計

12、 2 2構建構建1616位的存儲器系統(tǒng)位的存儲器系統(tǒng)采用兩片采用兩片8 8位存儲器芯片以并聯(lián)方式可構成位存儲器芯片以并聯(lián)方式可構成1616位的存儲器位的存儲器系統(tǒng)，如圖系統(tǒng)，如圖3.7 3.7 所示，此時，在初始化程序中將所示，此時，在初始化程序中將BWSCONBWSCON寄存器寄存器中的中的DWnDWn 設置為設置為0101，選擇，選擇1616位的總線方式。位的總線方式。 存儲器的存儲器的nOEnOE端接端接S3C2410XS3C2410X的的nOEnOE引腳；引腳； 低低8 8位的存儲器的位的存儲器的nWEnWE端接端接S3C2410XS3C2410X的的nWBE0nWBE0引腳，高引腳，

13、高8 8位位的存儲器的的存儲器的nWEnWE端接端接S3C2410XS3C2410X的的nWBE1nWBE1引腳；引腳； 存儲器的存儲器的nCEnCE端接端接S3C2410XS3C2410X的的nGCSnnGCSn引腳；引腳； 存儲器的地址總線存儲器的地址總線A15A15A0A0與與S3C2410XS3C2410X的地址總線的地址總線ADDR16ADDR16ADDR1ADDR1相連；相連； 低低8 8位的存儲器的位的存儲器的8 8位數(shù)據(jù)總線位數(shù)據(jù)總線DQ7DQ7DQ0DQ0與與S3C2410XS3C2410X的的數(shù)據(jù)總線數(shù)據(jù)總線DATA7DATA7DATA0DATA0相連，高相連，高8 8位的

14、存儲器的位的存儲器的8 8位數(shù)據(jù)總線位數(shù)據(jù)總線DQ7DQ7DQ0DQ0與與S3C2410XS3C2410X的數(shù)據(jù)總線的數(shù)據(jù)總線DATA15DATA15DATA8DATA8相連。相連。第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 3 3構建構建3232位的存儲器系統(tǒng)位的存儲器系統(tǒng)采用四片采用四片8 8位存儲器芯片以并聯(lián)方式可構成位存儲器芯片以并聯(lián)方式可構成3232位的位的存儲器系統(tǒng)，如圖存儲器系統(tǒng)，如圖3.8 3.8 所示，此時，在初始化程序中所示，此時，在初始化程序中將將BWSCONBWSCON寄存器中的寄存器中的DWnDWn 設置為設置為1010，

15、選擇，選擇3232位的位的總線方式?？偩€方式。 存儲器的存儲器的nOEnOE端接端接S3C2410XS3C2410X的的nOEnOE引腳；引腳； 低低8 8位的存儲器的位的存儲器的nWEnWE端接端接S3C2410XS3C2410X的的nWBE0nWBE0引引腳，次低腳，次低8 8位的存儲器的位的存儲器的nWEnWE端接端接S3C2410XS3C2410X的的nWBE1nWBE1引腳，次高引腳，次高8 8位的存儲器的位的存儲器的nWEnWE端接端接S3C2410XS3C2410X的的nWBE2nWBE2引腳，高引腳，高8 8位的存儲器的位的存儲器的nWEnWE端接端接S3C2410XS3C24

16、10X的的nWBE3nWBE3引腳；引腳； 存儲器的存儲器的nCEnCE端接端接S3C2410XS3C2410X的的nGCSnnGCSn引腳；引腳； 存儲器的地址總線存儲器的地址總線A15A15A0A0與與S3C2410XS3C2410X的地址的地址總線總線ADDR17ADDR17ADDR2ADDR2相連。相連。第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 圖圖3.8 32位存儲器系統(tǒng)位存儲器系統(tǒng) 第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 3.2.2 SDRAM3.2.2 SDRAM接口電路設計接口電路

17、設計 在在ARMARM嵌入式應用系統(tǒng)中，嵌入式應用系統(tǒng)中，SDRAMSDRAM主要用于程序主要用于程序的運行空間、數(shù)據(jù)及堆棧區(qū)。當系統(tǒng)啟動時，的運行空間、數(shù)據(jù)及堆棧區(qū)。當系統(tǒng)啟動時，CPUCPU首先首先從復位地址從復位地址0 x00 x0處讀取啟動程序代碼，完成系統(tǒng)的初始處讀取啟動程序代碼，完成系統(tǒng)的初始化后，為提高系統(tǒng)的運行的速度，程序代碼通常裝入到化后，為提高系統(tǒng)的運行的速度，程序代碼通常裝入到SDRAMSDRAM中運行。在中運行。在S3C2410XS3C2410X片內具有獨立的片內具有獨立的SDRAMSDRAM刷刷新控制邏輯電路，可方便地與新控制邏輯電路，可方便地與SDRAMSDRAM接

18、口。目前常用的接口。目前常用的SDRAMSDRAM芯片有芯片有8 8位和位和1616位的數(shù)據(jù)寬度、工作電壓一般為位的數(shù)據(jù)寬度、工作電壓一般為3.3 V3.3 V。主要生產(chǎn)廠商有。主要生產(chǎn)廠商有HYUNDAIHYUNDAI、WinbondWinbond等，下面等，下面以以K4S561632C-TC75K4S561632C-TC75為例說明其與為例說明其與S3C2410XS3C2410X的接口方的接口方法，構成法，構成16M x 3216M x 32位的存儲系統(tǒng)。位的存儲系統(tǒng)。第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 K4S561632C-TC75K

19、4S561632C-TC75存儲器是存儲器是4 4組組 4M 4M 16 16 位的動態(tài)存儲位的動態(tài)存儲器，工作電壓為器，工作電壓為3.3 V3.3 V，其封裝形式為，其封裝形式為5454腳腳TSOPTSOP，兼容，兼容LVTTLLVTTL接口，數(shù)據(jù)寬度為接口，數(shù)據(jù)寬度為1616位，支持自動刷新（位，支持自動刷新（Auto-RefreshAuto-Refresh）和自）和自刷新刷新(Self-Refresh)(Self-Refresh)。其引腳如圖。其引腳如圖3.93.9所示，引腳功能如表所示，引腳功能如表3.13.1所示。所示。 圖圖3.9 K4S561632C-TC75引腳圖引腳圖 第第3

20、章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 引腳引腳名名 稱稱說說 明明CLK時鐘時鐘時鐘輸入時鐘輸入CKE時鐘使能時鐘使能片內時鐘信號使能片內時鐘信號使能CS*片選片選為低電平時芯片才能工作為低電平時芯片才能工作BA0、BA1組地址選擇組地址選擇用于片內用于片內4個組選擇個組選擇A12A0地址總線地址總線為行、列的地址線為行、列的地址線RAS*行地址鎖存行地址鎖存低電平時鎖存行地址低電平時鎖存行地址CAS*列地址鎖存列地址鎖存低電平時鎖存列地址低電平時鎖存列地址WE*寫使能寫使能使能寫信號和允許列改寫，使能寫信號和允許列改寫，WE*和和CAS*有效時鎖

21、存數(shù)據(jù)有效時鎖存數(shù)據(jù)LDQM、UDQM數(shù)據(jù)數(shù)據(jù)I/O屏蔽屏蔽在讀模式下控制輸出緩沖，寫模式下屏蔽輸入數(shù)據(jù)在讀模式下控制輸出緩沖，寫模式下屏蔽輸入數(shù)據(jù)DQ15DQ0DQ0數(shù)據(jù)總線數(shù)據(jù)總線數(shù)據(jù)輸入數(shù)據(jù)輸入/輸出引腳輸出引腳VDD/VSS電源電源/地地內部電源及輸入緩沖電源內部電源及輸入緩沖電源/地地VDDQ/VSSQ電源電源/地地輸出緩沖電源輸出緩沖電源/地地NC空空空引腳空引腳表表3.1 K4S561632C-TC75引腳功能表引腳功能表 第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 采用兩片采用兩片K4S561632C-TC75K4S561632C-

22、TC75存儲器芯片可組成存儲器芯片可組成16M 16M 32 32位位SDRANSDRAN存儲器系統(tǒng)，其片選信號存儲器系統(tǒng)，其片選信號CSCS* *接接S3C2410XS3C2410X的的nGCS6 nGCS6 引腳，引腳，具體連線如圖具體連線如圖3.103.10所示。所示。 圖3.10 K4S561632C-TC75組成的32位SDRAM存儲器系統(tǒng) 第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 3.2.3 Flash接口電路設計接口電路設計 FlashFlash閃存是非易失存儲器，可以對稱為塊的存儲閃存是非易失存儲器，可以對稱為塊的存儲器單元塊進行

23、擦寫和再編程。目前所做用的器單元塊進行擦寫和再編程。目前所做用的FlashFlash芯片芯片主要有主要有NorFlashNorFlash和和NandNand Flash Flash兩種。但這兩種兩種。但這兩種FlashFlash芯片芯片在某些方面存在一定的差異，如：在某些方面存在一定的差異，如：NandNand器件執(zhí)行擦除器件執(zhí)行擦除操作簡單，而操作簡單，而NorNor則要求在進行寫入前先將目標塊內所則要求在進行寫入前先將目標塊內所有的位都寫為有的位都寫為0 0； NorNor的讀速度比的讀速度比NandNand稍快一些；稍快一些； NandNand的寫入速度比的寫入速度比NorNor快很多，

24、快很多，NandNand需需4ms4ms擦除，而擦除，而NorNor需要需要5s5s快。快。NandNand Flash Flash的單元尺寸幾乎是的單元尺寸幾乎是NorNor器件器件的一半，由于生產(chǎn)過程更為簡單，其價格低。在的一半，由于生產(chǎn)過程更為簡單，其價格低。在NandNand閃存中每個塊的最大擦寫次數(shù)是一百萬次，而閃存中每個塊的最大擦寫次數(shù)是一百萬次，而NorNor的擦的擦寫次數(shù)是十萬次。寫次數(shù)是十萬次。第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 Nor Nor具有具有XIPXIP（eXecuteeXecute In Place In Pl

25、ace，芯片內執(zhí)，芯片內執(zhí)行）特性，應用程序可以直接在行）特性，應用程序可以直接在FlashFlash閃存內運閃存內運行，不必再把代碼讀到系統(tǒng)行，不必再把代碼讀到系統(tǒng)RAMRAM中。中。NorNor的傳的傳輸效率很高，在輸效率很高，在14MB14MB的小容量時具有很高的小容量時具有很高的成本效益，但是很低的寫入和擦除速度大大的成本效益，但是很低的寫入和擦除速度大大影響了它的性能。影響了它的性能。NandNand結構能提供極高的單結構能提供極高的單元密度，可以達到高存儲密度，并且寫入和擦元密度，可以達到高存儲密度，并且寫入和擦除的速度也很快。在接口方面，除的速度也很快。在接口方面，Nor Fla

26、shNor Flash和和NandNand Flash Flash也存在著差別。也存在著差別。Nor FlashNor Flash帶有帶有SRAMSRAM接口，接口，NandNand器件使用復雜的器件使用復雜的I/OI/O口來串口來串行存取數(shù)據(jù)。行存取數(shù)據(jù)。第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 1 1Nor FlashNor Flash與與S3C2410XS3C2410X微處理器接口設計微處理器接口設計SST39LF/VF160SST39LF/VF160是是1M X 161M X 16位的位的CMOSCMOS芯片，芯片，SST39LF160S

27、ST39LF160工作電壓為工作電壓為3.03.03.6V3.6V，SST39VF160SST39VF160工作工作電壓為電壓為2.72.73.6V3.6V，采用，采用4848腳腳TSOPTSOP封裝或封裝或TFBGATFBGA封封裝，裝，1616位數(shù)據(jù)寬度，以字模式（位數(shù)據(jù)寬度，以字模式（1616位數(shù)據(jù)寬度）的方位數(shù)據(jù)寬度）的方式工作。式工作。SST39VF160SST39VF160的在系統(tǒng)編程和編程操作僅需的在系統(tǒng)編程和編程操作僅需3.3V3.3V電壓，通過命令可以對芯片進行編程（燒寫）、電壓，通過命令可以對芯片進行編程（燒寫）、擦除（整片擦除和按扇區(qū)擦除）以及其他操作。擦除（整片擦除和按

28、扇區(qū)擦除）以及其他操作。SST39LF/VF160SST39LF/VF160的引腳圖如圖的引腳圖如圖3.113.11所示，引腳功能如所示，引腳功能如表表3.23.2所示。所示。 第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 圖圖3.11 SST39LF/VF160的引腳圖的引腳圖 第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 表3.2SST39LF160/SST39VF160引腳功能表引腳引腳名名 稱稱說說 明明CE*片選片選為低電平時芯片才能工作為低電平時芯片才能工作OE*輸出使能輸出使能用于片內用于片內

29、4個組選擇個組選擇A19A0地址總線地址總線地址線地址線WE*寫使能寫使能使能寫信號和允許列改寫使能寫信號和允許列改寫DQ15DQ0DQ0數(shù)據(jù)總線數(shù)據(jù)總線數(shù)據(jù)輸入數(shù)據(jù)輸入/輸出引腳輸出引腳VDD電源電源3.3V電源電源VSS地地地地NC空空空引腳空引腳 表表3.2 SST39LF160/SST39VF160引腳功能表引腳功能表第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 嵌入式應用系統(tǒng)中，常見的嵌入式應用系統(tǒng)中，常見的Nor FlashNor Flash存儲器芯片單存儲器芯片單片容量有片容量有1MB1MB、2MB2MB、4MB4MB、8MB8MB、1

30、6MB16MB等。等。 下面以下面以SST39VF160SST39VF160為例，簡述其與為例，簡述其與S3C2410XS3C2410X微處微處理器的連線，構成理器的連線，構成1M X 161M X 16位的存儲器系統(tǒng)。位的存儲器系統(tǒng)。SST39VF160SST39VF160的的OEOE* *與與S3C2410XS3C2410X的的nOEnOE相連；相連；WEWE* *與與S3C2410XS3C2410X的的nWEnWE相連；地址總線相連；地址總線A19A19A0A0與與S3C2410XS3C2410X的地址總線的地址總線ADDR20ADDR20ADDR1ADDR1相連（注：相連（注：因為是因

31、為是1616位的存儲器系統(tǒng)，半字對齊，所以位的存儲器系統(tǒng)，半字對齊，所以S3C2410XS3C2410X的的A0A0不用連線）；不用連線）；1616位的數(shù)據(jù)總線位的數(shù)據(jù)總線DQ15DQ15DQ0DQ0與與S3C2410XS3C2410X的低的低1616位數(shù)據(jù)總線位數(shù)據(jù)總線XDATA15XDATA15XDATA0XDATA0相相連，如圖連，如圖3.123.12所示。所示。 第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 圖圖3.12 SST39LF/VF160的存儲系統(tǒng)電路圖的存儲系統(tǒng)電路圖 第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計

32、處理器的嵌入式應用系統(tǒng)設計 2 2NandNand Flash Flash與與S3C2410XS3C2410X微處理器接口電路設計微處理器接口電路設計 NandNand Flash Flash相對于相對于Nor FlashNor Flash接口復雜得多，接口復雜得多，但對于但對于S3C2410XS3C2410X微處器提供了微處器提供了NandNand Flash Flash的接的接口，使其在嵌入式應用系統(tǒng)中的接口大大簡便?？冢蛊湓谇度胧綉孟到y(tǒng)中的接口大大簡便。 例：例：K9F1208UDM-YCB0/K9F1208UDM-YIB0 K9F1208UDM-YCB0/K9F1208UDM-YI

33、B0 存儲器與存儲器與S3C2410XS3C2410X微處理器接口。微處理器接口。K9F1208UDM-YCB0/K9F1208UDM-YIB0 K9F1208UDM-YCB0/K9F1208UDM-YIB0 存儲存儲器是器是64M64M8 8位的位的NAND FlashNAND Flash存儲器，數(shù)據(jù)總存儲器，數(shù)據(jù)總線寬度為線寬度為8 8位，工作電壓為位，工作電壓為2.7V-3.6V2.7V-3.6V，采作，采作4848腳腳TSOPTSOP封裝，系統(tǒng)的編程和擦除電壓僅需封裝，系統(tǒng)的編程和擦除電壓僅需3.3V3.3V，其引腳如圖，其引腳如圖3.133.13所示，引腳功能如表所示，引腳功能如表3

34、.33.3所所 第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 表表3.3 U-K9F1208UDM引腳功能表引腳功能表 圖圖3.13 U-K9F1208UDM引腳圖引腳圖 第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 K9F1208UDMK9F1208UDM與與S3C2410XS3C2410X微處理器接微處理器接口如圖口如圖3.143.14所示。所示。 K9F1208UDM K9F1208UDM的的ALEALE和和CLECLE引腳分別與引腳分別與S3C2410XS3C2410X的的ALEALE和和CLECL

35、E引腳相連；引腳相連； K9F1208UDM K9F1208UDM的的WEWE* *、RERE* *、CECE* *和和R/BR/B引腳分別與引腳分別與S3C2410XS3C2410X的的NfweNfwe、NfreNfre、CLECLE和和R/nBR/nB引腳相連；引腳相連； K9F1208UDM K9F1208UDM的數(shù)據(jù)輸入輸出線的數(shù)據(jù)輸入輸出線IO7IO7IO0IO0分別與分別與S3C2410XS3C2410X的的DATA7DATA7DATA0DATA0引引腳相連。腳相連。其操作模式如表其操作模式如表3.43.4所示。所示。 第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計

36、處理器的嵌入式應用系統(tǒng)設計 第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 圖圖3.14 Nand Flash存儲系統(tǒng)電路存儲系統(tǒng)電路 第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 3.3 S3C2410X3.3 S3C2410X的串行通信設計的串行通信設計 3.3.1 串行口原理及接口技術串行口原理及接口技術 1 1異步串行異步串行I IOO 異步串行方式是將傳輸數(shù)據(jù)的每個字符一位接一位異步串行方式是將傳輸數(shù)據(jù)的每個字符一位接一位( (例如先低位、后高位例如先低位、后高位) )地傳送。數(shù)據(jù)的各不同位可以地傳

37、送。數(shù)據(jù)的各不同位可以分時使用同一傳輸通道，因此串行分時使用同一傳輸通道，因此串行I IO O 可以減少信號可以減少信號連線，最少用一對線即可進行。連線，最少用一對線即可進行。圖圖3.15 串行通信字符格式串行通信字符格式 第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 S3C2410X串行接口串行接口 S3C2410XS3C2410X提供了提供了3 3個通道的個通道的UARTUART，要使，要使其與其與PCPC機通信，必須將其機通信，必須將其信號電平轉換為信號電平轉換為RSRS232C 232C 的電平。的電平。 RSRS232C232C規(guī)定了雙極性

38、的信號邏輯電平：規(guī)定了雙極性的信號邏輯電平：-3V -3V 到到-25V -25V 之間的電平表示邏輯之間的電平表示邏輯“1”1”。+3V +3V 到到+25V +25V 之間的電平表示邏輯之間的電平表示邏輯“0”0”。因此這是一套負邏輯定義，以上標準稱為因此這是一套負邏輯定義，以上標準稱為EIA EIA 電平。電平。第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 圖圖3.16 S3C2410X與與PC機的異步通信接口圖機的異步通信接口圖 第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 3.3.2 S3C241

39、0X的的UART模塊模塊 S3C2410XS3C2410X與與UART UART 有關的寄存器主要有以有關的寄存器主要有以下幾個：下幾個：（1 1）UARTUART線控制寄存器包括線控制寄存器包括ULCON0ULCON0，ULCON1ULCON1和和ULCON2ULCON2，主要用來選擇每幀數(shù)據(jù)，主要用來選擇每幀數(shù)據(jù)位數(shù)、停止位數(shù)，奇偶校驗模式及是否使用紅位數(shù)、停止位數(shù)，奇偶校驗模式及是否使用紅外模式，如表外模式，如表3.53.5和表和表3.63.6所示。所示。第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 表表3.5 UART寄存器設置寄存器設置 表

40、表3.6 UART寄存器位描述寄存器位描述 寄存器寄存器地地 址址讀讀/寫寫描描 述述復位后值復位后值ULCON00 x50000000R/WUART通道通道0線控制寄存器線控制寄存器0 x00ULCON10 x50004000R/WUART通道通道1線控制寄存器線控制寄存器0 x00ULCON20 x50008000R/WUART通道通道2線控制寄存器線控制寄存器0 x00ULCONn位位描描 述述復位后值復位后值保留保留70紅外模式紅外模式6確定是否用紅外模式：確定是否用紅外模式：0=正常模式、正常模式、1=紅外收紅外收/發(fā)模式發(fā)模式0奇偶校驗奇偶校驗 5：3收收/發(fā)過程中的奇偶校驗：發(fā)過

41、程中的奇偶校驗： 0XX=XX=無校驗、無校驗、100=100=奇校驗、奇校驗、101=101=偶校驗偶校驗110=110=強制奇偶校驗為強制奇偶校驗為1 1、110=110=強制奇偶校驗為強制奇偶校驗為0 0000停止位停止位2收收/發(fā)每幀數(shù)據(jù)的停止位：發(fā)每幀數(shù)據(jù)的停止位：0=1位停止位、位停止位、1=2位停止位位停止位0字長度字長度 1: :0收收/發(fā)數(shù)據(jù)長度：發(fā)數(shù)據(jù)長度：00=5位、位、01=6位、位、10=7位、位、11=8位位00第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 （2 2）UARTUART控制寄存器包括控制寄存器包括UCON0,

42、 UCON1 and UCON0, UCON1 and UCON2UCON2，主要用來選擇時鐘，接收和發(fā)送中斷類型，主要用來選擇時鐘，接收和發(fā)送中斷類型（即電平還是脈沖觸發(fā)類型），接收超時使能，接收（即電平還是脈沖觸發(fā)類型），接收超時使能，接收錯誤狀態(tài)中斷使能，回環(huán)模式，發(fā)送接收模式等。如錯誤狀態(tài)中斷使能，回環(huán)模式，發(fā)送接收模式等。如表表3.73.7和表和表3.83.8所示。所示。 圖圖3.7 UART控制寄存器設置控制寄存器設置 第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 圖圖3.8 UART控制寄存器器位設置控制寄存器器位設置 第第3章章 基于

43、基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 (3)UART(3)UART錯誤狀態(tài)寄存器包括錯誤狀態(tài)寄存器包括 UERSTAT0, UERSTAT1 and UERSTAT0, UERSTAT1 and UERSTAT2UERSTAT2，此狀態(tài)寄存器的，此狀態(tài)寄存器的相關位表明是否有幀錯誤或溢相關位表明是否有幀錯誤或溢出錯誤發(fā)生。如表出錯誤發(fā)生。如表3.93.9和表和表3.103.10所示。所示。第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 表表3.9 UART3.9 UART錯誤狀態(tài)寄存器錯誤狀態(tài)寄存器寄存器寄存器地地

44、址址讀讀/寫寫描描 述述復位后值復位后值UERSTAT00 x50000014R通道通道0接收錯誤狀態(tài)寄存器接收錯誤狀態(tài)寄存器0 x00UERSTAT10 x50004014R通道通道1接收錯誤狀態(tài)寄存器接收錯誤狀態(tài)寄存器0 x00UERSTAT20 x50008014R通道通道2接收錯誤狀態(tài)寄存器接收錯誤狀態(tài)寄存器0 x00表表3.10 UART錯誤狀態(tài)寄存器位描述錯誤狀態(tài)寄存器位描述UERSTAT n位位描描 述述復位后值復位后值保留保留3在接收時，在接收時，0=無幀錯誤、無幀錯誤、1=有幀錯誤有幀錯誤0幀錯誤幀錯誤2在接收數(shù)據(jù)時若發(fā)生幀錯誤，該位自動在接收數(shù)據(jù)時若發(fā)生幀錯誤，該位自動置置

45、1、否則該位為、否則該位為00保留保留1在接收時，在接收時，0=無幀錯誤、無幀錯誤、1=有幀錯誤有幀錯誤0溢出錯誤溢出錯誤0在接收數(shù)據(jù)時若發(fā)生溢出錯誤，該位自在接收數(shù)據(jù)時若發(fā)生溢出錯誤，該位自動置動置1、否則該位為、否則該位為00第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 （4 4）在）在UART UART 模塊中有三個接收模塊中有三個接收/ /發(fā)送狀態(tài)寄存器，包括：發(fā)送狀態(tài)寄存器，包括： UTRSTAT0UTRSTAT0 UTRSTAT1 UTRSTAT1 UTRSTAT2 UTRSTAT2 如表如表3.113.11和表和表3.12 3.12 所

46、示。所示。第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 表表3.11 UART接收接收/發(fā)送寄存器設置發(fā)送寄存器設置寄存器寄存器地地 址址讀讀/寫寫描描 述述復位后值復位后值UTRSTAT00 x50000010R通道通道0收收/發(fā)狀態(tài)寄存器發(fā)狀態(tài)寄存器0 x00UTRSTAT10 x50004010R通道通道1收收/發(fā)狀態(tài)寄存器發(fā)狀態(tài)寄存器0 x00UTRSTAT20 x50008010R通道通道2收收/發(fā)狀態(tài)寄存器發(fā)狀態(tài)寄存器0 x00表表3.12 UART接收接收/發(fā)送寄存器位描述發(fā)送寄存器位描述UTRSTATn位位描描 述述復位后值復位后值發(fā)

47、送器空發(fā)送器空2當發(fā)送緩沖器無有效數(shù)據(jù)發(fā)送時，當發(fā)送緩沖器無有效數(shù)據(jù)發(fā)送時，該位自動置該位自動置1、否則該位為、否則該位為00發(fā)送緩沖寄存器空發(fā)送緩沖寄存器空1當發(fā)送緩沖寄存器空時，該位自動當發(fā)送緩沖寄存器空時，該位自動置置1、否則該位為、否則該位為00接收緩沖寄存器數(shù)接收緩沖寄存器數(shù)據(jù)準備就緒據(jù)準備就緒0當接收緩沖寄存器數(shù)據(jù)準備就緒時，當接收緩沖寄存器數(shù)據(jù)準備就緒時，該位自動置該位自動置1、否則該位為、否則該位為00第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 （2 2）在）在UART UART 模塊中有模塊中有3 3 個個UART UART 發(fā)送

48、緩沖寄存器，包括：發(fā)送緩沖寄存器，包括：UTXH0UTXH0，UTXH1 UTXH1 和和UTXH2UTXH2，UTXHnUTXHn 有有8 8位發(fā)送數(shù)據(jù)。位發(fā)送數(shù)據(jù)。如表如表3.133.13所示。所示。第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 表表3.13 UART發(fā)送緩沖寄存器發(fā)送緩沖寄存器寄存器寄存器地地 址址讀讀/寫寫描描 述述復位后值復位后值UTXH00 x50000020（L）0 x50000023（B）寫寫（字節(jié)）（字節(jié)）UART0傳輸緩沖寄存器傳輸緩沖寄存器UTXH10 x50004020（L）0 x50004023（B）寫寫（字

49、節(jié)）（字節(jié)）UART1傳輸緩沖寄存器傳輸緩沖寄存器UTXH20 x50008020（L）0 x50008023（B）寫寫（字節(jié)）（字節(jié)）UART2傳輸緩沖寄存器傳輸緩沖寄存器表表3.14 UART發(fā)送緩沖寄存器功能發(fā)送緩沖寄存器功能UTXHn位位描描 述述復位后值復位后值UTDATAn 7：0從從UARTn發(fā)送數(shù)據(jù)發(fā)送數(shù)據(jù)第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 （3）在）在UART 模塊中有模塊中有3 個個UART 接收緩沖寄存器，包括接收緩沖寄存器，包括URXH0，URXH1 和和URXH2，URXHn 有有8位接收數(shù)據(jù)。如表位接收數(shù)據(jù)。如表

50、3.15所示。所示。表表3.15 UART接收緩沖寄存器接收緩沖寄存器寄存器寄存器地地 址址讀讀/寫寫描描 述述復位值復位值URXH00 x50000024（L）0 x50000027（B）讀讀（字節(jié)）（字節(jié)）UART0接收緩沖寄存器接收緩沖寄存器URXH10 x50004024（L）0 x50004027（B）讀讀（字節(jié)）（字節(jié)）UART1傳輸緩沖寄存器傳輸緩沖寄存器URXH20 x50008024（L）0 x50008027（B）讀讀（字節(jié)）（字節(jié)）UART2傳輸緩沖寄存器傳輸緩沖寄存器表表3.16 UART接收緩沖寄存器功能接收緩沖寄存器功能URXHn位位描描 述述復位后值復位后值RXD

51、ATAn 7：0從從UARTn接收數(shù)據(jù)接收數(shù)據(jù)第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 （4）UART 波特率因子寄存器波特率因子寄存器表表3.17 UART波特率因子寄存器波特率因子寄存器寄存器寄存器地地 址址讀讀/寫寫描描 述述復位值復位值UBRDIV00 x50000028讀讀/寫寫波特率約數(shù)寄存器波特率約數(shù)寄存器0UBRDIV10 x50004028讀讀/寫寫波特率約數(shù)寄存器波特率約數(shù)寄存器1UBRDIV20 x50008028讀讀/寫寫波特率約數(shù)寄存器波特率約數(shù)寄存器2表表3.18 UART波特率因子寄存器功能波特率因子寄存器功能UBR

52、DIVn位位描描 述述復位后值復位后值UBRDIV 15：0波特率因子值波特率因子值UBRDIVn 0第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 UARTUART包括三個波特率因子寄存器包括三個波特率因子寄存器UBRDIV0, UBRDIV0, UBRDIV1 and UBRDIV2UBRDIV1 and UBRDIV2，存儲在波特率因子寄存，存儲在波特率因子寄存器器(UBRDIVn(UBRDIVn) )中的值決定串口發(fā)送和接收的時鐘中的值決定串口發(fā)送和接收的時鐘數(shù)率（波特率），計算公式如下：數(shù)率（波特率），計算公式如下：UBRDIVn = (in

53、t)(PCLKUBRDIVn = (int)(PCLK / (bps x 16) ) / (bps x 16) ) 1 1或或UBRDIVn = (int)(UCLKUBRDIVn = (int)(UCLK / (bps x 16) ) / (bps x 16) ) 1 1例如：如果波特率是例如：如果波特率是115200115200，PCLK orPCLK or或或UCLK isUCLK is是是40 MHz40 MHz，那么，那么UBRDIVnUBRDIVn : :UBRDIVnUBRDIVn = (int)(40000000 / (115200 x 16) ) = (int)(400000

54、00 / (115200 x 16) ) -1= (int)(21.7) -1= 21 -1 = 20-1= (int)(21.7) -1= 21 -1 = 20第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 3.3.3 S3C2410X3.3.3 S3C2410X的的UARTUART模塊模塊軟件設計軟件設計1編寫串口驅動函數(shù)編寫串口驅動函數(shù)基于上述的寄存器描述，即可編寫出基于上述的寄存器描述，即可編寫出驅動程序，其流程如圖驅動程序，其流程如圖3.173.17和圖和圖3.183.18所示，其源程序代碼詳見本書所帶光所示，其源程序代碼詳見本書所帶光盤，在

55、盤，在ADS1.2ADS1.2下編譯調試通過。下編譯調試通過。第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 圖圖3.19 主函數(shù)框圖主函數(shù)框圖2在主函數(shù)中實現(xiàn)將從串口在主函數(shù)中實現(xiàn)將從串口0 接收到的數(shù)據(jù)接收到的數(shù)據(jù)發(fā)送到串口發(fā)送到串口0（main.c），圖），圖3.19所示。所示。第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 / main.c函數(shù)函數(shù)/說明說明: C main 函數(shù)，函數(shù)，ucos-ii初始化等定義初

56、始化等定義#define U8 unsigned char#include #include #define TRUE 1#define FALSE 0#pragma import(_use_no_semihosting_swi) / ensure no functions that use semihosting #define rUTRSTAT0 (*(volatile unsigned *)0 x50000010)#define rUTRSTAT1 (*(volatile unsigned *)0 x50004010)#define WrUTXH0(ch)(*(volatile unsi

57、gned char *)0 x50000020)=(unsigned char)(ch)#define WrUTXH1(ch)(*(volatile unsigned char *)0 x50004020)=(unsigned char)(ch)#define RdURXH0()(*(volatile unsigned char *)0 x50000024)#define RdURXH1()(*(volatile unsigned char *)0 x50004024)第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 void Uart_SendByte

58、n(int,U8);char Uart_Getchn(char* Revdata, int Uartnum, int timeout);void ARMTargetInit(void);void hudelay(int time);int main(void) char c11; char err;ARMTargetInit(); / do target (uHAL based ARM system) initialisation /while(1) Uart_SendByten(0,0 xa);/換行換行 Uart_SendByten(0,0 xd);/回車回車 err=Uart_Getch

59、n(c1,0,0);/從串口采集數(shù)據(jù)從串口采集數(shù)據(jù) Uart_SendByten(0,c10);/顯示采集的數(shù)據(jù)顯示采集的數(shù)據(jù) 第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 void Uart_SendByten(int Uartnum, U8 data)/ok eric rong if(Uartnum=0) while(!(rUTRSTAT0 & 0 x4); /Wait until THR is empty.hudelay(10);WrUTXH0(data); else while(!(rUTRSTAT1 & 0 x4); /Wa

60、it until THR is empty.hudelay(10);WrUTXH1(data); 第第3章章 基于基于S3C2410X處理器的嵌入式應用系統(tǒng)設計處理器的嵌入式應用系統(tǒng)設計 char Uart_Getchn(char* Revdata, int Uartnum, int timeout)if(Uartnum=0)while(!(rUTRSTAT0 & 0 x1); /Receive data read*Revdata=RdURXH0();return TRUE;elsewhile(!(rUTRSTAT1 & 0 x1);/Receive data read*Revdata=RdURXH1();