數(shù)字電路 實驗指導(dǎo)書

1、TPE-D型系列數(shù)字電路實驗箱 數(shù)字邏輯電路實 驗 指 導(dǎo) 書實驗一 門電路邏輯功能及測試實驗二 組合邏輯電路（半加器、全加器及邏輯運算）實驗三 時序電路測試及研究實驗四 集成計數(shù)器及寄存器實驗一 門電路邏輯功能及測試一、實驗?zāi)康?1、熟悉門電路邏輯功能。 2、熟悉數(shù)字電路實驗箱及示波器使用方法。二、實驗儀器及器件 1、雙蹤示波器； 2、實驗用元器件 74LS00 二輸入端四與非門 2 片 74LS20 四輸入端雙與非門 1 片 74LS86 二輸入端四異或門 1 片 74LS04 六反相器 1 片三、預(yù)習要求 1、復(fù)習門電路工作原理及相應(yīng)邏輯表達式。 2、熟悉所用集成電路的引線位置及各引線用

2、途。 3、了解雙蹤示波器使用方法。四、實驗內(nèi)容實驗前檢查實驗箱電源是否正常。然后選擇實驗用的集成電路，按自己設(shè)計的實驗接線圖接好連線，特別注意Vcc 及地線不能接錯(Vcc=+5v，地線實驗箱上備有)。線接好后經(jīng)實驗指導(dǎo)教師檢查無誤可通電實驗。實驗中改動接線須先斷開電源，接好后在通電實驗。 1、測試門電路邏輯功能 選用雙四輸入與非門74LS20 一只，插入面包板（注意集成電路應(yīng)擺正放平），按圖1.1接線，輸入端接S1S4(實驗箱左下角的邏輯電平開關(guān)的輸出插口)，輸出端接實驗箱上方的LED 電平指示二極管輸入插口D1D8 中的任意一個。 將電平開關(guān)按表1.1 置位，分別測出輸出邏輯狀態(tài)值及電壓值

3、填表。 輸入輸出1234Y電壓(V)HHHHLHHHLLHHLLLHLLLL 表1.12、異或門邏輯功能測試 選二輸入四異或門電路74LS86，按圖1.5 接線，輸入端1、2、4、5 接電平開關(guān)輸出插口，輸出端A、B、Y 接電平顯示發(fā)光二極管。 將電平開關(guān)按表1.2 的狀態(tài)轉(zhuǎn)換，將結(jié)果填入表中。 表 1.2輸入輸出ABCDL LH LH HH HH HL HL LL LL LH LH HL H3、邏輯電路的邏輯關(guān)系 用 74LS00 雙輸入四與非門電路，按圖1.3、圖1.4 接線，將輸入輸出邏輯關(guān)系分別填入表1.2，表1.3 中。輸入輸出ABYLLHHLHLH圖1.3圖1.4圖1.3 1.3

4、輸入輸出ABYLLHHLHLH圖1.4 寫出兩個電路的邏輯表達式。4、邏輯門傳輸延遲時間的測量用六反相器（非門）按圖1.5 接線，輸入80KHz 連續(xù)脈沖（實驗箱脈沖源），用雙蹤示波器測輸入、輸出相位差。計算每個門的平均傳輸延遲時間的tpd值注：表中“1”表示為高電位，“0”表示低電位。 圖1.55、利用與非門控制輸出用一片74LS00 按圖1. 6 接線。S 接任一電平開關(guān)，用示波器觀察S 對輸出脈沖的控制作用。圖1.66、用與非門組成其它門電路并測試驗證。 組成或非門：用一片二輸入端四與非門組成或非門 - - - Y = A+ B = A· B畫出電路圖，測試并填表1.5。 輸入

5、輸出 ABY 00110101ABY00110101表1.6表1.5 組成異或門： 將異或門表達式轉(zhuǎn)化為與非門表達式； 畫出邏輯電路圖； 測試并填表1.6。五、實驗報告1、按各步驟要求畫出邏輯圖。2、回答問題： 怎樣判斷門電路邏輯功能是否正常? 與非門一個輸入接連續(xù)脈沖，其余端什么狀態(tài)允許脈沖通過？什么狀態(tài)時禁止脈沖通過？ 異或門又稱可控反相門，為什么？實驗二 組合邏輯電路 (半加器、全加器及邏輯運算)一、實驗?zāi)康?、掌握組合邏輯電路的功能測試。2、驗證半加器全加器的邏輯功能。3、學(xué)會二進制的運算規(guī)律。二、實驗儀器及器件1、元器件：74LS00 二輸入端四與非門 3 片74LS86 二輸入端四

6、異或門 1 片74LS54 四組輸入與或非們 1 片三、預(yù)習要求1、預(yù)習組合邏輯電路的分析方法；2、預(yù)習用與非門和異或門構(gòu)成的半加器、全加器的工作原理；3、預(yù)習二進制數(shù)的運算。四、實驗內(nèi)容1、組合邏輯電路功能測試圖 2.1 用2 片74LS00 組成圖2.1 所示邏輯電路。為了便于接線和檢查，按圖中注明的芯片編號及引腳對應(yīng)的標號接線。 圖中A、B、C 接電平開關(guān)，Y1、Y2 接發(fā)光管電平顯示。 按表2.1 要求，改變A、B、C 的狀態(tài)填表并寫出Y1、Y2 的邏輯表達式。 比較邏輯表達式運算結(jié)果與實驗是否一致。表 2.1圖 2.1輸入輸出ABCY1Y20001111000111001011100

7、102、測試用異或門（74LS86）和與非門組成的半加器的邏輯功能根據(jù)半加器的邏輯表達式可知，半加器Y 是A、B 的異或，而進位Z 是A、B 相與，故半加器可用一個集成異或門和二個與非門組成如圖2.2。 在實驗箱上用異或門和與非門接成以上電路。A、B 接電平開關(guān)S、Y、Z 接電平顯示。 按表2.2 要求改變A、B 狀態(tài)，將實驗結(jié)果填表。表 2.2輸入端 A0101B001 1 輸出端Y Z3、測試全加器的邏輯功能。 寫出圖2.3 電路的邏輯表達式； 根據(jù)邏輯表達式列出真值表； 根據(jù)真值表畫出函數(shù)Si、Ci 的卡諾圖。圖 2.3Y = Z = X1 = X2 = X3 = Si = Ci =Bi

8、 Ci-1Ai0 00 11 11 0Bi Ci-1Ai0 00 11 11 0Si = Ci = 填寫表2.3 各點狀態(tài)。 表2.3AiBiCi-1YZX1X2X3SiCi000010100110001011101111 按照原理圖選擇與非門，接線進行測試。將結(jié)果記錄在表2.4 中，并與表2.3 數(shù)據(jù)進行比較，看邏輯功能是否一致。4、測試用異或、與或和非門組成的全加器的邏輯功能全加器可以用兩個半加器和兩個與門一個或門組成在實驗中，常用一塊雙異或門、一個與或非門和一個與非門實現(xiàn)。 畫出用異或門、與或非門和非門實現(xiàn)全加器的邏輯電路圖，寫出邏輯表達式。 找出用異或門、與或非門和與門器件按自己畫出的

9、圖接線。接線時注意與或非門中不用的與門輸入端接地。 當輸入端Ai、Bi、Ci-1 為下列情況時，用萬用表測量Si和ci的電位并將其轉(zhuǎn)換為邏輯狀態(tài)填入下表。表 2.4AiBiCi-1CiSi000010100110001011101111 表2.5輸入端被加數(shù)Ai0 0 001 11 1加數(shù)Bi0 0 11 001 1 低位來的進位Ci-10 1 01 0 101輸出端和數(shù)Si向高位進位Ci+1五、實驗報告1、整理實驗數(shù)據(jù)、圖表并對實驗結(jié)果進行分析討論。2、總結(jié)組合邏輯電路的分析。實驗三 時序電路測試及研究一、實驗?zāi)康?、掌握常用時序電路分析，設(shè)計及測試方法。2、訓(xùn)練獨立進行實驗的技能。二、實驗

10、儀器及材料1、雙蹤示波器2、實驗用元器件74lS73 雙J-K 觸發(fā)器 2 片74LS175 四D 觸發(fā)器 1 片74LS10 三輸入端三與非門 1 片74LS00 二輸入端四與非門 1 片三、實驗內(nèi)容1、異步二進制計數(shù)器(1) 按圖5.1 接線。(2) 由CP 端輸入單脈沖，測試并記錄Q1Q4 狀態(tài)及波形(可調(diào)連續(xù)脈沖)。(3)試將異步二進制加法計數(shù)改為減法計數(shù)，參考加法計數(shù)器，要求實驗并記錄。2、異步二十進制加法計數(shù)器(1) 按圖5.2 接線。QA、QB、QC、QD 4 個輸出端分別接發(fā)光二極管顯示，CP 端接連續(xù)脈沖或單脈沖。(2) 在CP 端接連續(xù)脈沖，觀察CP、QA、QB、QC、QD

11、 的波形。(3) 畫出CP、QA、QB、QC、QD 的波形。3、自循環(huán)移位寄存器環(huán)形計數(shù)器(1) 按圖5.3 接線構(gòu)成環(huán)形計數(shù)器，將A、B、C、D 置為1000，用單脈沖計數(shù)，記錄各觸發(fā)器狀態(tài)。改為連續(xù)脈沖計數(shù)，并將其中一個狀態(tài)為“0”的觸發(fā)器置為“1”（模擬干擾信號作用的結(jié)果），觀察計數(shù)器能否正常工作。分析原因。(2) 按5.4接線，與非門用74LS10三輸入端三與非門重復(fù)上述實驗，對比試驗結(jié)果，總結(jié)關(guān)于啟動機會。五、實驗報告1、畫出實驗內(nèi)容要求的波形及記錄表格。2、總結(jié)計數(shù)器電路特點。實驗四 集成計數(shù)器及寄存器一、實驗?zāi)康?、熟悉集成計數(shù)器邏輯功能和各控制端作用。2、掌握計數(shù)器使用方法。二

12、、實驗儀器及材料1、雙蹤示波器2、器件74LS90 十進制計數(shù)器 2 片74LS00 二輸入端四與非門 1 片三、實驗內(nèi)容及步驟1、集成計數(shù)器74LS90 功能測試。74LS90 是二-五-十進制異步計數(shù)器。邏輯簡圖如圖6.1 所示。74LS90具有下述功能： 直接置0（R0(1)）·R0(2)=1），直接置9（S9(1)·S9(2)=1）； 二進制計數(shù)（CP1 輸入QA 輸圖6.1 74LS90 邏輯圖出）； 五進制計數(shù)（CP2 輸入QDQCQB 輸出）； 十進制計數(shù)（兩種接法如圖6.2（A）、（B）所示）；按芯片引腳圖分別測試上述功能，并填入表6.1、表6.2、表6.3

13、 中。圖6.2 十進制計數(shù)器表6.1 功能表R0(1) R0(2) R0(3) R0(4)輸出QDQCQBQAH H L XH H X LX X H HX L X LL X L XL X X LX L L X表6.2 二一五混合進制計數(shù)輸出QAQDQCQB0123456789表6.3 十進制計數(shù)輸出 QAQDQCQB01234567892、計數(shù)器級連分別用2 片74LS90 計數(shù)器連成二-五混合進制、十進制計數(shù)器。 畫出連線電路圖。 按圖接線，并將輸出端接到數(shù)碼顯示器的相應(yīng)輸入端，用單脈沖作為輸入脈沖驗證設(shè)計是否正確。 畫出四位十進制計數(shù)器連線圖并總結(jié)多級計數(shù)級連規(guī)律。3、任意進制計數(shù)器設(shè)計方法采用脈沖反饋法（稱復(fù)位法或置位法），可用74LS90 組成任意模（M）計數(shù)器。圖6.3 是用74LS90 實現(xiàn)模7 計數(shù)器的兩種方案，圖（A）采用復(fù)位法，即計數(shù)計到M 異步清0，圖（B）采用置位法，即計數(shù)